專利名稱：半導(dǎo)體集成電路、控制方法及信息處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路、控制方法以及用于該半導(dǎo)體集成電路中的4m分析的信息處理裝置。
背景技術(shù)：
近年來，隨著半導(dǎo)體集成電路的制造工藝的微細(xì)化，電源噪聲對半導(dǎo)體集成電路的操作的影響(例如，由于電源噪聲對微細(xì)化的電路配線的影響而導(dǎo)致的誤操作)日益增加。為了應(yīng)對電源噪聲，首先優(yōu)選的是，對導(dǎo)致誤操作的電源噪聲進(jìn)行精確的觀測。
作為電源噪聲的觀測方法，公開了 一種經(jīng)由探針而將示波器連接到半導(dǎo)體集成電路或安裝有該半導(dǎo)體集成電路的電子板并進(jìn)行觀測的方法。這種將示波器連接到半導(dǎo)體集成電路的外部并進(jìn)行觀測的方法具有以下缺點，例如，難以從半導(dǎo)體集成電路的外部觀測在該半導(dǎo)體集成電路(例如，具有以高速操作的算術(shù)處理單元的中央處理單元(CPU )、或與該CPU 一起以高速^Mt的芯片組)中所產(chǎn)生的高頻電源噪聲。即，高頻電源噪聲不僅易被衰減而且具有與一般的信號不同的無意義的隨機(jī)溪式。因此，難以使用連接到半導(dǎo)體集成電路的外部的示波器來觀測在半導(dǎo)體集成電路中所產(chǎn)生的高頻電源噪聲。因此，為了易于觀測高頻電源噪聲，提出了一種以片裝(on-chip)的方式在半導(dǎo)體集成電路上安裝用于對電源噪聲進(jìn)行觀測的電路的技術(shù)。例如，參見日本特開第2005-249408號公報及日本特開第2004-212387號公報.
發(fā)明內(nèi)容根據(jù)本發(fā)明的一方面， 一種半導(dǎo)體集成電路包括電路塊，其經(jīng)由總線而連接到算術(shù)處理單元；電源噪聲數(shù)據(jù)發(fā)生器，其通過對在使所述電路塊操作的電源的電源電壓中所產(chǎn)生的電源噪聲進(jìn)行轉(zhuǎn)換來生成電源噪聲數(shù)據(jù)信號；m檢測器，其對從所述電路塊輸出給所述總線的數(shù)據(jù)的4m進(jìn)行檢測；以及寫入控制器，其將基于所述電源噪聲數(shù)據(jù)信號的電源噪聲信息與所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將該數(shù)據(jù)寫入存儲單元中，并響應(yīng)于所述^^檢測器檢測到餘溪而停止寫入所述數(shù)據(jù)。


圖l是例示根據(jù)本發(fā)明實施例的信息處理裝置的結(jié)構(gòu)的框圖。
圖2是例示根據(jù)實施例的信息處理裝置的總體結(jié)構(gòu)的框圖。
圖3是例示根據(jù)實施例的電壓比較器的電路結(jié)構(gòu)的電路圖。
圖4是例示根據(jù)實施例的電壓比較器的輸出波形的示例的波形圖。
圖5是例示根據(jù)實施例的存儲器的數(shù)據(jù)格式的概念圖，
圖6是例示在每定時器時間段地將電源噪聲信息及數(shù)據(jù)信息寫入存儲器中的情況下^L據(jù)實施例的信息處理裝置的^Mt的示例的時序圖。
圖7是例示在每時鐘周期時間段地將電源噪聲信息及數(shù)據(jù)信息寫入存儲器中的情況下根據(jù)實施例的信息處理裝置的^Mt的示例的時序圖。
圖8是例示在檢測到鐐溪的情況下^L據(jù)實施例的信息處理裝置的操作的時序圖。
圖9A及圖9B是例示根據(jù)比較示例的半導(dǎo)體集成電路中的im檢測方法及測量電源噪聲的方法的框圖。
具體實施例方式
在附圖中，為了清楚的例示而可能夸大了尺寸力或比例。應(yīng)當(dāng)理解，在提到一個元件"連接到"另一元件時，該元件可以直接地連接或間接地連接，即，還可以存在中間元件。此外，應(yīng)當(dāng)理解，在提到一個元件在兩個元件"之間"時，該元件可以是兩個元件之間的僅有的元件層，或者還可以存在一個或更多個中間元件.貫穿全文，相似的標(biāo)號表示相似的元件。
首先，參照圖1及圖2來描述信息處理裝置的結(jié)構(gòu)。
6圖1是例示根據(jù)實施例的信息處理裝置的結(jié)構(gòu)的框圖。圖2是例示根據(jù)實施例的信息處理裝置的總體結(jié)構(gòu)的框圖。
在圖l及圖2中，根據(jù)實施例的信息處理裝置l包括CPU100、半導(dǎo)體集成電路200 (例如，連接到CPU的芯片組等)、外部電源單元300及服務(wù)處理器400。
如圖2中所例示的，CPU 100、半導(dǎo)體集成電路200及夕卜部電源單元300安^4諸如系統(tǒng)板的電子板20上。
在圖1中，CPU 100用作經(jīng)由總線50而連接到包含在半導(dǎo)體集成電路200中的邏輯塊210的中央處理單元。CPU 100以例如大于1 GHz的ilJL操作。CPU 100例如對經(jīng)由總線50而從邏輯塊210輸出的翁:據(jù)ii行計算或處理，并將處理結(jié)果輸出給例如邏輯塊210。
半導(dǎo)體集成電路200包含邏輯塊210、電壓比較器220、穩(wěn)壓器230、脈沖波形整形單元231、時鐘控制器232、計數(shù)器240、定時器242、選擇器245、寫入控制器250、 ！^檢測器260、讀取控制器270及存儲器280。
邏輯塊210經(jīng)由總線50而連接到CPU 100。邏輯塊210是執(zhí)fr諸如算術(shù)處理操作的處理的電路塊。邏輯塊210響應(yīng)于來自具有相對于地電位VSS1的電源電位VDD1的內(nèi)部電源的供電而4iMt。具有電源電位VDD1及地電位VSS1的內(nèi)部電源是分別地經(jīng)由電源端子291及電源端子292而從外部電源單元300提供的。VDD1的電源電位例如被設(shè)定成l.O V，并且該電位高于被設(shè)定成例如O V的地電位(GND電位)的、VSS1的電位。邏輯塊210是"電路塊"的示例。
電壓比較器220將電源VDD1及電源VSS1中的作為要被比較的對象的一個電源與基準(zhǔn)電壓Vref進(jìn)行比較，并將在這兩個電源中的所述一個電源中所產(chǎn)生的電源噪聲作為脈沖信號輸出給脈沖波形整形單元231。電壓比較器220與穩(wěn)壓器230、脈沖波形整形單元231及時鐘控制器232 —起構(gòu)成"電源噪聲數(shù)據(jù)發(fā)生器"的示例。
圖3是例示電壓比較器的電路結(jié)構(gòu)的電路圖。
在圖3中，電壓比較器220包M擇器221、可變電阻器222及可變電阻器223以及差動放大器224。
選擇器221選擇電源VDD1及電源VSS1中的一個電源，并將其輸出給差動放大器224的差動輸入端中的一個差動輸入端 通過設(shè)置選擇器221，不必針對電源VDD1及電源VSS1來單獨地設(shè)置用于觀測電源噪聲的結(jié)構(gòu)。因此，可以減小半導(dǎo)體集成電路200的尺寸。
可變電阻器222及可變電阻器223可以將電阻i殳定成任意的電阻值?？勺冸娮杵?22與可變電阻器223以串聯(lián)的方式相連接，4吏得電源VDD2與電源VSS2彼此連接，并且在VDD2與VSS2之間產(chǎn)生某一電壓電平的基準(zhǔn)電壓Vref。將利用可變電阻器222及可變電阻器223而產(chǎn)生的基準(zhǔn)電壓Vref輸入給差動放大器224的另一差動輸入端。
可以通it^U艮務(wù)處理器400 (參見圖2) i更定^Mt測試用的電阻器、或者通過經(jīng)由外部端子的控制，來改變選擇器221的選擇狀態(tài)以及可變電阻器222及可變電阻器223的電阻。
差動放大器224是以下電路在從選擇器221輸出的電壓高于基準(zhǔn)電壓Vref時，該電路輸出被設(shè)定成高電平的脈沖信號，而在另一種情況下(即，在M擇器221輸出的電壓大致上等于基準(zhǔn)電壓Vref或更小時)，該電i^出被設(shè)定成低電平的脈沖信號。差動放大器224的輸出用作電壓比較器220的輸出。
從外部電源單元300 (參見圖1)分別地經(jīng)由電源端子293及電源端子294而對上述電壓比較器220的各個部分提供電源VDD2及電源VSS2。然后，電源VDD2及電源VSS2的電壓經(jīng)穩(wěn)壓器230穩(wěn)定化，然后袪^提供給電壓比較器220。如上所述，電源VDD2及電源VSS2是由與作為用于使邏輯塊210操作的電源的電源VDD1及電源VSS1的電源系統(tǒng)不同的電源系統(tǒng)來提供的。此外，由于穩(wěn)壓器230使電源VDD2及電源VSS2的電壓穩(wěn)定化，因此電壓比較器220不受由邏輯塊210所產(chǎn)生的噪聲的影響而精確地操作。
圖4是例示電壓比較器的輸出波形的示例的波形圖。
圖4例示了在將電源VDD1輸入給參照圖3而描述的上述差動放大器224的一個差動輸入端時從電壓比較器220輸出的信號的波形。
在圖4中，波形60描繪了電源VDD1的電壓的變化。在電源VDD1中，產(chǎn)生了電源噪聲，并且電源VDD1變化成要作為原始電壓的設(shè)定電壓(例如，1.0 V)。作為電壓比較器220的輸出的信號70是在波形60的高度(即，電源VDD1的電壓)超過基準(zhǔn)電壓Vref (例如，1.2 V)時被設(shè)定成高電平(H)的脈沖信號。并且，在波形60的高度為基準(zhǔn)電壓Vref或更小時，信號70被設(shè)定成低電平(L)。由于電壓比較器220設(shè)置在半導(dǎo)體集成電路200中，因此高頻電源噪聲未經(jīng)衰減地輸入給電壓比較器220，并且反映在電壓比較器220的輸出中?？梢酝ㄟ^調(diào)節(jié)可變電阻器222及可變電阻器223 (參見圖3 )的電阻來改變基準(zhǔn)電壓Vref的大小。
回到圖1，脈沖波形整形單元231包含鎖存器電路。脈沖波形整形單元231使用從時鐘控制器232提供的時鐘信號來對從電壓比較器220輸出的脈沖信號的波形進(jìn)行整形。更具體地說，脈沖波形整形單元231將從電壓比較器220輸出的脈沖信號整形成使得脈沖與時鐘信號相同步地上升或下降，并且脈沖波形整形單元231將經(jīng)整形的信號作為電源噪聲數(shù)據(jù)信號來輸出。如上所述，使用上述電壓比較器220及脈沖波形整形單元231,將在用于使邏輯塊210操作的電源VDD1及電源VSS1中所產(chǎn)生的電源噪聲^擬信號轉(zhuǎn)換成數(shù)字信號。
時鐘控制器232是控制向脈沖波形整形單元231提供時鐘信號的電路。更具體地說，時鐘控制器232控制向脈沖波形整形單元231開始提供時鐘信號及停止提供時鐘信號。由時鐘控制器232提供給脈沖波形整形單元231的時鐘信號可以是經(jīng)由外部端子而從半導(dǎo)體集成電路200的外部輸入的，或者可以是在半導(dǎo)體集成電路200中生成的.
計數(shù)器240是每次接收到包含在從脈沖波形整形單元231輸出的電源噪聲數(shù)據(jù)信號中的脈沖時使所保持的值遞增一的電路。計數(shù)器240每(利用定時器242而設(shè)定的)預(yù)定時間段(下文中也稱為"定時器時間段")地將所保持的值復(fù)位。更具體地說，計數(shù)器240響應(yīng)于每預(yù)定時間^^從定時器242提供的復(fù)位脈沖而將所保持的值設(shè)定成零。計數(shù)器240是"計數(shù)器"的具體示例。
定時器242基于W艮務(wù)處理器400經(jīng)由外部端子295而提供的定時器設(shè)定信號，每預(yù)定定時器時間^輸出復(fù)位脈沖。定時器242是"預(yù)定時間鞋:設(shè)定單元"的具體示例。
選擇器245選擇從脈沖波形整形單元231輸出的電源噪聲數(shù)據(jù)信號及由計數(shù)器240所保持的值(下文中也稱為"計數(shù)值")中的一個，并將其輸出給存儲器280。
寫入控制器250是對在存儲器280中寫入數(shù)據(jù)進(jìn)行控制的電路。寫入控制器250包含生成指示要在存儲器280中寫入數(shù)據(jù)的條目的寫入地址的計數(shù)器。寫入控制器250響應(yīng)于W良務(wù)處理器400提供的選^信號，使用從時鐘控制器232提供的時鐘信號來進(jìn)行對寫入地址的向上計數(shù)。寫入控制器250對寫入地址的向上計數(shù)時間段是由基于從定時器242輸出的復(fù)位
9脈沖而設(shè)定的定時器時間段來P艮定的。此外，寫入控制器250響應(yīng)于從下 述的im檢測器260輸入的停止信號，通過停止對寫入地址的向上計數(shù)來 停止在存儲器280中寫入數(shù)據(jù).
4m檢測器260對從邏輯塊210輸出給總線50的數(shù)據(jù)中的數(shù)據(jù)^ (例如，ECC (糾錯碼)錯誤、CRC (循環(huán)冗余校驗)4m及奇偶錯誤) 進(jìn)行檢測。即，4^檢測器260基于附加在要由邏輯塊210來處理的數(shù)據(jù) 中的4m檢測碼(例如，ECC、 CRC或奇偶位)來對在^J1輯塊210輸 出給總線50的數(shù)據(jù)中發(fā)生的#^進(jìn)行檢測。在檢測到錯誤時，在*測 到4m的時刻起經(jīng)過預(yù)定停止時間段之后，4t^檢測器260向?qū)懭肟刂破?250輸出停止信號。此夕卜，在檢測到M時，4m檢測器260向存儲器280
輸出作為指示4m的內(nèi)容的4m信息的4w檢測脈沖信號。此夕卜，在檢測
到錯誤時，4m檢測器260經(jīng)由外部端子297來將中斷信號通知服務(wù)處理 器400。服務(wù)處理器400可以將4f^檢測器260中的預(yù)定停止時間段設(shè)定 成某個時間段。
讀Wt制器270是對M儲器280中讀取數(shù)據(jù)進(jìn)行控制的電路。讀取 控制器270包含生成指示要被讀取的數(shù)據(jù)存儲在存儲器280中的條目的讀 取地址的計數(shù)器。讀取控制器270基于經(jīng)由外部端子298而從月艮務(wù)處理器 400輸入的讀取指示信號來進(jìn)行對讀取地址的向上計數(shù)。服務(wù)處理器400 經(jīng)由外部端子299來讀M儲在存儲器280中的數(shù)據(jù)。
存儲器280例如是隨M取存儲器(RAM)用以讀取并寫入數(shù)據(jù)。 通過寫入控制器250的控制，將M擇器245輸出的計lt值或電源噪聲數(shù) 據(jù)信號作為電源噪聲信息寫入到存儲器280中。此外，將總線50上的數(shù) 據(jù)與該電源噪聲信息相關(guān)聯(lián)，并將其作為數(shù)據(jù)信息寫入到存儲器280中。 此外，在#^檢測器260檢測到鐐溪時，將從4m檢測器260輸出的M 信息與電源噪聲信息及數(shù)據(jù)信息相關(guān)聯(lián)，并將其寫入到存儲器280中。存 儲器280是"存儲單元"的具體示例。
圖5是例示存儲器的數(shù)據(jù)格式的概念圖。
圖5例示了存儲器大小為320位x 1024條目的存儲器280的示例。 在每個條目281中，例如，存儲4^信息、電源噪聲信息及數(shù)據(jù)信息。通 過將該M信息、電源噪聲信息及數(shù)據(jù)信息從第0個條目281至第1023 個條目281順序地寫入來將它們存儲在存儲器280中。在將信息寫入第 1023個條目281之后，進(jìn)行回繞，從而再次從第0個條目281起順序地 寫入信息。基于從4m檢測器260輸出的4^檢測脈沖，將檢測到餘溪的時刻或餘溪的類型(例如，Ecc鐐溪、crc im或奇偶4m)作為^rn
信息寫入到存儲器280中。將M擇器245輸出的計數(shù)值或電源噪聲數(shù)據(jù) 信號作為電源噪聲信息寫入到存儲器280中。將在CPU IOO與半導(dǎo)體集 成電路200之間的總線50上的數(shù)據(jù)作為數(shù)據(jù)信息與檢測到4m時的時間 信息一起寫入到存儲器280中。
回到圖1，外部電源單元300向邏輯塊210及電壓比較器220供電以 4吏它們^Mt。
服務(wù)處理器400通常稱為SVP (服務(wù)處理器)，是一種對系統(tǒng)硬件的 總體操作進(jìn)行控制的系統(tǒng)控制單元。服務(wù)處理器400將M擇器245輸出 的計數(shù)值或電源噪聲數(shù)據(jù)信號與總線50上的數(shù)據(jù)相關(guān)聯(lián)，并將該數(shù)據(jù)寫 入到存儲器280中。此外，服務(wù)處理器400控制寫入控制器250,使得響 應(yīng)于，檢測器260檢測到錯誤而停止向存儲器280寫入數(shù)據(jù)。服務(wù)處理 器400是"控制器"的具體示例，
現(xiàn)在，參照圖1及圖6至圖8來對在檢查半導(dǎo)體集成電路時如上所述 地構(gòu)造的信息處理裝置的操作進(jìn)行描述。
圖6是例示在每定時器時間段地將電源噪聲信息及數(shù)據(jù)信息寫入存 儲器中的情況下信息處理裝置的^Mt的示例的時序圖。
圖6例示了寫入控制器250每定時器時間段Tl地進(jìn)行對寫入地址的 向上計數(shù)的情況。即，圖6例示了按時間順序的計數(shù)器240的計數(shù)值、從 脈沖波形整形單元231輸出的電源噪聲數(shù)據(jù)信號、從定時器242輸出的復(fù) 位脈沖、總線50上的數(shù)據(jù)以及被寫入存儲器280中的噪聲量及數(shù)據(jù)信息。 在下面的描述中，將對在電源VDD1中所產(chǎn)生的電源噪聲i^ft觀測的情 況作為示例來進(jìn)行描述。更具體地說，參照圖3，將把電源VDD1輸入上 述差動放大器224的一個差動輸入端的情況作為示例來進(jìn)行描述。如果要 觀測在電源VSS1中所產(chǎn)生的電源噪聲，則與下述情況相似。
在圖1中，從電壓比較器220向脈沖波形整形單元231輸入指示在提 供給邏輯塊210的電源VDD1中產(chǎn)生了電源噪聲的脈沖信號。如以上參 照圖3及圖4所描述的，該脈沖信號是通過電壓比較器220將電源VDD1 與基準(zhǔn)電壓Vref進(jìn)行比較來生成的。
然后，脈沖波形整形單元231使用從時鐘控制器232提供的時鐘信號 來對從電壓比較器220輸入給脈沖波形整形單元231的脈沖信號的波形進(jìn) 行整形。波形經(jīng)整形的脈沖信號作為電源噪聲數(shù)據(jù)信號從脈沖波形整形單元231輸入給計數(shù)器240。
在圖1及圖6中，針對包含在電源噪聲數(shù)據(jù)信號中的每個脈沖Pn, 計數(shù)器240通過將計數(shù)值遞增一來進(jìn)行向上計數(shù)。計數(shù)器240響應(yīng)于每定 時器時間段Tl g定時器242輸入的復(fù)位脈沖Pt而將計數(shù)值復(fù)位或清 零。即，計數(shù)器240每定時器時間段T1地將計數(shù)值復(fù)位。在圖6中所例 示的示例中，計數(shù)器240在輸入脈沖Pn的每個時刻將計數(shù)值向上計數(shù)(從 0到2)，然后響應(yīng)于復(fù)位脈沖Pt而將計數(shù)值復(fù)位成O。然后，計數(shù)器240 在輸入脈沖Pn的每個時刻將計數(shù)值向上計數(shù)(從0到3 )，然后響應(yīng)于復(fù) 位脈沖Pt而將計數(shù)值復(fù)位成0。如以上參照圖4所描述的，包含在電源 噪聲數(shù)據(jù)信號中的脈沖Pn與超迚基準(zhǔn)電壓Vref的電源噪聲相對應(yīng)，因此， 可以稱為噪聲脈沖。
在該操作示例中，寫入控制器250每定時器時間段Tl地將計數(shù)值作 為噪聲信息寫入存儲器280中，并且將總線50上的數(shù)據(jù)與電壓超it^準(zhǔn) 電壓Vref的噪聲的出現(xiàn)相關(guān)聯(lián)并將其寫入存儲器280中。即，在復(fù)位脈 沖Pt被從定時器242輸入到寫入控制器250中時，寫入控制器250將計 數(shù)值及總線50上的數(shù)據(jù)寫入存儲器280上的條目281 (參見圖5)中。將 噪聲信息作為電源噪聲信息的一部分寫入存儲器280中，并將總線50上 的數(shù)據(jù)作為數(shù)據(jù)信息的一部分寫入存儲器280中。在圖6中所例示的示例 中，在復(fù)位脈沖Pt被輸入到寫入控制器250中的時刻的計數(shù)值"2"及總 線50上的數(shù)據(jù)"i"被寫入存儲器280上的條目281中。然后，在從復(fù)位 脈沖Pt起的定時器時間段Tl中，在下一復(fù)位脈沖Pt被輸入到寫入控制 器250中的時刻的計數(shù)值"3"及總線50上的數(shù)據(jù)"w"被寫入存儲器280 上的條目281中。更具體地說，計數(shù)值"3"及總線50上的數(shù)據(jù)"w"被 分別地寫入從寫入計數(shù)值"2"及總線50上的數(shù)據(jù)"i"的條目281起向 上計數(shù)的條目281中。此夕卜，在另一復(fù)位脈沖Pt被輸入到寫入控制器250 中的時刻的計數(shù)值"6"及總線50上的數(shù)據(jù)"dd"被寫入同一條目281
中。在圖6中，按時間順序?qū)⒖偩€50上的數(shù)據(jù)描繪為"a"、 "b"、 "c".....
"z"....."aa"..... "gg",
如上所述，在觀測到電源噪聲時，在信息處理裝置l中，將電壓超過 基準(zhǔn)電壓Vref的電源噪聲的噪聲信息與總線50上的數(shù)據(jù)彼此關(guān)聯(lián)并將其 寫入半導(dǎo)體集成電路200中的存儲器280中。在該操作示例中，具體地說， 每定時器時間段Tl地將噪聲信息及總線50上的數(shù)據(jù)寫入存儲器280中。
圖7是例示在每時鐘周期時間段地將電源噪聲信息及數(shù)據(jù)信息寫入存儲器中的情況下信息處理裝置的^Mt的示例的時序圖。
圖7例示了在寫入控制器250每時鐘周期時間段T2地進(jìn)行對寫入地 址的向上計數(shù)的情況下、按時間順序的v^J詠沖波形整形單元231輸出的電 源噪聲數(shù)據(jù)信號、總線50上的數(shù)據(jù)以及被寫入存儲器280中的噪聲信息 及數(shù)據(jù)信息。在下面的描述中，將對與參照圖6而描述的、每定時器時間 段Tl地將噪聲信息及總線50上的數(shù)據(jù)寫入存儲器280中的上述操作示 例的不同點進(jìn)行詳細(xì)的描述。省略對與參照圖6而描述的上述操作示例的 相似點的描述。
在圖l及圖7中，寫入控制器250每時鐘周期時間段T2地將從脈沖 波形整形單元231輸出的電源噪聲數(shù)據(jù)信號作為噪聲信息寫入到存儲器 280中，并將總線50上的數(shù)據(jù)與該噪聲信息相關(guān)聯(lián)并將該數(shù)據(jù)寫入到存 儲器280中。更具體地說，每時鐘周期時間段T2地， 一方面，與電源噪 聲數(shù)據(jù)信號中包含指示產(chǎn)生了電壓超過基準(zhǔn)電壓Vref的電源噪聲的脈沖 Pn的時間段相對應(yīng)的是，將"1"作為噪聲信息寫入存儲器280中；而另 一方面，與電源噪聲數(shù)據(jù)信號中不包含脈沖Pn的時間勤目對應(yīng)的是，將
"0"作為噪聲信息寫入存儲器280中。即，每時鐘周期時間段T2地取 決于脈沖Pn的存在而將電源噪聲數(shù)據(jù)信號轉(zhuǎn)換成"0"或"1"并將其作 為噪聲信息寫入存儲器280中。此外，每時鐘周期時間段T2地將總線50 上的數(shù)據(jù)寫入存儲器280中。在圖7中所例示的示例中，每時鐘周期時間 段T2地將總線50上的數(shù)據(jù)"a"、 "b"、 "c"..... "z"..... "aa".....
"ff順序地寫入存儲器280中。在將總線50上的數(shù)據(jù)"a"寫入存儲器 280中時，電源噪聲數(shù)據(jù)信號中不包含脈沖Pn。因此，在其中寫入lt據(jù)
"a"的條目281 (參見圖5)中，將"0"作為噪聲信息寫入。在將總線 50上的下一數(shù)據(jù)"b"寫入存儲器280中時，電源噪聲數(shù)據(jù)信號中包含脈 沖Pn。因此，在其中寫入數(shù)據(jù)"b"的條目281中，將"1"作為噪聲信 息寫入。以相似的方式，在將總線50上的數(shù)據(jù)寫入存儲器280中時，取 決于電源噪聲數(shù)據(jù)信號中是否包含脈沖Pn，而在其中寫入總線50上的數(shù) 據(jù)的條目281中，將"1"或"0"作為噪聲信息寫入。
如上所述，在圖7中的^Mt示例中，與以上參照圖6而描述的l^作示 例相似的是，在存儲器280中，將電源噪聲的噪聲信息與總線50上的數(shù) 據(jù)相關(guān)聯(lián)并將其寫入。在該操作示例中，具體地說，每時鐘周期時間段 T2地將噪聲信息及總線50上的數(shù)據(jù)寫入存儲器280中。
圖8是例示在檢測到錯誤的情況下信息處理裝置的操作的時序圖。圖8例示了在寫入控制器250每時鐘周期時間段T2地進(jìn)行對寫入地 址的向上計數(shù)時4t^檢測器260的操作。更具體地說，圖8例示了按時間
順序的從^m檢測器260輸出的4m檢測脈沖及停止信號、M沖波形整
形單元231輸出的電源噪聲數(shù)據(jù)信號、總線50上的數(shù)據(jù)以及被寫入存儲 器280中的噪聲信息及數(shù)據(jù)信息。
在圖1及圖8中，在4m檢測器260檢測到從邏輯塊210輸出給總線 50的數(shù)據(jù)中的錯誤時，4m檢測器260向存儲器280輸出4m檢測脈沖 Pe。然后，寫入控制器250將4m檢測脈沖Pe作為4m信息寫入存儲器 280中。即，基于4m檢測脈沖Pe，將，信息(例如，檢測到錯誤的時 刻及錯誤的類型)與噪聲信息及總線50上的數(shù)據(jù)一起寫入存儲器280中
的同一條目281 (參見圖5)中。此外，在檢測到絲之后從輸出im檢
測脈沖Pe起經(jīng)過停止時間段T3之后，4f^檢測器260向?qū)懭肟刂破?50 輸出停止信號Ps。響應(yīng)于停止信號Ps的輸入，寫入控制器250停止在存 儲器280中寫入電源噪聲的噪聲信息及總線50上的數(shù)據(jù)。在圖8中所例 示的示例中，在停止信號Ps被輸入到寫入控制器250中的時刻的噪聲信 息"0"及數(shù)據(jù)"u"被寫入存儲器280中的同一條目281中。然后，停止 將噪聲信息及總線50上的數(shù)據(jù)寫入到存儲器280中。因此，后續(xù)的數(shù)據(jù) "v"、 "w"..... "gg"等不被寫入存儲器280中。
因此，可以將在包含4t^檢測器260檢測到4^的時刻的時間段中的 噪聲信息及總線50上的數(shù)據(jù)存儲到存儲器280中。此外，讀取控制器270 從存儲器280中將噪聲信息及總線50上的數(shù)據(jù)讀取到服務(wù)處理器400中。 因此，能夠?qū)υ诎琈輯塊210輸出給總線50的數(shù)據(jù)中發(fā)生錯誤的時 刻的時間段中的電源噪聲的噪聲信息、總線50上的數(shù)據(jù)以及該噪聲信息 與該總線上的數(shù)據(jù)之間的相關(guān)性進(jìn)行分析。即，能夠?qū)υ趶倪壿媺K210 經(jīng)由總線50而輸出給CPU 100的數(shù)據(jù)中發(fā)生數(shù)據(jù)錯誤的數(shù)據(jù)#^發(fā)生時
的數(shù)據(jù)模式及電源噪聲進(jìn)行分析。此外，能夠?qū)?shù)據(jù)4mic生時的數(shù)據(jù)模
式與電源噪聲之間的相關(guān)性進(jìn)行分析。例如，能夠知曉數(shù)據(jù)4m以電壓 超迚基準(zhǔn)電壓Vref的電源噪聲的出現(xiàn)頻率的何種程JLiL生，或者4^數(shù) 據(jù)以電壓超迚基準(zhǔn)電壓Vref的電源噪聲的出現(xiàn)與數(shù)據(jù)模式的何種組合發(fā)
生。另外，例如，在數(shù)據(jù)4mic生時未檢測到電源噪聲時，能夠確定數(shù)據(jù)
^m生時的數(shù)據(jù)4m的原因并非由電源噪聲引起。
在以上描述中，對信息處理裝置1的操作的示例進(jìn)行了描述，在該示
例中，在寫入控制器250每時鐘周期時間段T2地進(jìn)行對寫入地址的向上計數(shù)時檢測錯誤。相似的是，在參照圖6而描述的寫入控制器250每定時 器時間段Tl地進(jìn)行對寫入地址的向上計數(shù)時，寫入控制器250將4^檢
測脈沖Pe作為im信息寫入存儲器280中。此外，對于^m信息的寫入，
在從4m檢測器260檢測到錯誤的時刻起經(jīng)過預(yù)定停止時間段之后，響應(yīng) 于停止信號Ps而停止將噪聲信息及總線50上的數(shù)據(jù)寫入到存儲器280 中。
現(xiàn)在，將參照圖9A及圖9B來對根據(jù)比較示例的半導(dǎo)體集成電路中 的#^檢測方法及測量電源噪聲的方法進(jìn)行描述。
圖9A及圖9B是例示根據(jù)比較示例的半導(dǎo)體集成電路中的4H^檢測 方法及測量電源噪聲的方法的框圖。圖9A例示了根據(jù)比較示例的半導(dǎo)體 集成電路中的^檢測方法。圖9B例示了根據(jù)比較示例的半導(dǎo)體集成電 路中的測量電源噪聲的方法。
在圖9A中，根據(jù)比較示例的半導(dǎo)體集成電路1200包含邏輯塊1210 及4I^檢測器1260。邏輯塊1210經(jīng)由總線而連接到CPU (未繪出)。邏 輯塊1210是執(zhí)行諸如算術(shù)處理的處理的電路塊。邏輯塊1210響應(yīng)于W卜 部電源單元(未繪出)接收到電源VDD3及電源VSS3的一對電源的供電 而操作。4m檢測器1260對邏輯塊1210中的數(shù)據(jù)錯誤(例如，ECC錯 誤、CRC錯誤及奇偶錯誤)進(jìn)行檢測。錯誤檢測器1260檢測到錯誤并將 中斷信號通知服務(wù)處理器1400。如上所述，通過4^檢測器1260將中斷 信號通知服務(wù)處理器1400來進(jìn)行半導(dǎo)體集成電路1200中的#^檢測。
同時，如圖9B中所例示的，使用經(jīng)由探針1510而連接到電源噪聲 觀測用的外部端子12卯的示波器1500來進(jìn)行對根據(jù)比較示例的半導(dǎo)體集 成電路1200中的電源VDD3的電源噪聲的測量。在該測量方法中，在將 電源噪聲從半導(dǎo)體集成電路1200的內(nèi)部經(jīng)由外部端子1290而引出到探針 1510的途中，電源噪聲的高頻分量被衰減。因此，所觀測到的大部分的 分量是電源噪聲的低頻分量。此夕卜，在該測量方法中，用于引出電源VDD3 的配線是天線，該天線會受到其他噪聲的影響。
此外，在上述比較示例中，在進(jìn)行4m檢測之后、通過將示波器1500 連接到半導(dǎo)體集成電路1200來測量電源噪聲、從而將4m檢測與對電源 噪聲的測量分開地進(jìn)行的情況下，不可能在檢測錯誤時觀測電源噪聲。因 此，難以對錯誤與電源噪聲之間的相關(guān)性進(jìn)行分析。
然而，如參照圖1至圖8所描述的，電源噪聲數(shù)據(jù)信號是由設(shè)置在半導(dǎo)體集成電路200中的電壓比較器220及穩(wěn)壓器230來生成的。因此，在 所生成的電源噪聲數(shù)據(jù)信號中，反映出未經(jīng)衰減的高頻電源噪聲，從而觀 測到包含高頻分量的電源噪聲。
此外，將基于電源噪聲數(shù)據(jù)信號的電源噪聲信息與總線50上的數(shù)據(jù) 信息相關(guān)聯(lián)，并將其寫入到存儲器280中。然后，在從4^檢測器260 檢測到錯誤的時刻起經(jīng)過停止時間段T3之后，停止向存儲器280中的寫 入。因此，能夠?qū)⒃?m檢測器260檢測到餘溪的時刻前后的時間段中的 噪聲量及總線50上的數(shù)據(jù)寫入到存儲器280中。因此，能夠?qū)?shù)據(jù)#^ 發(fā)生時的數(shù)據(jù)模式、電源噪聲及數(shù)據(jù)模式與電源噪聲之間的相關(guān)性進(jìn)行分 析。
如上所述，能夠?qū)?shù)據(jù)4t^it生時的數(shù)據(jù)模式、電源噪聲及數(shù)據(jù)模式
與電源噪聲之間的相關(guān)性進(jìn)行分析。
應(yīng)當(dāng)理解，本發(fā)明并不限于上述實施例，而可以在不背離如權(quán)利要求 書中所闡述的以及本公開內(nèi)容中所描述的本發(fā)明的精神及范圍的情況下 做出多種修改。本發(fā)明的技術(shù)范圍涵蓋這種經(jīng)修改的半導(dǎo)體集成電路、用 于控制該電路的方法及經(jīng)修改的信息處理裝置。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括電路塊，其經(jīng)由總線而連接到算術(shù)處理單元；電源噪聲數(shù)據(jù)發(fā)生器，其通過對在使所述電路塊操作的電源的電源電壓中所產(chǎn)生的電源噪聲進(jìn)行轉(zhuǎn)換來生成電源噪聲數(shù)據(jù)信號；錯誤檢測器，其對從所述電路塊輸出給所述總線的數(shù)據(jù)的錯誤進(jìn)行檢測；以及寫入控制器，其將基于所述電源噪聲數(shù)據(jù)信號的電源噪聲信息與所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將該數(shù)據(jù)寫入存儲單元中，并響應(yīng)于所述錯誤檢測器檢測到錯誤而停止寫入所述數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中，所述電源噪聲數(shù)據(jù)發(fā)生器包括電壓比較器，其被構(gòu)造成，將所述電源電壓與基準(zhǔn)電壓相比較，并且在所述電源電壓高于所逸基準(zhǔn)電壓時生成比較信號；以及脈沖波形整形單元，其被構(gòu)造成，基于時鐘信號來將所述比較信號整形成脈沖波形，從而生成所述電源噪聲數(shù)據(jù)信號，所述半導(dǎo)體集成電路還包括計數(shù)器，其被構(gòu)造成每預(yù)定時間段地對所述電源噪聲數(shù)據(jù)信號中所包含的脈沖波形的數(shù)量進(jìn)行計數(shù)，并且所述寫入控制器將作為所述電源噪聲信息的、所述預(yù)定時間段中的所述計數(shù)器的計數(shù)值與所述總線上的數(shù)據(jù)相關(guān)聯(lián)，并將所述數(shù)據(jù)寫入所述存儲單元中，
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中，所述#^檢測器在檢測到#^時輸出指示所述M的內(nèi)容的M信息；在所述#^檢測器檢測到餘溪時，所述寫入控制器將所述#^信息與所述電源噪聲信息及所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將所述數(shù)據(jù)寫入所述存儲單元中，并且在從檢測到#^經(jīng)過所述預(yù)定時間段之后，所述寫入控制器停止在所述存儲單元中寫入所述電源噪聲信息、所述總線上的數(shù)據(jù)及所述#^信息.
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，該半導(dǎo)體集成電路還包括預(yù)定時間段設(shè)定單元，其設(shè)定所述預(yù)定時間段。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述預(yù)定時間段基本上與所述時鐘信號的周期相同。
6. —種信息處理裝置，包括算術(shù)處理單元；半導(dǎo)體集成電路，它包括電路塊，其經(jīng)由總線而連接到所述算術(shù)處理單元；電源噪聲數(shù)據(jù)發(fā)生器，其通it^在使所述電^操作的電源的電源電壓中所產(chǎn)生的電源噪聲進(jìn)行轉(zhuǎn)換來生成電源噪聲數(shù)據(jù)信號；im檢測器，其對從所述電路塊輸出給所述總線的數(shù)據(jù)的錯誤進(jìn)行檢測；存儲單元，其存儲數(shù)據(jù)；以及寫入控制器，其對在所述存儲單元中寫入所述數(shù)據(jù)進(jìn)行控制；以及系統(tǒng)控制器，其控制所述寫入控制器，以使得所述寫入控制器被構(gòu)造成，將基于所述電源噪聲數(shù)據(jù)信號的電源噪聲信息與所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將該數(shù)據(jù)寫入所述存儲單元中，并響應(yīng)于所述4^檢測器檢測到錯誤而停止在所述存儲單元中寫入所述數(shù)據(jù).
7. 根據(jù)權(quán)利要求6所述的信息處理裝置，其中，所述半導(dǎo)體集成電路包括電壓比較器，其被構(gòu)造成，將所述電源電壓與基準(zhǔn)電壓相比較，并JL^所述電源電壓高于所逸基準(zhǔn)電壓時生成比較信號；脈沖波形整形單元，其被構(gòu)造成，基于時鐘信號來將所述比較信號整形成脈沖波形，從而生成所述電源噪聲數(shù)據(jù)信號；以及計數(shù)器，其被構(gòu)造成每預(yù)定時間^JL對所述電源噪聲數(shù)據(jù)信號中所包含的脈沖波形的數(shù)量進(jìn)行計數(shù)，并且所述系統(tǒng)控制器被構(gòu)造成，控制所述寫入控制器，以4吏得所述寫入控制器將作為所述電源噪聲信息的、所述預(yù)定時間段中的所述計數(shù)器的計數(shù)值與所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將所述數(shù)據(jù)寫入所^儲單元中。
8. 根據(jù)權(quán)利要求6所述的信息處理裝置，其中，所述#^檢測器被構(gòu)造成，在檢測到4W:時輸出指示所述4m的內(nèi)容的4m信息，并向所述系統(tǒng)控制器輸出中斷信號；并且所述系統(tǒng)控制器被構(gòu)造成，控制所述寫入控制器，以使得在從所述錯誤檢測器輸入所述中斷信號時，所述寫入控制器將所述4m信息與所述電源噪聲信息及所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將所述數(shù)據(jù)寫入所述存儲單元中，并且在#測到#^經(jīng)過所述預(yù)定時間段之后，所述寫入控制器停止在所述存儲單元中寫入所述電源噪聲信息、所述總線上的數(shù)據(jù)及所述錯誤信息。
9. 一種控制半導(dǎo)體集成電路的方法，所述半導(dǎo)體集成電路具有經(jīng)由總線而連接到算術(shù)處理單元的電路塊以及存儲數(shù)據(jù)的存儲單元，所述方法包括通過對在使所述電路塊操作的電源的電源電壓中所產(chǎn)生的電源噪聲進(jìn)行轉(zhuǎn)換來生成電源噪聲數(shù)據(jù)信號；對從所述電路塊輸出給所述總線的數(shù)據(jù)的4^進(jìn)行檢測；將基于所述電源噪聲數(shù)據(jù)信號的電源噪聲信息與所述總線上的數(shù)據(jù)相關(guān)聯(lián)；將所述數(shù)據(jù)寫入所述存儲單元中；以及響應(yīng)于檢測到錯誤而停止在所i^儲單元中寫入所述數(shù)據(jù)。
10. 根據(jù)權(quán)利要求9所述的控制半導(dǎo)體集成電路的方法，其中，在所述對從所述電路塊輸出給所述總線的數(shù)據(jù)的4m進(jìn)行檢測的步驟中，在檢測到4m時，輸出指示所述a的內(nèi)容的4m信息，并且在所述停止在所述存儲單元中寫入所述數(shù)據(jù)的步驟中，在所^xt從所述電路塊輸出給所述總線的數(shù)據(jù)的4m進(jìn)行檢測的步驟中檢測到餘溪時，將所述4^信息與所述電源噪聲信息及所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將所述數(shù)據(jù)寫入所述存儲單元中，并且在從檢測到錯誤起經(jīng)過預(yù)定時間段之后，停止在所述存儲單元中寫入所述電源噪聲信息、所述總線上的數(shù)據(jù)及所述4m信息。
全文摘要
本發(fā)明提出了一種半導(dǎo)體集成電路、控制方法及信息處理裝置。所述半導(dǎo)體集成電路包括電路塊，其經(jīng)由總線而連接到算術(shù)處理單元；電源噪聲數(shù)據(jù)發(fā)生器，其被構(gòu)造成通過對在使所述電路塊操作的電源的電源電壓中所產(chǎn)生的電源噪聲進(jìn)行轉(zhuǎn)換來生成電源噪聲數(shù)據(jù)信號；錯誤檢測器，其被構(gòu)造成對從所述電路塊輸出給所述總線的數(shù)據(jù)的錯誤進(jìn)行檢測；以及寫入控制器，其被構(gòu)造成，將基于所述電源噪聲數(shù)據(jù)信號的電源噪聲信息與所述總線上的數(shù)據(jù)相關(guān)聯(lián)并將該數(shù)據(jù)寫入存儲單元中，并響應(yīng)于所述錯誤檢測器檢測到錯誤而停止寫入所述數(shù)據(jù)。
文檔編號H03K19/0175GK101594133SQ20091014379
公開日2009年12月2日 申請日期2009年5月26日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者大脅威, 山本崇史, 植木俊和, 石塚孝治, 諸澤篤史 申請人:富士通株式會社