專利名稱：驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以高速輸出數(shù)據(jù)的驅(qū)動(驅(qū)動器)電路。 更具體地說，本發(fā)明涉及一種低壓差分信令(LVDS)電路。
背景技術(shù)：
已知針對以高速度進(jìn)行邏輯信號輸出和高阻抗輸出而設(shè)計的 LVDS電路。例如，第2005-109897號日本未審查專利申請公開中公 開了這樣一種LVDS電路。圖1示出LVDS電路的基本電路配置。參照圖1， LVDS電路IOO包括第一串聯(lián)電路，由P通道MOS 晶體管MP101和N通道MOS晶體管MN101組成；第二串聯(lián)電路， 由P通道MOS晶體管MP102和N通道MOS晶體管MN102組成； 第一電流源11和第二電流源12。第一串聯(lián)電路與第二串聯(lián)電路并聯(lián)。 第一電流源ll和第二電流源12分別被連接到第一串聯(lián)電路和第二串 聯(lián)電路。向LVDS電路100提供第一電壓VDD和第二電壓VSS。負(fù)載電 路110等效地表示為電阻R，被連接到LVDS電路100中的節(jié)點Nl 和節(jié)點N2。現(xiàn)在簡要描述圖1中的LVDS電路IOO的工作?？刂齐娐?未示出)分別向晶體管MP101、 MP102、 MN101和MN102提供開關(guān)驅(qū)動信號SW(小1)、 SW(小2)、 SW(小3)和SW(小4)，從 而斜對地安置在節(jié)點Nl的相對側(cè)的兩個晶體管(例如，晶體管MP101 和MN102 )在第一模式(相位)下被同時開啟或關(guān)閉，晶體管MP102 和MN101在與笫一模式相位相反的第二模式(相位)下被同時開啟 或關(guān)閉。第一開關(guān)驅(qū)動信號SW(小1)和第二開關(guān)驅(qū)動信號SW(小2)是差分 信號(即，反相信號或互補信號)。類似地，第三開關(guān)驅(qū)動信號SW(小3) 和第四開關(guān)驅(qū)動信號SW(小4)是差分(反相)信號。另一方面，笫一 開關(guān)驅(qū)動信號SW(小1)和第四開關(guān)驅(qū)動信號SW((H)是同相信號。笫二 開關(guān)驅(qū)動信號SW(小2)和第三開關(guān)驅(qū)動信號SW((()3)也是同相信號。換言之，在笫一模式下，斜對的晶體管MP101和MN102被同 時開啟，斜對的晶體管MP102和MN101被關(guān)閉。因此，第一電流源 11、晶體管MPIOI、節(jié)點N1、負(fù)栽電路IIO、節(jié)點N2、晶體管MN102 和第二電流源12構(gòu)成電路，由此提供由虛線所示的電流路徑P2。另一方面，在第二模式下，斜對的晶體管MP102和MN101被 同時開啟，斜對的晶體管MP101和MN102被關(guān)閉。因此，第一電流 源11、晶體管MP102、節(jié)點N2、負(fù)栽電路110、節(jié)點Nl、晶體管 MN101和第二電流源12構(gòu)成電路，由此提供由實線所示的電流路徑 Pl。重復(fù)上述操作將允許輸出電流lout流經(jīng)負(fù)載電路110，所述輸出 電流lout的極性在正負(fù)之間切換。第2005-109897號日本未審查專利申請公開中公開了 一種提供旁 路電路以克服上述LVDS電路的缺點的技術(shù)。現(xiàn)將描述上述LVDS電路的缺點。在LVDS電路100中，晶體管MP101和MN102當(dāng)提供上述電 流路徑P2時均用作允許輸出電流lout流經(jīng)負(fù)載電路110的模擬開關(guān)， 其它晶體管MP102和MN101當(dāng)提供電流路徑Pl時均用作允許輸出 電流lout流經(jīng)負(fù)栽電路110的模擬開關(guān)。在用作模擬開關(guān)的晶體管 MPIOI、 MP102、 MN101和MN102的每一個中，由晶體管的導(dǎo)通電
阻引起電壓下降。通過下面的等式(1)來表示LVDS電路100的工 作電壓[VdsP+(Ronl+Ron2+R)xIout+VdsN]〈(VDD-VSS)其中，VdsP指示P通道晶體管的夾斷電壓，VdsN指示N通道 晶體管的夾斷電壓，Ronl和Ron2指示各自的導(dǎo)通電阻?？上У氖牵y以減少第一電壓VDD與第二電壓VSS之間的差 (VDD-VSS)。當(dāng)?shù)诙妷篤SS被設(shè)置到地電位時，在LVDS電路100中難以 降低第一電壓VDD。缺點在于，難以實現(xiàn)LVDS電路的低電壓工作。 因此，增加了每個晶體管的大小。例如，當(dāng)LVDS電路100被構(gòu)建為 IC時，難以減少該電路的布局面積。為了減少每個晶體管的導(dǎo)通電阻，可增加晶體管的大小。另一方 面，為了允許LVDS以高速度工作，應(yīng)該以高速度驅(qū)動每個晶體管的 柵極。每個晶體管的大小越大，柵極電容越大?？上У氖?，這導(dǎo)致邏 輯元件功耗的增加。第2004-112453號日本未審查專利申請公開中公開了一種電路， 如圖2所示，該電路包括第一差分放大器21和第二差分放大器22, 以便克服上述缺點。參照圖2，被提供給第一差分放大器21的第一開關(guān)驅(qū)動信號 SW(小1)和第二開關(guān)驅(qū)動信號SW(小2)是差分(反相)信號。類似地， 被提供給第二差分放大器22的第三開關(guān)驅(qū)動信號SW(小3)和第四開關(guān) 驅(qū)動信號SW(fO是差分(反相)信號。圖2所示的LVDS電路100A的工作電壓被表示為下面的等式 (2)。(VdsP+VdsN)〈(VDD-VSS) …(2) 通過等式(2 )可清楚LVDS電路100A的優(yōu)點在于電路不受晶 體管的導(dǎo)通電阻影響并且減少了電路的工作電壓。發(fā)明內(nèi)容然而，圖2所示的LVDS電路100A具有以下缺點。LVDS電路100A需要第一差分放大器21和第二差分放大器22。因此，將LVDS電路100A并入IC芯片將導(dǎo)致元件數(shù)量的增加和功耗的增加。為了實現(xiàn)高速工作，向LVDS電路100A提供高速差分開關(guān)驅(qū)動 信號。由于很難以高速度操作第一差分放大器21和第二差分放大器 22，所以LVDS電路100A的工作頻率受到限制。換言之，很難以高 速度來操作圖2中的LVDS電路IOOA。期望克服上述缺點。根據(jù)本發(fā)明，期望提供一種諸如LVDS電路的驅(qū)動電路，其中，在不增加大小的情況下，利用筒單的電路配置，能夠以比現(xiàn)有技術(shù)的LVDS電路低的電壓執(zhí)行操作，并且能夠最小化工作頻率限制。根據(jù)本發(fā)明的實施例， 一種驅(qū)動電路包括負(fù)栽電路，安置在笫 一節(jié)點與第二節(jié)點之間；第一串聯(lián)電路，安置在用于提供第一電壓的第一供電節(jié)點與用于提供第二電壓的第二供電節(jié)點之間，第一串聯(lián)電 路包括第一1類型晶體管和第一 2類型晶體管，它們與其間的第一節(jié) 點串聯(lián)；第二串聯(lián)電路，包括第二1類型晶體管和第二2類型晶體管， 它們與其間的第二節(jié)點串聯(lián)；偏置電路，產(chǎn)生用于對第一l類型晶體 管和第二1類型晶體管進(jìn)行偏置的第一偏壓并產(chǎn)生用于對第一 2類型 晶體管和第二2類型晶體管進(jìn)行偏置的第二偏壓；第一電壓提供單元 和第二電壓提供單元。在笫一模式下，第一電壓提供單元向第一l類 型晶體管施加第一偏壓，向第二l類型晶體管施加第一電壓，向第二 2類型晶體管施加第二偏壓，向第一2類型晶體管施加第二電壓。第 一電壓提供單元包括多個開關(guān)。在第二模式下，第二電壓提供單元向 第二 l類型晶體管施加第一偏壓，向第一 1類型晶體管施加第一電壓，
向第一2類型晶體管施加第二偏壓，向第二2類型晶體管施加第二電 壓。第二電壓提供單元包括多個開關(guān)。例如，每個1類型晶體管是P通道晶體管，例如，每個2類型 晶體管是N通道晶體管，反之亦然。優(yōu)選地，笫一電壓提供單元中的開關(guān)和第二電壓提供單元中的開 關(guān)包括第一開關(guān)到第八開關(guān)。第一開關(guān)和第二開關(guān)被并聯(lián)，以按照互 補方式向第一l類型晶體管和第二l類型晶體管施加第一電壓。第三 開關(guān)和第四開關(guān)被并聯(lián)，以按照互補方式向第一1類型晶體管和第二 1類型晶體管施加第一偏壓。第五開關(guān)和第六開關(guān)被并聯(lián)，以按照互 補方式向第一2類型晶體管和第二2類型晶體管施加第二偏壓。第七 開關(guān)和第八開關(guān)被并聯(lián)，以按照互補方式向第一 2類型晶體管和第二 2類型晶體管施加第二電壓。優(yōu)選地，第一1類型晶體管和第二2類型晶體管的組合或第二1 類型晶體管和第一2類型晶體管的組合在用作用于負(fù)載電路的電流源 的組合時與偏置電路合作。優(yōu)選地，偏置電路包括串聯(lián)電路，安置在第一供電節(jié)點與第二 供電節(jié)點之間。串聯(lián)電路包括第一二極管、偏置電流源和第二二極 管。偏置電流源的一端被連接到第三開關(guān)與第四開關(guān)之間的節(jié)點。偏 置電流源的另 一端4皮連接到第五開關(guān)與第六開關(guān)之間的節(jié)點。優(yōu)選地，驅(qū)動電路還包括電壓檢測電路，檢測第一節(jié)點與第二 節(jié)點之間的電壓；第一差分運算放大器電路，具有第一輸入端和第二 輸入端，向第一輸入端提供參考電壓，向第二輸入端提供由電壓檢測 電路檢測的電壓。偏置電路包括串聯(lián)電路，安置在第一供電節(jié)點與 第二供電節(jié)點之間；以及第一差分運算放大器電路。串聯(lián)電路包括偏 置電流源和二極管。第一差分運算放大器的輸出端被連接到第三開關(guān) 和第四開關(guān)之間的節(jié)點。偏置電流源的一端被連接到第五開關(guān)與第六 開關(guān)之間的節(jié)點。優(yōu)選地，驅(qū)動電路還包括電壓檢測電路，檢測第一節(jié)點與第二 節(jié)點之間的電壓；笫一差分運算放大器電路，具有第一輸入端和第二 輸入端；串聯(lián)電路；第二差分運算放大器電路，具有第一輸入端和第 二輸入端；并聯(lián)的第九開關(guān)和第十開關(guān)。向第一差分運算放大器電路 的第一輸入端提供參考電壓，向第一差分運算放大器電路的第二輸入 端提供由電壓檢測電路檢測的電壓。串聯(lián)電路安置在第一供電節(jié)點與 第二供電節(jié)點之間。串聯(lián)電路包括偏置電流源和晶體管。第二差分運 算放大器的第一輸入端被連接到偏置電流源與晶體管之間的節(jié)點。按 照互補方式開啟和關(guān)閉第九開關(guān)和第十開關(guān)。第九開關(guān)安置在電壓檢 測電路的一端與第二差分運算放大器電路的第二輸入端之間。第十開 關(guān)安置在電壓檢測電路的另一端與第二差分運算放大器電路的第二 輸入端之間。偏置電路包括串聯(lián)電路，包括偏置電流源和晶體管； 第一差分運算放大器電路、第九開關(guān)、第十開關(guān)和第二差分運算放大 器電路。第一差分運算放大器電路的輸出端被連接到第三開關(guān)與第四 開關(guān)之間的節(jié)點。第二差分運算放大器電路的輸出端被連接到第五開 關(guān)與第六開關(guān)之間的節(jié)點，并且被連接到晶體管的控制端。優(yōu)選地，驅(qū)動電路還包括預(yù)充電偏置電路。預(yù)充電偏置電路產(chǎn)生 接近第一1類型晶體管和第二1類型晶體管的閾值電壓的第一預(yù)充電 偏壓，以及接近第一2類型晶體管和第二2類型晶體管的閾值電壓的 第二預(yù)充電偏壓。在第一模式下，第一電壓提供單元向第一l類型晶 體管施加第一偏壓，向第二2類型晶體管施加第二偏壓，向第二l類 型晶體管施加第一預(yù)充電偏壓，向第一 2類型晶體管施加第二預(yù)充電 偏壓。在第二模式下，第二電壓提供單元向第二l類型晶體管施加第 一偏壓，向第一2類型晶體管施加第二偏壓，向第一l類型晶體管施 加第一預(yù)充電偏壓，向第二2類型晶體管施加第二預(yù)充電偏壓。在根據(jù)本發(fā)明實施例的驅(qū)動電路中，在不增加大小的情況下，利 用簡單的電路配置，能夠執(zhí)行低壓操作，并且能夠最小化工作頻率限 制。根據(jù)本發(fā)明的實施例，可減少電流消耗。 此外，根據(jù)本發(fā)明的實施例，可控制共模電壓。 此外，根據(jù)本發(fā)明的實施例，可增加工作速度。
根據(jù)本發(fā)明的實施例，驅(qū)動電路不需要短路保護(hù)電路。


圖1是LVDS電路的基本電路圖；圖2是示出現(xiàn)有技術(shù)的LVDS電路的電路圖；圖3是示出根據(jù)本發(fā)明第一實施例的用作驅(qū)動電路的LVDS電路的電路圖，該LVDS電路處于第一模式下；圖4是示出根據(jù)本發(fā)明第一實施例的LVDS電路的電路圖，該LVDS電路處于第二模式下；圖5是涉及圖3和圖4所示的LVDS電路的第一信號波形圖；圖6是涉及圖3和圖4所示的LVDS電路的第二信號波形圖；圖7是根據(jù)本發(fā)明第二實施例的LVDS電路的電路圖；圖8是涉及圖7中的LVDS電路的信號波形圖；圖9是根據(jù)本發(fā)明第三實施例的LVDS電路的電路圖；圖IO是根據(jù)本發(fā)明第五實施例的LVDS電路的電路圖；以及圖11是根據(jù)本發(fā)明第六實施例的LVDS電路的電路圖。
具體實施方式
第一實施例現(xiàn)將參照圖3到圖6來描述根據(jù)本發(fā)明第一實施例的用作驅(qū)動電 路的LVDS電路。圖3示出第一模式(相位)下的LVDS電路1。圖4示出與第一 模式相位相反的第二模式(相位)下的LVDS電路。參照圖3和圖4， LVDS電路1包括LVDS基本電路la、開關(guān) 電路lb、偏置電路lc (30)和控制電路(或信號傳輸電路)90。LVDS基本電路laLVDS包括第一串聯(lián)電路和第二串聯(lián)電路，使得第一串聯(lián)電路和 第二串聯(lián)電路安置為彼此并聯(lián)。第一串聯(lián)電路包括P通道MOS晶體 管MPl和N通道MOS晶體管MN1，所述MP1和MN1串聯(lián)。第二
串聯(lián)電路包括P通道MOS晶體管MP2和N通道MOS晶體管MN2， MP2和MN2串聯(lián)。分別從第一供電節(jié)點VN1和第二供電節(jié)點VN2 向LVDS電路1提供第一電壓VDD和第二電壓VSS。每個P通道MOS晶體管用作根據(jù)實施例的l類型晶體管，每個 N通道MOS晶體管用作根據(jù)實施例的2類型晶體管。負(fù)栽電路110等效地表示為電阻R，被連接到LVDS基本電路 la中的節(jié)點Nl和節(jié)點N2。在該實施例中，優(yōu)選地，晶體管MP1和MP2具有相同的大小。 類似地，晶體管MN1和MN2具有相同的大小。原因在于流經(jīng)晶體管 MP1和MN2的電流與流經(jīng)晶體管MP2和MN1的電流相等。LVDS基本電路la中晶體管MP1、 MN1、 MP2和MN2的排列 等同地類似于在圖1的LVDS電路100和圖2的LVDS電路100A的 每一個中的晶體管MP101、 MN101、 MP102和MN102的排列。然后，如稍后將描述的，晶體管MP1、 MN1、 MP2和MN2沒 有按照類似于圖1中晶體管的方式來操作模擬開關(guān)。晶體管MP1、 MN1、 MP2和MN2均用作電流源。因此，每個晶體管具有比圖1中 的現(xiàn)有技術(shù)的LVDS電路中的每個晶體管小的大小。換言之，LVDS 電路l與圖1的現(xiàn)有技術(shù)的LVDS電路100之間存在許多差異。應(yīng)注意LVDS電路l不包括圖1的現(xiàn)有技術(shù)的LVDS電路100 中的第一電流源11和第二電流源12。開關(guān)電路lb參照圖3和圖4， LVDS電路1包括開關(guān)電路lb。開關(guān)電路lb 包括第一開關(guān)組lbl，包括笫一開關(guān)SW1到第四開關(guān)SW4;第二 開關(guān)組lb2，包括第五開關(guān)SW5到第八開關(guān)SW8。例如，第一開關(guān)SW1到第八開關(guān)SW8均包括晶體管。每個開關(guān) 響應(yīng)于開關(guān)驅(qū)動信號SW被開啟或關(guān)閉。參照圖3和圖4，在第一開關(guān)SW1到第八開關(guān)SW8的每一個中， 當(dāng)由實線所示的接觸部分連接到開關(guān)的兩端(由空團表示)時，開關(guān) 閉合(即，開啟或進(jìn)入導(dǎo)通狀態(tài))。當(dāng)接觸部分沒有連接到開關(guān)的兩
端時，開關(guān)打開(即，關(guān)閉或進(jìn)入非導(dǎo)通狀態(tài))。在該實施例中，由于第一開關(guān)SW1到第八開關(guān)SW8是晶體管開關(guān)，所以每個開關(guān)的兩 端通過接觸部分的連接(閉合開關(guān))相應(yīng)于晶體管的導(dǎo)通狀態(tài)，所述 開關(guān)的兩端的斷開(打開開關(guān))相應(yīng)于晶體管的非導(dǎo)通狀態(tài)。
在圖3和圖4中，并聯(lián)開關(guān)是反相(互補)開關(guān)，所述并聯(lián)開關(guān) 諸如第一開關(guān)SW1和第二開關(guān)SW2、第三開關(guān)SW3和第四開關(guān)SW4、 第五開關(guān)SW5和第六開關(guān)SW6、第七開關(guān)SW7和第八開關(guān)SW8。 換言之，當(dāng)并聯(lián)開關(guān)之一開啟(處于導(dǎo)通狀態(tài))時，另一開關(guān)被關(guān)閉 (處于非導(dǎo)通狀態(tài))。
控制電路90輸出第一開關(guān)驅(qū)動信號SW(小1)到第四開關(guān)驅(qū)動信 號SW(小4)以及第一反向開關(guān)驅(qū)動信號SW(小1 -)到第四反向開關(guān)驅(qū)動 信號SW(fl-)。關(guān)于圖3和圖4中的反向開關(guān)驅(qū)動信號，例如，標(biāo) 記"SW((J)1)"在其上添加橫線"-"則指示第一反向開關(guān)驅(qū)動信號。采用 類似的方式指定其它反向開關(guān)驅(qū)動信號。稍后將參照圖5和圖6來描述開關(guān)電路lb的工作。
偏置電路lc
參照圖3和圖4， LVDS電路l包括偏置電路lc (30)，其沒有 包括在圖l和圖2中的現(xiàn)有技術(shù)的LVDS電路中。偏置電路lc包括 第一偏置電路31，用于輸出第一偏壓VBIAS1;第二偏置電路32，用 于輸出第二偏壓VBIAS2。
第一偏置電路31基于第一電壓VDD產(chǎn)生第一偏壓Vbms1。第二 偏壓電電路32基于第二電壓VSS產(chǎn)生第二偏壓VBIAS2。稍后將參照 圖9來詳細(xì)描述第一偏置電路31和第二偏置電路32。
第一偏置電路31通過第三開關(guān)SW3向晶體管MP1的柵極施加 第一偏壓VBIAS1，或者通過第四開關(guān)SW4向晶體管MP2的柵極施加 第一偏壓VBIAS1，其中，按照互補方式來驅(qū)動第三開關(guān)SW3和第四 開關(guān)SW4。另一方面，第二偏置電路32通過第五開關(guān)SW5向晶體管 MN1的柵極施加第二偏壓VBIAS2,或者通過第六開關(guān)SW6向晶體管 MN2的柵極施加第二偏壓VBIAS2，其中，按照互補方式來驅(qū)動第五開
關(guān)SW5和笫六開關(guān)SW6。在互補(或反相)操作中，例如，當(dāng)?shù)谌_關(guān)SW3被開啟時， 第四開關(guān)SW4被關(guān)閉，反之亦然。第一模式圖3示出在第一模式(第一相位)下的LVDS電路l。在第一模式下，例如，控制電路90開啟(閉合)第二開關(guān)SW2、 第三開關(guān)SW3、第六開關(guān)SW6和第七開關(guān)SW7，從而第一電壓VDD 被施加到P通道晶體管MP2，從第一偏置電路31輸出的第一偏壓 VBAIS1被施加到P通道晶體管MP1,第二電壓VSS被施加到N通道 晶體管MN1，從第二偏置電路32輸出的第二偏壓Vbab2被施加到N 通道晶體管MN2。其它開關(guān)SW被關(guān)閉(處于非導(dǎo)通狀態(tài))?，F(xiàn)將詳細(xì)描述控制電路90的開關(guān)控制操作。在圖3所示的第一模式下，控制電路90將第二反向開關(guān)驅(qū)動信 號SW(小2-)控制在高電平，將第一開關(guān)驅(qū)動信號SW(今1)控制在高電 平，將第四開關(guān)驅(qū)動信號SW((M)控制在高電平，將第三反向開關(guān)驅(qū) 動信號SW(小3-)控制在高電平，以便分別提供給第二開關(guān)SW2、第三 開關(guān)SW3、第六開關(guān)SW6和第七開關(guān)SW7。另一方面，控制電路90 將第一反向開關(guān)驅(qū)動信號SW(小l-)控制在低電平，將第二開關(guān)驅(qū)動信 號SW(小2)控制在低電平，將第三開關(guān)驅(qū)動信號SW((I)3)控制在低電平， 將第四反向開關(guān)驅(qū)動信號SW((J)4-)控制在低電平，以便分別提供給第 一開關(guān)SW1、笫四開關(guān)SW4、第五開關(guān)SW5和第八開關(guān)SW8。因此，第一電壓VDD被施加到晶體管MP2的柵極，從而關(guān)閉 晶體管MP2。第一偏壓VBAIS1被施加到晶體管MP1的柵極，從而晶 體管MP1用作電流源。第二電壓VSS被施加到晶體管MN1的柵極， 從而關(guān)閉晶體管MN1。第二偏壓VBAIS2被施加到晶體管MN2的柵極， 從而晶體管MN2用作電流源。因此，第一供電節(jié)點VN1、第三節(jié)點N3、用作電流源的晶體管 MP1、第一節(jié)點N1、負(fù)載電路110、第二節(jié)點N2、用作電流源的晶 體管MN2、第四節(jié)點N4和第二供電節(jié)點VN2構(gòu)成第一電路。
由虛線指示的輸出電流lout流經(jīng)負(fù)栽電路110，從而電流從第一 節(jié)點Nl流到第二節(jié)點N2。該輸出電流lout是負(fù)的。在圖5中，部分(A)和(B)示出第一開關(guān)驅(qū)動信號SW(命1) 到第四開關(guān)驅(qū)動信號SW((H)的波形以及第一反向開關(guān)驅(qū)動信號 SW((J)l-)到第四反向開關(guān)驅(qū)動信號SW((J)4-)的波形。圖5中的部分(A)和(B)中所示的波形不包括延遲時間(抖 動)At，其包括在圖6中的部分(A)和(B)中。圖5中的部分(C)示出流經(jīng)負(fù)栽電路llO的輸出電路Iout的波 形。對于圖5中的部分(C)中的輸出電流Iout， Io指示由圖4中的 實線指定的正輸出電流，Io-指示由圖3中的虛線指定的負(fù)輸出電流。 圖5中的部分(D)示出在負(fù)栽電路110上的端電壓。在部分(D) 中，Vcom指示共模電壓。第二模式圖4示出LVDS電路l的第二模式(第二相位)。 在與第一模式相位相反并與之互補的第二模式下，控制電路90開啟第一開關(guān)SW1、第四開關(guān)SW4、第五開關(guān)SW5和第八開關(guān)SW8, 從而第一電壓VDD被施加到P通道晶體管MP1，第一偏置電路31 的第一偏壓VBAIS1被施加到P通道晶體管MP2,第二電壓VSS被施 加到N通道晶體管MN2，第二偏置電路32的第二偏壓VBAIS2被施加 到N通道晶體管MN1。其它開關(guān)SW被關(guān)閉(打開)?，F(xiàn)將詳細(xì)描述控制電路90的開關(guān)控制操作。在圖4所示的第二模式下，控制電路90將第一反向開關(guān)驅(qū)動信 號SW((M-)控制在高電平，將第二開關(guān)驅(qū)動信號SW(令2)控制在高電 平，將第三開關(guān)驅(qū)動信號SW(小3)控制在高電平，將第四反向開關(guān)驅(qū) 動信號SW((H-)控制在高電平，以便分別提供給第一開關(guān)SW1、第四 開關(guān)SW4、第五開關(guān)SW5和第八開關(guān)SW8，如圖5所示。另一方面， 控制電路90將第二反向開關(guān)驅(qū)動信號SW(小2-)控制在低電平，將第一 開關(guān)驅(qū)動信號SW(())1)控制在低電平，將第四開關(guān)驅(qū)動信號SW((H)控 制在低電平，將第三反向開關(guān)驅(qū)動信號SW(小3-)控制在低電平，以便
分別提供給第二開關(guān)SW2、第三開關(guān)SW3、第六開關(guān)SW6和第七開 關(guān)SW7。因此，第一電壓VDD被施加到晶體管MP1的柵極，從而關(guān)閉 晶體管MP1。第一偏壓Vbms1被施加到晶體管MP2的柵極，從而晶 體管MP2用作電流源。第二電壓VSS被施加到晶體管MN2的柵極， 從而關(guān)閉晶體管MN2。第二偏壓Vbms2被施加到晶體管MN1的柵極， 從而晶體管MN1用作電流源。因此，第一供電節(jié)點VN1、第三節(jié)點N3、用作電流源的晶體管 MP2、第二節(jié)點N2、負(fù)載電路110、第一節(jié)點N1、用作電流源的晶 體管MN1、第四節(jié)點N4和第二供電節(jié)點VN2構(gòu)成第二電路。由實線指示的輸出電流lout流經(jīng)負(fù)載電路110，從而輸出電流從 第二節(jié)點N2流到第一節(jié)點Nl。該輸出電流Iout是正的。在圖3和圖4所示的LVDS電路1中，優(yōu)選地，設(shè)置第一偏壓 VBAIS1和第二偏壓VBAIS2，使得從晶體管MP1或MP2的漏極流入的 電流與流進(jìn)晶體管MN1或MN2的漏極的電流相等。如上所述，優(yōu)選地，形成晶體管MP1和MP2，使其具有相同的 大小，按照類似的方式形成晶體管MN1和MN2，使其具有相同的大 小。因此，根據(jù)本發(fā)明，設(shè)計晶體管MP1、 MP2、 MN1和MN2，使 得具有相同幅度的偏置電流流經(jīng)晶體管MP1和MP2，并且具有相同 幅度的偏置電流流經(jīng)晶體管MN1和MN2。如上所述，在第一模式下，當(dāng)晶體管MP1的柵極被連接到第一 偏置電路31時，晶體管MN2的柵極被同時連接到第二偏置電路32。 另一方面，在第二模式下，當(dāng)晶體管MP2的柵極被連接到第一偏置 電路31時，晶體管MN1的柵極被同時連接到第二偏置電路32。換言 之，晶體管MP1和MP2按照互補方式(即，按照反相位時間關(guān)系) 被連接到笫一偏置電路31。類似地，晶體管MN2和MN1按照互補 方式被連接到第二偏置電路32 。第一模式下的連接與第二模式下的連接可以互換。施加偏壓將控制流經(jīng)負(fù)載電路110 (等效地表示為電阻R)的電 路的方向。以下將詳細(xì)描述該控制處理?？墒褂孟旅娴牡仁?3)或(4),根據(jù)施加第一偏壓VBAIS1時 的上述電流路徑(電路)P1和施加第二偏壓VBAIS2時的電流路徑(電 路)P2來表示流經(jīng)LVDS電路l中的負(fù)栽電路110的輸出電流Iout。Iout=Kpx(W 1 /L1 )x(VBIAS 1 -VthP)2 …(3)其中，Kp指示特定常數(shù)，Wl和Ll分別指示P通道晶體管MPl 的柵極寬度和柵極長度，VBAIS1指示施加到晶體管MPl的柵極的笫 一偏壓，VthP指示晶體管MPl的閾值電壓。Iout=Knx(W2/L2)x(VBIAS2-VthN)2 ...(4)其中，Kn指示特定常數(shù)，W2和L2分別指示N通道晶體管MN1 的柵極寬度和柵極長度，VBAIS2指示施加到晶體管MN1的柵極的笫 二偏壓，VthN指示晶體管MN1的閾值電壓。在該實施例中，優(yōu)選地，晶體管MP1和MP2具有相同的大小， 晶體管MN1和MN2具有相同的大小。此外，第一偏置電路31和第二偏置電路32控制第一偏壓VBAIS1 和第二偏壓VBAIS2，以便將相同的偏置電流提供給晶體管MPl和 MP2，并將相同的偏置電流提供給其它晶體管MN1和MN2。在圖3所示的第一模式下的LVDS電路1中，例如，假^L第三 開關(guān)SW3和第六開關(guān)SE6是開啟的開關(guān)元件，則第一偏置電路31、 第三開關(guān)SW3和晶體管MPl構(gòu)成用于負(fù)栽電路110的電流源。第二 偏置電路32、第六開關(guān)SW6和晶體管MN2構(gòu)成用于負(fù)載電路110 的電流源。此外，假設(shè)在圖4所示的第二模式下的LVDS電路1中，第四 開關(guān)SW4和第五開關(guān)SW5是開啟的開關(guān)元件，則第一偏置電路31、 第四開關(guān)SW4和晶體管MP2構(gòu)成用于負(fù)載電路110的電流源。第二
偏置電路32、第五開關(guān)SW5和晶體管MN1構(gòu)成用于負(fù)載電路110 的電流源。如上所述，在根據(jù)該實施例的LVDS電路1中，晶體管MP1和 MP2以及晶體管MN1和MN2用作電流源，而不是僅僅用作開啟或 關(guān)閉的晶體管。換言之，LVDS電路l包括電流源，但是實質(zhì)上不包 括用于負(fù)載電路110的模擬開關(guān)。因此，可按照類似于等式2表示的 情況來消除由晶體管的非導(dǎo)通狀態(tài)產(chǎn)生的影響，從而實現(xiàn)低電壓工 作。在圖3和圖4所示的LVDS電路1中，輸出電路(例如，晶體 管MN1和MN2 )基本上不包括模擬開關(guān)。相反，LVDS電路1包括 將被連接到各個晶體管的開關(guān)SW1到SW8以開啟或關(guān)閉這些晶體 管，從而用作輸出驅(qū)動器。充電電流的流經(jīng)僅僅是為了對這些開關(guān)和 柵極電容進(jìn)行充電。不必增加用作開關(guān)SW1到SW8的每個晶體管的 大小。如上所述，包括負(fù)載電路110的每個電流路徑基本上不包括開 關(guān)。因此，LVDS電路1中的晶體管MP1和MP2以及晶體管MN1 和MN2可減少大小。因此，可減少LVDS電路l的布局大小。在圖3和圖4所示的LVDS電路1中，由于每個輸出驅(qū)動器可 具有較小的大小，因此，優(yōu)點在于，也不必在輸出端(例如，第一節(jié) 點Nl或第二節(jié)點N2)與地之間安置用于防止短路的短路保護(hù)電路。圖6示出信號波形圖，該波形圖示出在第一開關(guān)驅(qū)動信號SW((j)l) 和第四開關(guān)驅(qū)動信號SW(小4)的組合與第二反向開關(guān)驅(qū)動信號SW(令2-) 與第三反向開關(guān)驅(qū)動信號SW(())3-)的組合之間存在延遲時間(或抖動 (相移))At的情況下的波形。更為優(yōu)選地，使用如圖5中的部分(A)到(D)中所示的沒有 延遲時間(抖動)At的開關(guān)驅(qū)動信號。如果抖動厶t是小于10%的百 分之幾(例如，5%或6%)，則共模電壓是常數(shù)，從而LVDS電路1 正常工作。因此，在根據(jù)該實施例的LVDS電路1中，用于輸出開關(guān)驅(qū)動
信號的控制電路90不必適應(yīng)于定時方面的特殊要求?；蛘撸瑢⒈话l(fā) 送到負(fù)栽電路110的差分信號不滿足嚴(yán)格的要求。如果如圖6的部分(A)和(B)所示，存在抖動厶t,則晶體管 MP1和MP2以及晶體管MN1和MN2可減少大小，原因在于圖3或 圖4中所示的LVDS電路l中包括負(fù)載電路110的每個電流路徑不包 括開關(guān)。由于LVDS電路l中的每個輸出驅(qū)動器的大小較小，所以LVDS 電路1不需要短路保護(hù)電路。此外，可減小LVDS電路1的布局面積， 導(dǎo)致LVDS電路1的成本降低。如上所述，在圖3和圖4所示的LVDS電路中，可在不增加電 路規(guī)模的情況下降低諸如第一電壓VDD的供電電壓。優(yōu)點在于，供電電壓的降低延長了電池供電的電子裝置中的電池 壽命，所述電子裝置諸如移動電話、數(shù)字相機、便攜式通信單元或便 攜式電子裝置。例如，隨著成像裝置向著更高精度和更高畫面質(zhì)量發(fā)展，數(shù)據(jù)傳 送速度進(jìn)一步增加。另一方面，在集成電路的管腳數(shù)量和芯片大小受 限的情況下，需要諸如LDVS或DDR的高速接口來進(jìn)行數(shù)據(jù)傳送。 因此，用于高速接口的單元的小型化和高性能顯著影響LSI的成本和 性能(特征)。因此，根據(jù)本發(fā)明的該實施例，通過以上描述看來，LVDS電路 1可被有效地用作小型化、高性能和低功耗的LVDS電路。 第二實施例現(xiàn)將參照圖7來描述根據(jù)本發(fā)明第二實施例的LVDS電路。 參照圖7， LVDS電路1A除了包括類似于圖3和圖4所示的LVDS電路l的元件的元件之外，還包括第一預(yù)充電偏置電路41和第二預(yù)充電偏置電路42。第一預(yù)充電偏置電路41輸出接近晶體管MP1和MP2的閾值電壓VthP的電壓。第二預(yù)充電偏置電路42輸出接近晶體管MN1和MN2的閾值電壓VthN的電壓。
第一偏置電路31和第二偏置電路32與第一實施例的類似。 在圖3和圖4所示的LVDS電路1被允許以高速度工作的情況 下，有必要通過晶體管的柵極電容來快速開啟和關(guān)閉用作輸出驅(qū)動器 的晶體管MP1、 MP2、 MN1和MN2?，F(xiàn)將描述圖7所示的LVDS電路1A的第一模式操作。 第三開關(guān)SW3被開啟(處于導(dǎo)通狀態(tài))，從而通過從第一偏置 電路31輸出的第一偏壓VBIAS1對晶體管MP1進(jìn)行偏置，并且晶體管 MP1被開啟。第六開關(guān)SW6被開啟，從而通過從第二偏置電路32 輸出的第二偏壓VBIAS2來對晶體管MN2進(jìn)行偏置，晶體管MN2被 開啟。第二開關(guān)SW2被開啟，從而通過從笫一預(yù)充電偏置電路41輸 出的預(yù)充電偏壓對晶體管MP2進(jìn)行預(yù)充電，同時晶體管MP2被關(guān)閉。 第七開關(guān)SW7被開啟，從而通過從第二預(yù)充電偏置電路42輸出的預(yù) 充電偏壓對晶體管MN1進(jìn)行預(yù)充電，同時晶體管MN1被關(guān)閉。在第一模式下，按照這種方式對晶體管MP2和晶體管MN1進(jìn) 行充電。當(dāng)LVDS電路1A從第一模式切換到第二模式時，這些晶體 管被快速關(guān)閉。控制電路90控制上述開關(guān)SW,從而上述操作被執(zhí)行。換言之， 第 一偏置電路31和第 一預(yù)充電偏置電路41按照互補方式被連接到晶 體管MP1和MP2，第二偏置電路32和第二預(yù)充電偏置電路42按照 互補方式被連接到晶體管MN2和MN1。第二模式下的連接相對于第 一模式下的連接是反向的。 現(xiàn)將描述使用非預(yù)充電晶體管的操作與使用預(yù)充電晶體管的操 作之間的比較。在以下描述中，將使用P通道驅(qū)動器(晶體管)作為示例來解 釋所述比較。這同樣適用于N通道晶體管。下面的等式(5)表示在不進(jìn)行預(yù)充電的情況下用于將圖3和圖 4所示的LVDS電路l中的每個輸出驅(qū)動器的柵極充電至"％ (例如， "=95%)的時間tl。(Vth+Vov)x{l-exp(-tl/ClxRl)}=(Vth+Vov)x0.95 …(5)其中，Cl指示P通道驅(qū)動器(晶體管)的柵極電容，Rl指示開 關(guān)SW1到SW8中任何一個的導(dǎo)通電阻，Vov指示P通道驅(qū)動器的過 激電壓。解等式(5)將得到等式(6)。 tl=3.0xClxRl …(6) 現(xiàn)將描述使用預(yù)充電的晶體管的操作。等式(7)表示用于在進(jìn)行預(yù)充電的同時將圖7中的LVDS電路 1A中的每個輸出驅(qū)動器的柵極充電至《 % (例如，《=95%)的時間 t2。Vth+[Vovx {1 -exp(-t2/C 1 xRl} ]=(Vth+Vov)x0.95 .. .(7)解等式(7)將得到等式(8)。t2=-Cl xRl xlog
…(8)例如，假設(shè)閾值電壓Vth為IV，則P通道驅(qū)動器(晶體管)的 過激電壓Vov為0.5V,充電時間t2表示如下。t2=1.89xClxRl …(9)當(dāng)?shù)仁?6)與等式(9)相比時，1.89/30=0.63。因此，對晶體 管進(jìn)行預(yù)充電可減少接近37°/。的充電時間。換句話說，圖7中的LVDS 電路1A的最大工作頻率比圖3和圖4中的LVDS電路l的高出接近 37 % 。 在圖3和圖4中不對晶體管進(jìn)行預(yù)充電的LVDS電路1中，每 當(dāng)LVDS電路的邏輯電路被充電，即，每當(dāng)進(jìn)行開關(guān)操作時，電荷(= 閾值電壓Vthx每個驅(qū)動器的柵極電容Cl)被浪費。通過上述觀點可 知，圖7中的LVDS電路1A可防止電荷浪費，從而減少功耗。圖8示出信號波形圖，該波形圖示出在圖3和圖4中的LVDS 電路l中的晶體管沒有進(jìn)行預(yù)充電的情況以及在圖7中的LVDS電路 1A中的晶體管經(jīng)過預(yù)充電的情況下的波形。如上所述，對晶體管進(jìn)行預(yù)充電將防止最大工作頻率的降低，該 降低由供電電壓的減少而引起。第三實施例現(xiàn)將參照圖9來描述根據(jù)本發(fā)明第三實施例的LVDS電路1B。參照圖9,第一模式下的LVDS電路1B中第一開關(guān)SW1到第八 開關(guān)SW8的打開和閉合狀態(tài)(導(dǎo)通和非導(dǎo)通狀態(tài))與圖3所示的第 一模式下的情況相同。因此，第二模式下的第一開關(guān)SW1到第八開 關(guān)SW8的打開和閉合狀態(tài)與第一模式下的情況是反向的。LVDS電路1B包括類似于圖3和圖4中的第一偏置電路31和笫 二偏置電路32的元件。在圖9中，通過偏置電流源51、晶體管MP11和晶體管MN11 來實現(xiàn)第一偏置電路31和第二偏置電路32。第一偏置電路31和第二偏置電路32被共同稱為偏置電路30。晶體管MP11的柵極被連接到它的漏極。晶體管MP11實質(zhì)上用 作二極管。類似地，晶體管MN11的柵極被連接到它的漏極。晶體管 MN11實質(zhì)上用作二極管。偏置電流源51具有簡單的結(jié)構(gòu)，其中，電流被提供給兩個二極 管。這將導(dǎo)致電流消耗的相對減少。在圖9的LVDS電路1B中，構(gòu)成第一偏置電路31的晶體管MP11 (二極管)和晶體管MP1或MP2形成電流鏡像電路，從而所述二極 管和晶體管之間安置有第三開關(guān)SW3或笫四開關(guān)SW4。類似地，構(gòu)成第二偏置電路32的晶體管MN11 (二極管)和晶
體管MN1或MN2形成電流鏡像電路，從而所述二極管和晶體管之間 安置有第五開關(guān)SW5或第六開關(guān)SW6。電流鏡像電路均用作穩(wěn)定電流源。因此，在使用穩(wěn)定電流源時， 圖9中的LVDS電路1B工作。如上所述，圖9中的LVDS電路1B被實現(xiàn)為具有較低電流消耗 的電路，該電路同時提供用作穩(wěn)定電流源的電流鏡像電路以及如圖3 和圖4中的LVDS電路l的相同優(yōu)點。第四實施例可將圖9中的偏置電路30應(yīng)用于圖7中的LVDS電路1A，以代 替第一偏置電路31和第二偏置電路32。因此，可實現(xiàn)提供與第二實 施例和第三實施例相同的優(yōu)點的LVDS電路。第五實施例現(xiàn)將參照圖10來描述根據(jù)本發(fā)明第五實施例的LVDS電路1C。 在圖10中的LVDS電路1C中，第一模式下的第一開關(guān)SW1到 第八開關(guān)SW8的打開和閉合狀態(tài)與圖7中的情況相同。因此，第二 模式下的開關(guān)SW1到SW8的那些狀態(tài)相對于第一模式下的情況是反 向的。LVDS電路1C不包括晶體管MPll，其在圖9中被連接到第三 開關(guān)SW3和第四開關(guān)SW4以便控制共模電壓。LVDS電路1C包括 用作比較器電路的差分運算放大器電路71以及電壓檢測電路61。差 分運算放大器電路71被連接到第三開關(guān)SW3與笫四開關(guān)SW4之間 的公共節(jié)點(第六節(jié)點N6)。電壓檢測電路61被安置在第一節(jié)點 Nl與第二節(jié)點N2之間。在LVDS電路1C中，電壓檢測電路61檢測(確定)第一節(jié)點 Nl與第二節(jié)點N2之間的電壓，即，輸出電壓Vout，并將檢測的電 壓Vout施加到差分運算放大器電路71的非反向輸入端(+ )。差分運算放大器電路71將從電壓檢測電路61提供的檢測到的電 壓Vout與施加到電路71的反向輸入端(-)的參考電壓Vref進(jìn)行 比較。差分運算放大器電路71通過第三開關(guān)SW3將與電壓Vout與 Vref之間的差成比例的偏壓施加到晶體管MP1的柵極，還通過第四 開關(guān)SW4將所述偏壓施加到晶體管MP2的柵極。LVDS電路1C可通過進(jìn)一步包括差分運算放大器電路71和電壓 檢測電路61來控制共模電壓。由于LVDS電路1C包括差分運算放大器電路71，所以有必要將 包括差分運算放大器電路71和輸出驅(qū)動器的環(huán)路的頻帶設(shè)置在由開 關(guān)操作中的轉(zhuǎn)換速率確定的頻率或該頻率之下。優(yōu)點在于，LVDS電路1C可在提供與圖3和圖4中的LVDS電 路l和圖7中的LVDS電路1A相同的優(yōu)點的同時，控制共模電壓。在LVDS電路1C中，偏置電路30A可包括偏置電流源51、 晶體管MNll、差分運算放大器電路71和電壓檢測電路61。偏置電流源51和晶體管MN11相應(yīng)于第二偏置電路32。差分運 算放大器電路71和電壓檢測電路61相應(yīng)于第一偏置電路31。第六實施例現(xiàn)將參照圖11來描述根據(jù)本發(fā)明第六實施例的LVDS電路1D。 在圖11中的LVDS電路1D中，第一模式下的第一開關(guān)SW1到 第八開關(guān)SW8的打開和閉合狀態(tài)與圖7所示的第一模式下的情況相 同。因此，第二模式下的第一開關(guān)SW1到第八開關(guān)SW8的打開和閉 合狀態(tài)相對于第一模式下的情況是反向的?？赏ㄟ^如下修改圖10中的LVDS電路1C來獲得LVDS電路1D。 (1) LVDS電路1D還包括差分運算放大器電路81。差分運算 放大器電路81的反向輸入端(—)被連接到偏置電流源51與晶體管 MN11的源極(或漏極)之間的節(jié)點(第十五節(jié)點N15)。差分運算 放大器電路81的非反向輸入端(+ )被連接到第九開關(guān)SW9與第十 開關(guān)SW10之間的節(jié)點(第十六節(jié)點N16)。差分運算放大器電路81 的輸出端被連接到晶體管MNll的柵極與節(jié)點(第十節(jié)點NIO，位于 第五開關(guān)SW5與第六開關(guān)SW6之間)之間的第十七節(jié)點N17。(2 )還將第九開關(guān)SW9安置在第一節(jié)點SW1與差分運算放大 器電路81的非反向輸入端(+ )之間。還將第十開關(guān)SW10安置在
第二節(jié)點SW2與差分運算放大器電路81的非反向輸入端(+ )之間。 (3)不同于圖10中經(jīng)由二極管連接到偏置電流源51并被包括 在第二偏置電路32中的晶體管MNll，該實施例中的晶體管MN11 的柵極通過第十七節(jié)點N17被連接到差分運算放大器電路81的輸出 端。晶體管MN11用作電流鏡像電路的一部分。為了減小LVDS電路1D的布局面積而盡可能地減少每個輸出驅(qū) 動器的大小將造成輸出驅(qū)動器從飽和區(qū)移到線性區(qū)。同時，設(shè)置的輸 出電流降低。為了解決該問題，安置差分運算放大器電路81和第九 開關(guān)SW9以及第十開關(guān)SW10,使得通過來自差分運算放大器電路 81的輸出信號來操作晶體管MNll。差分運算放大器電路81控制晶體管MN11的柵極電壓，使得被 提供參考電流的晶體管MN11的漏極電壓與輸出驅(qū)動器MN1或MN2 的漏極電壓相等。因此，晶體管MN11和晶體管MN1或MN2用作 精確的電流鏡像電路的元件。因此，即使輸出驅(qū)動器工作在它的線性 區(qū)，輸出電流也與設(shè)置的值一致。在圖11的LVDS電路1D中，類似于圖10中的LVDS電路1C， 有必要將包括差分運算放大器電路71和輸出驅(qū)動器的環(huán)路的頻帶設(shè) 置在由開關(guān)操作中的轉(zhuǎn)換速率確定的頻率或該頻率之下。此外，有必 要將包括差分運算放大器電路81和輸出驅(qū)動器的環(huán)路的頻帶設(shè)置在 由開關(guān)操作中的轉(zhuǎn)換速率確定的頻率或該頻率之下。如上所述，即使為了減小電路1D的布局面積而盡可能地減少圖 11中LVDS電路1D中的每個輸出驅(qū)動器的大小(布局區(qū)域)，并且 輸出驅(qū)動器由于所述大小的減少而從飽和區(qū)移到線性區(qū)，輸出電流也 可與設(shè)置的值匹配，從而提供期望的輸出電流。本領(lǐng)域的技術(shù)人員應(yīng)該理解可根據(jù)設(shè)計要求和其它因素來進(jìn)行 各種修改、組合、子組合和替換，只要這些處理在不脫離權(quán)利要求或 其等同物的范圍中。例如。構(gòu)成LVDS電路1到1D的晶體管的極性可顛倒。此外，上述LVDS電路可適當(dāng)?shù)亟M合使用。
權(quán)利要求
1、一種驅(qū)動電路，包括負(fù)載電路，安置在第一節(jié)點與第二節(jié)點之間；第一串聯(lián)電路，安置在用于提供第一電壓的第一供電節(jié)點與用于提供第二電壓的第二供電節(jié)點之間，第一串聯(lián)電路包括第一1類型晶體管和第一2類型晶體管，它們與其間的第一節(jié)點串聯(lián)；第二串聯(lián)電路，包括第二1類型晶體管和第二2類型晶體管，它們與其間的第二節(jié)點串聯(lián)；偏置電路，產(chǎn)生用于對第一1類型晶體管和第二1類型晶體管進(jìn)行偏置的第一偏壓并產(chǎn)生用于對第一2類型晶體管和第二2類型晶體管進(jìn)行偏置的第二偏壓；第一電壓施加裝置，用于在第一模式下，向第一1類型晶體管施加第一偏壓，向第二1類型晶體管施加第一電壓，向第二2類型晶體管施加第二偏壓，向第一2類型晶體管施加第二電壓，第一電壓施加裝置包括多個開關(guān)；以及第二電壓施加裝置，用于在第二模式下，向第二1類型晶體管施加第一偏壓，向第一1類型晶體管施加第一電壓，向第一2類型晶體管施加第二偏壓，向第二2類型晶體管施加第二電壓，第二電壓施加裝置包括多個開關(guān)。
2、 如權(quán)利要求l所述的電路，其中，第一電壓施加裝置中的開關(guān)和第二電壓施加裝置中的開關(guān)包括 第一開關(guān)和第二開關(guān)，被并聯(lián)以按照互補方式向第一l類型晶體 管和第二l類型晶體管施加第一電壓；第三開關(guān)和第四開關(guān)，被并聯(lián)以按照互補方式向第一 1類型晶體 管和笫二l類型晶體管施加第一偏壓；第五開關(guān)和第六開關(guān)，被并聯(lián)以按照互補方式向第一 2類型晶體 管和第二2類型晶體管施加第二偏壓；以及第七開關(guān)和第八開關(guān)，被并聯(lián)以按照互補方式向第一2類型晶體 管和第二 2類型晶體管施加第二電壓。
3、 如權(quán)利要求2所述的電路，其中，第一1類型晶體管和第二2類型晶體管的組合或第二1類型晶體 管和第一2類型晶體管的組合在用作用于負(fù)栽電路的電流源的組合時 與偏置電路合作。
4、 如權(quán)利要求3所述的電路，其中，偏置電路包括串聯(lián)電路，安置在第一供電節(jié)點與第二供電節(jié)點 之間，串聯(lián)電路包括第一二極管、偏置電流源和第二二極管，偏置電流源的一端被連接到第三開關(guān)與第四開關(guān)之間的節(jié)點，并且偏置電流源的另 一端被連接到第五開關(guān)與第六開關(guān)之間的節(jié)點。
5、 如權(quán)利要求3所述的電路，還包括電壓檢測電路，檢測第 一 節(jié)點與第二節(jié)點之間的電壓； 第一差分運算放大器電路，具有第一輸入端和第二輸入端，向第一輸入端提供參考電壓，向第二輸入端提供由電壓檢測電路檢測的電壓，其中，偏置電路包括串聯(lián)電路，安置在第一供電節(jié)點與第二供電節(jié)點之間，該串 聯(lián)電路包括偏置電流源和二極管，以及 第一差分運算放大器電路， 第一差分運算放大器電路的輸出端被連接到第三開關(guān)與第四開 關(guān)之間的節(jié)點，并且偏置電流源的一端被連接到第五開關(guān)與第六開關(guān)之間的節(jié)點。
6、 如權(quán)利要求3所述的電路，還包括電壓檢測電路，檢測第 一 節(jié)點與第二節(jié)點之間的電壓； 第一差分運算放大器電路，具有第一輸入端和第二輸入端，向第一輸入端提供參考電壓，向第二輸入端提供由電壓檢測電路檢測的電壓；串聯(lián)電路，安置在第一供電節(jié)點與第二供電節(jié)點之間，該串聯(lián)電 路包括偏置電流源和晶體管；第二差分運算放大器電路，具有第一輸入端和第二輸入端，第一 輸入端被連接到偏置電流源與晶體管之間的節(jié)點；并聯(lián)的第九開關(guān)和第十開關(guān)，按照互補方式開啟和關(guān)閉第九開關(guān) 和第十開關(guān)，第九開關(guān)安置在電壓檢測電路的一端與笫二差分運算放 大器電路的第二輸入端之間，笫十開關(guān)安置在電壓檢測電路的另一端 與笫二差分運算放大器電路的第二輸入端之間，其中， 偏置電路包括串聯(lián)電路，包括偏置電流源和晶體管； 第一差分運算放大器電路， 第九開關(guān)， 第十開關(guān)，和 第二差分運算放大器電路， 第一差分運算放大器電路的輸出端被連接到第三開關(guān)與第四開 關(guān)之間的節(jié)點，并且第二差分運算放大器電路的輸出端被連接到第五開關(guān)與第六開 關(guān)之間的節(jié)點，并且被連接到晶體管的控制端。
7、 如權(quán)利要求1到5中的任何一個所述的電路，還包括 預(yù)充電偏置電路，產(chǎn)生接近第一 1類型晶體管和第二 1類型晶體管的閾值電壓的第一預(yù)充電偏壓，以及接近第一2類型晶體管和第二 2類型晶體管的閾值電壓的第二預(yù)充電偏壓，其中，在第一模式下，第一電壓施加裝置向第一 1類型晶體管施加第一 偏壓，向第二2類型晶體管施加第二偏壓，向第二l類型晶體管施加 第一預(yù)充電偏壓，向第一2類型晶體管施加第二預(yù)充電偏壓，并且在第二模式下，第二電壓施加裝置向第二l類型晶體管施加第一偏壓，向第一2類型晶體管施加第二偏壓，向第一l類型晶體管施加 第一預(yù)充電偏壓，向第二2類型晶體管施加第二預(yù)充電偏壓。
8、 一種驅(qū)動電路，包括負(fù)載電路，安置在笫一節(jié)點與第二節(jié)點之間；第一串聯(lián)電路，安置在用于提供第一電壓的第一供電節(jié)點與用于 提供第二電壓的第二供電節(jié)點之間，該第一串聯(lián)電路包括第一 1類型晶體管和第一2類型晶體管，它們與其間的笫一節(jié)點串聯(lián)；第二串聯(lián)電路，包括第二1類型晶體管和第二2類型晶體管，它們與其間的第二節(jié)點串聯(lián)；偏置電路，產(chǎn)生用于對第一1類型晶體管和第二1類型晶體管進(jìn)行偏置的第一偏壓并產(chǎn)生用于對第一 2類型晶體管和第二 2類型晶體 管進(jìn)行偏置的第二偏壓；第一電壓施加單元，用于在第一模式下，向第一l類型晶體管施 加第一偏壓，向第二l類型晶體管施加第一電壓，向第二2類型晶體 管施加第二偏壓，以及向第一2類型晶體管施加第二電壓，第一電壓 施加單元包括多個開關(guān)；以及第二電壓施加單元，用于在第二模式下，向第二l類型晶體管施 加第一偏壓，向第一l類型晶體管施加第一電壓，向第一2類型晶體 管施加第二偏壓，向第二2類型晶體管施加第二電壓，第二電壓施加 單元包括多個開關(guān)。
全文摘要
一種驅(qū)動電路包括負(fù)載電路、第一串聯(lián)電路和第二串聯(lián)電路、偏置電路以及第一電壓提供單元和第二電壓提供單元。負(fù)載電路安置在第一節(jié)點與第二節(jié)點之間。第一串聯(lián)電路安置在用于提供第一電壓的第一供電節(jié)點與用于提供第二電壓的第二供電節(jié)點之間。第一串聯(lián)電路包括第一1類型晶體管和第一2類型晶體管，它們與其間的第一節(jié)點串聯(lián)。第二串聯(lián)電路，包括第二1類型晶體管和第二2類型晶體管，它們與其間的第二節(jié)點串聯(lián)。偏置電路，產(chǎn)生用于對第一1類型晶體管和第二1類型晶體管進(jìn)行偏置的第一偏壓并產(chǎn)生用于對第一2類型晶體管和第二2類型晶體管進(jìn)行偏置的第二偏壓。第一電壓提供單元和第二電壓提供單元均包括多個開關(guān)。
文檔編號H03F3/45GK101132174SQ20071014690
公開日2008年2月27日 申請日期2007年8月24日 優(yōu)先權(quán)日2006年8月24日
發(fā)明者鈴木登志生 申請人:索尼株式會社