專利名稱：驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采用晶體管的驅(qū)動電路，更具體地說，涉及一種能以高速度進(jìn)行大幅度輸出的驅(qū)動電路。
背景技術(shù)：
作為用于光調(diào)制器激勵器、激光驅(qū)動器和大幅度邏輯接口的半導(dǎo)體集成電路，希望能實(shí)現(xiàn)直流高速運(yùn)行和大幅度驅(qū)動的寬帶、高輸出放大器。此外，作為用于無線系統(tǒng)的功率放大器，也希望能實(shí)現(xiàn)高頻運(yùn)行和大幅度驅(qū)動的高速、高輸出放大器。本發(fā)明涉及實(shí)現(xiàn)這種放大器的電路配置。
圖15表示采用具有源極接地電路的場效應(yīng)晶體管(以下將稱其為FET)的常規(guī)驅(qū)動電路輸出級的配置。附圖標(biāo)記GND表示地；Vdd表示正電源電壓；Vin表示輸入信號電壓；Vout表示輸出信號電壓；T1表示場效應(yīng)晶體管；R1表示電阻器。
附圖標(biāo)記Vds表示該場效應(yīng)晶體管的漏極到源極的電壓；Vdsmax和Vdsmin表示Vds的最大和最小設(shè)計(jì)值。設(shè)Vdsbd是場效應(yīng)晶體管的漏極到源極的正向擊穿電壓，那么Vdsmax＜Vdsbd一定成立。設(shè)Vgd是柵極到漏極的電壓、Vgdmax和Vgdmin是Vgd的最大和最小設(shè)計(jì)值、而Vgdbd是場效應(yīng)晶體管的柵極到漏極的反向擊穿電壓，那么Vgdmin＞Vgdbd一定成立。
在現(xiàn)有技術(shù)中，選取一個(gè)FET的Vds中的變化的Vdsmax-Vdsmin作為源極接地電路中的驅(qū)動電路的輸出級的輸出幅度。也就是說，不能輸出具有比Vdsmax-Vdsmin幅度大的Vout。這也應(yīng)用到采用雙極晶體管的發(fā)射極接地電路中。
根據(jù)日本已公開專利No.3-73917(見附圖15)，適當(dāng)?shù)卦O(shè)置電源偏壓。當(dāng)將柵極-源極電壓Vgs設(shè)置為兩個(gè)串聯(lián)連接的場效應(yīng)晶體管輸出級的高電平Vgsmax時(shí)，可以將漏極-源極電壓Vds設(shè)置為低電平Vdsmin。當(dāng)Vgs被設(shè)置為低電平Vgsmin時(shí)，可以將Vds設(shè)置為高電平Vdmax。當(dāng)輸入信號速度十分低時(shí)，可以由兩個(gè)晶體管平均分配應(yīng)用到兩個(gè)串聯(lián)晶體管的總電壓，并且能輸出信號的幅度是由一個(gè)晶體管輸出的幅度的兩倍。
圖16表示在日本已公開專利No.3-73917中披露的驅(qū)動電路的輸出級的配置。在該配置中，晶體管T1和T2在電源電壓Vdd和地GND之間串聯(lián)連接。將輸入信號電壓Vin同時(shí)應(yīng)用到晶體管(FET)T1和T2的柵電極。
在日本已公開專利No.3-73917披露的技術(shù)中，兩個(gè)FET的柵電極的驅(qū)動時(shí)間彼此基本一致。如果輸入高速信號，就會破壞兩個(gè)FET之間的電壓平衡，并且電壓容易超過晶體管的擊穿電壓。(因?yàn)樵撾妷喝菀壮^擊穿電壓)。
設(shè)τ是由一個(gè)晶體管形成的倒相器的延遲時(shí)間，倒相器獨(dú)有的上升和下降時(shí)間由2τ表示。設(shè)輸入與上升/下降時(shí)間2τ相應(yīng)的高速信號，當(dāng)兩個(gè)串聯(lián)連接的晶體管T1和T2從OFF變?yōu)镺N時(shí)，下面的晶體管T1的柵極電壓Vg1從低電平(Vg1off)變?yōu)楦唠娖?Vg1on)(圖17A)。在晶體管T1的延遲時(shí)間τ后，晶體管T1的Vds從Vdsmax變?yōu)閂dsmin(圖17B)。
這意味著上面的晶體管T2的柵極電壓Vg2(圖17C)從高電平變?yōu)榈碗娖胶螅礃O電位Vs2(圖17B)在時(shí)間τ從高電平Vs2max＝Vdsmax變?yōu)榈碗娖絍s2min＝Vdsmin。
如圖17D所示，由于從Vg2到Vs2的延遲，在晶體管T2的柵極-源極電壓Vgs2中出現(xiàn)大的負(fù)極性下沖(undershoot)。當(dāng)晶體管T2的柵極-源極電壓從OFF變?yōu)镺N時(shí)，晶體管T1的時(shí)間延遲大約為2τ。
因此，在從OFF變?yōu)镺N中，很大程度上破壞了晶體管T1和T2之間的柵極-源極電壓的電壓分配平衡。如圖17E和17F所示，在晶體管T2的漏極-源極電壓Vds2和柵極-漏極電壓Vgd2中出現(xiàn)大的下沖。電壓容易超過擊穿電壓。
注意，下沖意思是在與變化開始時(shí)的變化相反的方向出現(xiàn)的尖峰。過沖(overshoot)意思是在與變化結(jié)束時(shí)的變化相同的方向出現(xiàn)的尖峰。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種驅(qū)動電路，其在串聯(lián)連接的三端子有源元件的使用中能響應(yīng)輸入信號以高速度進(jìn)行工作。
為了達(dá)到上述目的，根據(jù)本發(fā)明，提供一種驅(qū)動電路，包括第一和第二串聯(lián)連接的三端子有源元件，所述第一和第二三端子有源元件的每一個(gè)具有放大功能和第一、第二和第三電極，每一個(gè)三端子有源元件的第二和第三電極在第一和第二電位之間串聯(lián)連接；以及，接收相同輸入信號的第一和第二延遲裝置，其中，將所述第一和第二延遲裝置的輸出連接到所述第一和第二三端子有源元件的第一電極，所述第二延遲裝置的延遲量大于所述第一延遲裝置的延遲量，而所述第一延遲裝置的延遲量是包括零的有限值。
根據(jù)本發(fā)明，將所述第一延遲裝置的輸出連接到所述第一三端子有源元件的第一電極。將所述第二延遲裝置的輸出連接到所述第二三端子有源元件的第一電極。將所述第二延遲裝置的延遲量設(shè)置為大于所述第一延遲裝置的延遲量，并將所述第一延遲裝置的延遲量設(shè)置為包括零的有限值。根據(jù)第一三端子有源元件的第一電極的驅(qū)動定時(shí)來延遲第二三端子有源元件的第一電極的驅(qū)動定時(shí)。當(dāng)輸入高速信號時(shí)，幾乎不破壞兩個(gè)三端子有源元件之間的電壓平衡。從而減少了第二三端子有源元件的第二和第三電極之間的電壓中的下沖，和第三和第二電極之間的電壓中的下沖。電壓幾乎不超過擊穿電壓。


圖1是表示根據(jù)本發(fā)明實(shí)施例的驅(qū)動電路的主要部件的電路圖；圖2A到2C是表示驅(qū)動電路中的各個(gè)部分的波形的波形圖。
圖3A到3F是表示驅(qū)動電路中高速運(yùn)行的波形圖；圖4是表示三個(gè)晶體管串聯(lián)連接的驅(qū)動電路的主要部件的電路圖；圖5是表示圖1的驅(qū)動電路中的延遲裝置的具體配置例子的電路圖；圖6是表示圖4的驅(qū)動電路中的延遲裝置的具體配置例子的電路圖；圖7是表示圖1的驅(qū)動電路的改進(jìn)的電路圖；
圖8是表示電流開關(guān)驅(qū)動電路的第一配置例子的電路圖；圖9是表示電流開關(guān)驅(qū)動電路的第二配置例子的電路圖；圖10是表示應(yīng)用了電平移動二極管(level shift diode)的第一配置例子的電路圖；圖11是表示應(yīng)用了電平移動二極管的一個(gè)配置例子的電路圖；圖12是表示應(yīng)用了電平移動二極管的第二配置例子的電路圖；圖13是表示應(yīng)用了電平移動二極管的第三配置例子的電路圖；圖14是是表示應(yīng)用了電平移動二極管的另一配置例子的電路圖；圖15是表示常規(guī)驅(qū)動電路的主要部件的電路圖；圖16是表示日本已公開專利No.3-73917中披露的驅(qū)動電路的主要部件的電路圖；圖17A到17F是表示日本已公開專利No.3-73917中披露的驅(qū)動電路中高速運(yùn)行的波形圖。
具體實(shí)施例方式
圖1是表示根據(jù)本發(fā)明實(shí)施例的驅(qū)動電路的主要部件。圖1所示的電路是兩個(gè)FET串聯(lián)連接的輸出級的配置例子。附圖標(biāo)記T1和T2表示晶體管(FET)；DL1和DL2表示延遲裝置；R1表示電阻器；GND表示地；Vdd表示正電源電壓；Vg1和Vg2表示晶體管T1和T2對地的柵極電壓；Vgs1和Vgs2表示晶體管T1和T2到源極的柵極電壓；Vgd1和Vgd2表示晶體管T1和T2到漏極的柵極電壓；Vds1和Vds2表示晶體管T1和T2到源極的漏極電壓；Vout表示輸出信號電壓；Vin表示輸入信號電壓。
延遲裝置DL1和DL2接收相同的輸入信號電壓Vin，并且將其輸出端分別連接到晶體管T1和T2的柵極。將延遲裝置DL2的延遲量設(shè)置為比延遲裝置DL1的延遲量大，并且延遲裝置DL1的延遲量是包括零的有限值(延遲量≥0)。
附圖標(biāo)記V1s表示在Vout的輸出邏輯幅度；Vds1max和Vds2max表示與晶體管T1和T2的OFF狀態(tài)相應(yīng)的Vds的最大設(shè)計(jì)值；Vds1min和Vds2min表示與晶體管T1和T2的ON狀態(tài)相應(yīng)的Vds的最小設(shè)計(jì)值；Vgs1max和Vgs2max表示與晶體管T1和T2的ON狀態(tài)相應(yīng)的Vgs的最大設(shè)計(jì)值；Vgs1min和Vgs2min表示與晶體管T1和T2的OFF狀態(tài)相應(yīng)的Vgs的最小設(shè)計(jì)值；Vgd1max和Vgd2max表示與晶體管T1和T2的ON狀態(tài)相應(yīng)的Vgd的最大設(shè)計(jì)值；Vgd1min和Vgd2min表示與晶體管T1和T2的OFF狀態(tài)相應(yīng)的Vgd的最小設(shè)計(jì)值；Vg1on和Vg2on表示晶體管T1和T2導(dǎo)通所需的柵極電壓Vg的下限值；Vg1off和Vg2off表示晶體管T1和T2截止所需的柵極電壓Vg的上限值；Vouton表示與晶體管T1和T2同時(shí)為ON狀態(tài)相應(yīng)的Vout值；Voutoff表示與晶體管T1和T2同時(shí)為OFF狀態(tài)相應(yīng)的Vout值。
設(shè)Vdsbd是FET的漏極到源極的正向擊穿電壓，Vgdbd是柵極到漏極的反向擊穿電壓，并且Vgd1min和Vgd2min是晶體管T1和T2的柵極到漏極的最小電壓值(負(fù)值)那么Vds1max＜VdsbdVds2max＜VdsbdVgd1min＝Vgs1min-Vds1max＞VgdbdVgd2min＝Vgs2min-Vds2max＞Vgdbd一定成立。
將具有相同電壓的控制信號輸入到具有如圖2A所示的波形的Vgs1和Vgs2，以便同時(shí)使晶體管T1和T2導(dǎo)通或者截止。這時(shí)，如圖2B所示(相位在圖2A和2B之間相反)，晶體管T1和T2的電壓Vds以Vds1max和Vds2max作為上限，以Vds1min和Vds2min作為下限來響應(yīng)。如圖2c所示，由于Vds1和Vds2彼此同步變化，Voutoff＝Vds1max+Vds2maxVouton＝Vds1min+Vds2min從第二晶體管T2的漏極端選取的輸出信號電壓的幅度ΔVout以ΔVds1＝Vds1max-Vds1minΔVds2＝Vds2max-Vds2min來定義，幅度ΔVout由ΔVout＝ΔVds1+ΔVds2來表示。
在該電路配置中，適當(dāng)?shù)卦O(shè)置電源偏壓。當(dāng)將柵極-源極電壓Vgs設(shè)置為兩個(gè)串聯(lián)連接的晶體管T1和T2的輸出級的高電平Vgsmax時(shí)，能將漏極-源極電壓Vds設(shè)置為低電平Vdsmin。當(dāng)將Vgs設(shè)置為低電平Vgsmin時(shí)，能將Vds設(shè)置為高電平Vdsmax。這與在日本已公開專利No.3-73917中披露的技術(shù)相似。
與在日本已公開專利No.3-73917中披露的技術(shù)相似，當(dāng)輸入信號速度十分低時(shí)，能由兩個(gè)晶體管來平均分配應(yīng)用到兩個(gè)串聯(lián)晶體管的總電壓，并且能輸出幅度是一個(gè)晶體管輸出的幅度的兩倍的信號。然而，在實(shí)施例中，與在日本已公開專利No.3-73917中披露的技術(shù)不同，將用于上面的晶體管T2的柵電極的驅(qū)動定時(shí)延遲。即使輸入高速信號，幾乎不破壞晶體管T1和T2之間的電壓平衡，并且晶體管幾乎不超過它們的擊穿電壓。(因?yàn)榫w管幾乎不超過擊穿電壓)設(shè)τ是由一個(gè)晶體管形成的倒相器的延遲時(shí)間，倒相器獨(dú)有的上升和下降時(shí)間由2τ表示。設(shè)將與上升/下降時(shí)間2τ相應(yīng)的高速信號輸入到通過合適的延遲裝置DL1和DL2相對晶體管T1具有延遲τ的晶體管T2的柵極。
當(dāng)兩個(gè)串聯(lián)連接的晶體管T1和T2從OFF變?yōu)镺N時(shí)，下面的晶體管T1的柵極電壓Vg1從低電平(Vg1off)變?yōu)楦唠娖?Vg1on)(圖3A)，在晶體管T1的開關(guān)時(shí)間τ后，晶體管T1的Vds從Vdsmax變?yōu)閂dsmin(圖3B)。
上面的晶體管T2的柵極電壓Vg2(圖3C)從高電平變?yōu)榈碗娖降臅r(shí)間相對于信號輸入到晶體管T1的時(shí)間具有延遲τ。變化時(shí)間與晶體管T2的源極電位Vs2(圖3B)從高電平Vs2max＝Vdsmax變?yōu)榈碗娖絍s2min＝Vdsmin的時(shí)間一致。
如圖3D所示，因?yàn)閂s2和Vg2的變化時(shí)間彼此一致，因此在晶體管T2的柵極-源極電壓Vgs2中沒出現(xiàn)下沖。晶體管T2的柵極-源極電壓從OFF變?yōu)镺N的時(shí)間延遲是τ，幾乎是日本已公開專利No.3-73917的時(shí)間的一半。
因此，在從OFF變?yōu)镺N中，來自晶體管T1和T2之間的柵極-源極電壓的電壓分配平衡的偏差幾乎是一半。如圖3E和3F所示，在晶體管T2的漏極-源極電壓Vds2和柵極-漏極電壓Vgd2中幾乎不出現(xiàn)下沖，并且電壓幾乎不超過擊穿電壓。
在上述描述中，兩個(gè)FETs是串聯(lián)連接的(n＝2，n表示級數(shù))。可以將這種配置擴(kuò)展到多個(gè)FET的串聯(lián)連接。圖4表示三個(gè)FET的串聯(lián)連接(n＝3)。在圖4中，晶體管T3相對于源極的柵極電壓Vgs3具有與圖1所示的晶體管之間的電壓相同的電壓關(guān)系。將作為來自晶體管T3的漏極和負(fù)載電阻R1之間的節(jié)點(diǎn)的最終輸出電壓而獲得的電壓表示為晶體管T1、T2和T3的源極-漏極電壓的和ΔVout＝ΔVds1+ΔVds2+ΔVds3圖5表示圖1所示的驅(qū)動電路的改進(jìn)。在該例子中，在沒有延遲裝置DL1作媒介的情況下，直接將輸入信號電壓Vin應(yīng)用到晶體管T21的柵電極。這種情況下，盡管沒有說明延遲裝置DL1的結(jié)構(gòu)，但是延遲裝置DL1的延遲量是零。在該例子中，將倒相器INV用作延遲裝置DL2。
圖5表示作為延遲裝置的詳細(xì)配置的驅(qū)動電路的配置例子。圖5表示具有將兩個(gè)FET用作串聯(lián)連接的晶體管的輸出級的驅(qū)動電路。
附圖標(biāo)記T11、T21和T22表示FET；R1和R2表示負(fù)載電阻器；GND表示地Vdd1和Vdd2表示正電源電壓；Vg11、Vg21和Vg22表示T11、T21和T22對地的柵極電壓；以及Vout1和Vout2表示驅(qū)動級和隨后的輸出級的輸出信號電壓。
在該電路中，附圖標(biāo)記V1s1和V1s2表示在Vout1和Vout2的輸出邏輯幅度；Vds11max、Vds21max和Vds22max表示與晶體管T11、T21和T22的OFF狀態(tài)相應(yīng)的Vds的最大設(shè)計(jì)值；Vds11min、Vds21min和Vds22min表示與晶體管T11、T21和T22的ON狀態(tài)相應(yīng)的Vds的最小設(shè)計(jì)值；Vgs11max、Vgs21max和Vgs22max表示與晶體管T11、T21和T22的ON狀態(tài)相應(yīng)的Vgs的最大設(shè)計(jì)值；Vgs11min、Vgs21min和Vgs22min表示與晶體管T11、T21和T22的OFF狀態(tài)相應(yīng)的Vgs的最小設(shè)計(jì)值。
附圖標(biāo)記Vg11on和Vg21on表示晶體管T11、T21和T22同時(shí)導(dǎo)通所需的對地的柵極電壓的上限，而Vg22on表示晶體管T11、T21和T22同時(shí)導(dǎo)通所需的對地的柵極電壓的下限Vg11off和Vg21off表示晶體管T11、T21和T22同時(shí)截止所需的對地的柵極電壓的下限，而Vg22off表示晶體管T11、T21和T22同時(shí)截止所需的對地的柵極電壓的上限；Vout1on和Vout2on表示與晶體管T11、T21和T22同時(shí)為ON狀態(tài)相應(yīng)的Vout1和Vout2值；Vout1off和Vout2off表示與晶體管T11、T21和T22同時(shí)為OFF狀態(tài)相應(yīng)的Vout1和Vout2值。
這種情況下，Vg11on＞Vg11off、Vg21on＞Vg21off和Vg22on＜Vg22off成立。由于將T22的源極連接到T21的漏極，所以Vg22on＜Vg22off成立，并且當(dāng)在與T21相同的時(shí)間T22導(dǎo)通時(shí)，T22的源極電位很大程度上變?yōu)樨?fù)值。
設(shè)Vdsbd是FET的漏極到源極的正向擊穿電壓，Vgdbd是柵極到漏極的反向擊穿電壓，并且Vgd11min、Vgd21min和Vgd22min是晶體管T11、T21和T22的柵極到漏極的最小電壓值(負(fù)值)那么Vds11max＜Vdsbd …(1-1)Vds21max＜Vdsbd …(1-2)Vds22max＜Vdsbd …(1-3)Vgd11min＝Vgs11min-Vds11max＞Vgdbd…(1-4)Vgd21min＝Vgs21min-Vds21max＞Vgdbd…(1-5)Vgd22min＝Vgs22min-Vds22max＞Vgdbd…(1-6)一定成立。
在該電路中，T11、T21和T22同時(shí)導(dǎo)通或者截止。通過對T11、T21和T22同時(shí)導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd2-V1s2-Vds22min-Vds21min＝0…(1-7)Vdd2-Vds22max-Vds21max＝0 …(1-8)通過解方程(1-7)和(1-8)，下面的方程一定成立Vdd2＝Vds21max-Vds22max …(1-9)V1s2＝(Vds21max-Vds21min)+(Vds22max-Vds22min) …(1-10)下面的方程也成立Vg21on＝Vgs21max …(1-11)Vg21off＝Vgs21min …(1-12)Vg22on＝Vds21min+Vgs22max …(1-13)Vg22off＝Vds21max+Vgs22min…(1-14)
Vout2on＝Vdd2-V1s2 …(1-15)Vout2off＝Vdd2 …(1-16)根據(jù)方程(1-9)至(1-16)，如果給出Vds21max、Vds21min、Vds22max、Vds22min、Vgs21max、Vgs21min、Vgs22max和Vgs22min，就能得到Vdd2、V1s2、Vg21on、Vg21off、Vg22on、Vg22off、Vout2on和Vout2off。這時(shí)，根據(jù)方程(1-10)，在具有上述配置的驅(qū)動電路的輸出級上的輸出邏輯幅度V1s2是能由T21和T22單獨(dú)輸出的幅度Vds21max-Vds21min和Vds22max-Vds22min的和，因而大于每個(gè)晶體管的幅度。
通過對在驅(qū)動級上T11導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd1-V1s1-Vds11min＝0 …(1-17)Vdd1-Vds11max＝0…(1-18)通過解方程(1-17)和(1-18)，下面的方程一定成立Vdd1＝Vds11max …(1-19)V1s1＝Vds11max-Vds11min …(1-20)下面的方程也成立Vg11on＝Vgs11max…(1-21)Vg11off＝Vgs11min …(1-22)Vout1on＝Vdd1-V1s1 …(1-23)Vout1off＝Vdd1 …(1-24)根據(jù)方程(1-19)至(1-24)，當(dāng)給出Vds11max、Vds11min、Vgs11max、Vgs11min，就能得到Vdd1、V1s1、Vg11on、Vg11off、Vout1on和Vout1off。
考慮驅(qū)動和輸出級的連接條件。為了設(shè)計(jì)一用于輸入信號的系統(tǒng)，在驅(qū)動級上的T11的輸入電壓和在輸出級上的T21的輸入電壓一定是共用的，該條件由下式給出Vg11on＝Vg21on …(1-25)Vg11off＝Vg21off…(1-26)下式給出了由通過驅(qū)動級在輸出級上使T22導(dǎo)通或者截止的條件Vout1on＝Vg22on …(1-27)Vout1off≤Vg22off …(1-28)
具體設(shè)計(jì)例子如下。
Vds11max＝2.1V，Vds11min＝0.2VVds21max＝2.6V，Vds21min＝0.2VVds22max＝2.6V，Vds22min＝0.2VVgs11max＝0V，Vgs11min＝-0.5VVgs21max＝0V，Vgs21min＝-0.5VVgs22max＝0V，Vgs22min＝-0.5V在這種情況下，Vdd1＝2.1V，Vdd2＝5.2VV1s1＝1.9V，V1s2＝4.8VVg11on＝0V，Vg11off＝-0.5VVg21on＝0V，Vg21off＝-0.5VVg22on＝0.2V，Vg22off＝2.1VVout1on＝0.2V，Vout1off＝2.1VVout2on＝0.4V，Vout2off＝5.2V結(jié)果，V1s1＝4.8V＞Vds21max-Vds21min＝Vds22max-Vds22min＝2.4V可以實(shí)現(xiàn)用于在一個(gè)FET中的實(shí)際輸出幅度比Vdsmax-Vdsmin大的設(shè)計(jì)。
圖6表示對于n＝3上述配置的擴(kuò)展。由于輸出級是由串聯(lián)連接的三個(gè)FET形成的，驅(qū)動級具有第一和第二驅(qū)動級的雙重結(jié)構(gòu)，以便獲得FET的源極-柵極電壓之間的上述關(guān)系。對于n個(gè)FET的串聯(lián)連接，驅(qū)動級是由n-1級構(gòu)成的。這種情況下，圖6所示的各個(gè)部分具有由圖5的數(shù)字標(biāo)記和用于增加的級數(shù)的擴(kuò)充的下標(biāo)來表示的以下電壓關(guān)系Vds11max＜VdsbdVds21max＜VdsbdVds22max＜VdsbdVds31max＜VdsbdVds32max＜Vdsbd
Vds33max＜VdsbdVgd11min＝Vgs11min-Vds11max＞VgdbdVgd21min＝Vgs21min-Vds21max＞VgdbdVgd22min＝Vgs22min-Vds22max＞VgdbdVgd31min＝Vgs31min-Vds31max＞VgdbdVgd32min＝Vgs32min-Vds32max＞VgdbdVgd33min＝Vgs33min-Vds33max＞Vgdbd在該電路中，T11、T21、T22、T31、T32和T33同時(shí)導(dǎo)通或者截止。
對在第三驅(qū)動級即輸出級上T31、T32和TT33同時(shí)導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd3-Vds31min-Vds32min-Vds33min-V1s3＝0Vdd3-Vds31max-Vds32max-Vds33max＝0解上述方程為Vdd3＝Vds31max+Vds32max+Vds33maxV1s3＝(Vds31max-Vds31min)+(Vds32max-Vds32min)+(Vds33max-Vds33min)下述方程也成立Vg31on＝Vgs31maxVg31off＝Vgs31minVg32on＝Vds31min+Vgs32maxVg32off＝Vds31max+Vgs32minVg33on＝Vds31min+Vds32min+Vgs33maxVg33off＝Vds31max+Vds32max+Vgs33minVout3on＝Vdd3-V1s3Vout3off＝Vdd3對在第二驅(qū)動級上T21和T22同時(shí)導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd2-Vds21min-Vds22min-V1s2＝0Vdd2-Vds21max-Vds22max＝0
解這些方程為Vdd2＝Vds21max+Vds22maxV1s2＝(Vds21max-Vds21min)+(Vds22max-Vds22min)下述方程也成立Vg21on＝Vgs21maxVg21off＝Vgs21minVg22on＝Vgs21min+Vgs22maxVg22off＝Vds21max+Vgs22minVout2on＝Vdd2-V1s2Vout2off＝Vdd2對在第一驅(qū)動級上T11導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下述方程成立Vdd1-Vds11min-V1s1＝0Vdd1-Vds11max＝0解這些方程為Vdd1＝Vds11maxV1 s1＝Vds11max-Vds11min下述方程也成立Vg11on＝Vgs11maxVg11off＝Vgs11minVout1on＝Vdd1-V1s1Vout1off＝Vdd1第一到第三驅(qū)動級的連接條件由下列方程給出Vg11on＝Vg21on＝Vg31onVg11off＝Vg21off＝Vg31offVg22on＝Vg32onVg22off＝Vg32off下列方程給出了通過第i個(gè)(i＝1，2)驅(qū)動級在第j個(gè)(j＝i+1，…，3)輸出級上使第Tj，i+1導(dǎo)通或者截止要滿足的條件Vout1on＝Vg22on
Vout1on＝Vg32onVout2on＝Vg33onVout1off≤Vg22offVout1off≤Vg32offVout2off≤Vg33off這樣，可以選取在輸出級上等于或大于晶體管的最大額定輸出的輸出。
上述實(shí)施例已經(jīng)描述了對于n＝3的三個(gè)晶體管的配置，并且該配置可以如下進(jìn)一步擴(kuò)展。即，輸出級是由n(n＝3，4，…)個(gè)晶體管構(gòu)成。這些晶體管串聯(lián)連接，以便將在輸出級上的第一晶體管(即最下面的)的源電極連接到第一固定電位、將在輸出級上的第一晶體管的漏電極連接到輸出級上的第二晶體管(第二下面的)的源電極、和在輸出級上的第i個(gè)(i＝2，…，n-1)晶體管的漏電極連接到輸出級上的第i+1個(gè)晶體管的源電極。將輸出級上的一個(gè)負(fù)載電阻的一個(gè)端子連接到輸出級上第n個(gè)晶體管的漏電極，并將輸出級上的負(fù)載電阻的其它端子連接到第二電位。
在具有該配置的輸出級電路中，同步控制晶體管的柵電極電壓，以便對于多個(gè)晶體管的第j(j＝1，2，…n)個(gè)晶體管到源電極的柵電極電位恒為常數(shù)。到第j個(gè)晶體管的源極的柵極電壓值同步變化。因此，作為晶體管的源極和漏極電極之間的電壓和，可以得到從輸出級上的第n個(gè)晶體管的漏電極選取的輸出電壓。
驅(qū)動輸出級的第一驅(qū)動級由串聯(lián)連接的(n-1)個(gè)晶體管構(gòu)成。從在第i個(gè)晶體管的柵電極的節(jié)點(diǎn)和第(n-1)個(gè)晶體管的漏電極和第一負(fù)載電阻器之間的節(jié)點(diǎn)選取來自驅(qū)動電路的輸出。將輸出級上的晶體管的源極和柵電極之間的電位設(shè)置為等于各晶體管之間的電位。將從驅(qū)動級的輸出提供到輸出級上的晶體管的柵電極。將第一驅(qū)動級上的第一即最下面的晶體管的源電極連接到第三固定電位。將第一負(fù)載電阻器的其它端子連接到第四固定電位。
從由串聯(lián)連接的(n-2)個(gè)晶體管構(gòu)成的第二驅(qū)動級上的第k個(gè)(k＝1，2，…(n-2))晶體管的柵電極的節(jié)點(diǎn)和從第(n-2)個(gè)晶體管的漏電極和第二負(fù)載電阻器之間的節(jié)點(diǎn)選取形成第一驅(qū)動級的晶體管的控制信號。將選取的控制信號提供到第一驅(qū)動級上的晶體管的柵電極，并重復(fù)該操作。由一個(gè)晶體管形成第(n-1)個(gè)驅(qū)動級，以便將輸入信號提供給晶體管的柵電極，將源電極連接到第(2n-1)個(gè)固定電位，并將柵電極連接到第2n個(gè)固定電位。如圖6所示，第(2j-1)個(gè)固定電位可以相同或不同。
圖7表示對圖1的驅(qū)動電路的改進(jìn)。在該例子中，在沒有延遲裝置DL1作媒介的情況下將輸入信號電壓Vin應(yīng)用到晶體管T31的柵電極。這種情況下，盡管沒有說明延遲裝置DL1，但是延遲裝置DL1的延遲量是零。在該例子中，將倒相器INV用作延遲裝置DL2。
作為倒相器INV，將電阻器R1和晶體管T11的串聯(lián)電路設(shè)置在第一級，并將晶體管T21和晶體管T22的串聯(lián)電路設(shè)置在第二級。將電阻器R1和晶體管T11的串聯(lián)電路連接在電源電壓Vdd1和GND之間。將晶體管T21和T22的串聯(lián)電路連接在電源電壓Vdd2和GND之間。將輸入信號電壓Vin應(yīng)用到晶體管T11的柵電極。把在電阻器R1和晶體管T11之間的節(jié)點(diǎn)產(chǎn)生的電位應(yīng)用到晶體管T22的柵電極。將固定電位Vcs應(yīng)用到晶體管T21的柵電極。
在該例子中，將源極跟隨器電路加到由一個(gè)FET組成的倒相器的輸出，并且整個(gè)電路也起倒相器的作用。整個(gè)倒相器的延遲增加，從而進(jìn)一步減少圖1的具體例子所描述的圖5的例子中保持的漏極-源極電壓Vds和柵極-漏極電壓Vgd中的下沖。因此，能防止Vds和Vgd超出其擊穿電壓。
圖8表示在電流開關(guān)電路配置的基礎(chǔ)上用于差分對的每個(gè)電路的、具有由串聯(lián)連接的兩個(gè)FET構(gòu)成的輸出級的驅(qū)動電路的例子。附圖標(biāo)記T11、T11′、T21、T21′、T22、T22′、Tcs1和Tcs2表示FET；R1、R1′、R2和R2′表示電阻器；Vss、Vdd1和Vdd2表示正電源電壓；Vg11、Vg11′、Vg21、Vg21′、Vg22和Vg22′表示T11、T11′、T21、T21′、T22、T22′對地的柵極電壓Vdsc1和Vdsc2表示Tcs1和Tcs2的漏極-源極電壓；以及Vout1、Vout1′、Vout2和Vout2′表示驅(qū)動級和隨后的輸出級的輸出信號電壓。
下面將只描述差分對的一個(gè)電路。其它電路相反地導(dǎo)通和截止。附圖標(biāo)記V1s1和V1s2表示在Vout1和Vout2的輸出邏輯幅度；Vds11max、Vds21max和Vds22max表示與晶體管T11、T21和T22的OFF狀態(tài)相應(yīng)的Vds的最大設(shè)計(jì)值；Vds11min、Vds21min和Vds22min表示與晶體管T11、T21和T22的ON狀態(tài)相應(yīng)的Vds的最小設(shè)計(jì)值；Vgs11max、Vgs21max和Vgs22max表示與晶體管T11、T21和T22的ON狀態(tài)相應(yīng)的Vgs的最大設(shè)計(jì)值；Vgs11min、Vgs21min和Vgs22min表示與晶體管T11、T21和T22的OFF狀態(tài)相應(yīng)的Vgs的最小設(shè)計(jì)值。
附圖標(biāo)記Vg11on和Vg21on表示晶體管T11、T21和T22同時(shí)導(dǎo)通所需的對地的柵極電壓的上限，而Vg22on表示晶體管T11、T21和T22同時(shí)導(dǎo)通所需的對地的柵極電壓的下限；Vg11off和Vg21off表示晶體管T11、T21和T22同時(shí)截止所需的對地的柵極電壓的下限，而Vg22off表示晶體管T11、T21和T22同時(shí)截止所需的對地的柵極電壓的上限；Vout1on和Vout2on表示與晶體管T11、T21和T22同時(shí)為ON狀態(tài)對應(yīng)的Vout1和Vout2值；Vout1off和Vout2off表示與晶體管T11、T21和T22同時(shí)為OFF狀態(tài)對應(yīng)的Vout1和Vout2值。
這種情況下，Vg11on＞Vg11offVg21on＞Vg21offVg22on＜Vg22off成立。
由于將T22的源極連接到T21的漏極，所以Vg22on＜Vg22off成立，并且當(dāng)在與T21相同的時(shí)間T22導(dǎo)通時(shí)，T22的源極電位很大程度上變?yōu)樨?fù)值。
設(shè)Vdsbd是FET的漏極到源極的正向擊穿電壓，Vgdbd是柵極到漏極的反向擊穿電壓，并且Vgd11min、Vgd21min和Vgd22min是晶體管T11、T21和T22的柵極到漏極的最小電壓值(負(fù)值)，那么Vds11max＜Vdsbd …(2-1)Vds21max＜Vdsbd …(2-2)Vds22max＜Vdsbd …(2-3)Vgd11min＝Vgs11min-Vds11max＞Vgdbd…(2-4)Vgd21min＝Vgs21min-Vds21max＞Vgdbd…(2-5)
Vgd22min＝Vgs22min-Vds22max＞Vgdbd…(2-6)一定成立。
在電流開關(guān)電路中，將Vgd1 1min、Vgd21min、Vgd22min設(shè)置為Vds11min＞Vgs11max-Vgs11minVds21min＞Vgs21max-Vgs21minVds22min＞Vgs22max-Vgs22min采用這些設(shè)置，T11、T21和T22總能在FET漏極電壓-漏極電流特性的飽和區(qū)內(nèi)運(yùn)行。與圖5所示的T11、T21和T22即使在使Vds11min＜Vgs11max-Vgs11min、Vds21min＜Vgs21max-Vgs21min和Vds22min＜Vgs22max-Vgs22min的FET漏極電壓-漏極電流特性的線性區(qū)內(nèi)運(yùn)行的驅(qū)動電路的單個(gè)終端配置相比，能實(shí)現(xiàn)高速度運(yùn)行。
在該電路中，T11、T21和T22同時(shí)導(dǎo)通或者截止。通過對T21和T22同時(shí)導(dǎo)通和截止的情況應(yīng)用基爾霍夫定律，建立下面的方程Vdd2-V1s2-Vds22min-Vds21min-Vdscs2＝Vss …(2-7)Vdd2-Vds22max-Vds21max-Vdscs2＝Vss…(2-8)通過解方程(2-7)和(2-8)，建立下面的方程Vdd2＝Vds22max+Vds21max+Vdscs2+Vss…(2-9)V1s2＝(Vds22max-Vds22min)+(Vds21max-Vds21min) …(2-10)下面的方程也成立Vg21on＝Vgs21max+Vdscs2+Vss …(2-11)Vg21off＝Vgs21min+Vdscs2+Vss …(2-12)Vg22on＝Vds21min+Vgs22max+Vdscs2+Vss …(2-13)Vg22ofjf＝Vds21max+Vgs22min+Vdscs2+Vss…(2-14)Vout2on＝Vdd2-V1s2…(2-15)Vout2off＝Vdd2…(2-16)根據(jù)方程(2-9)至(2-16)，如果給出Vds21max、Vds21min、Vds22max、Vds22min、Vgs21max、Vgs21min、Vgs22max、Vgs22min、Vss和Vdscs2，就能得到Vdd2、V1s2、Vg21on、Vg21off、Vg22on、Vg22off、Vout2on和Vout2off。這時(shí)，根據(jù)方程(2-10)，在具有上述配置的驅(qū)動電路的輸出級上的輸出邏輯幅度V1s2是能由T21和T22單獨(dú)輸出的幅度Vds21max-Vds21min和Vds22max-Vds22min的和，從而大于每個(gè)晶體管的輸出幅度。
通過對在驅(qū)動級上T11導(dǎo)通和截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd1-V1s1-Vds11min-Vdscs1＝Vss…(2-17)Vdd1-Vds11max-Vdscs1＝Vss …(2-18)通過解方程(2-17)和(2-18)，建立下面的方程Vdd1＝Vds11max+Vdscs1+Vss …(2-19)V1s1＝Vds11max-Vds11min …(2-20)下面的方程也成立Vg11on＝Vgs11max+Vdscs1+Vss …(2-21)Vg11off＝Vgs11min+Vdscs1+Vss …(2-22)Vout1on＝Vdd1-V1s1…(2-23)Vout1off＝Vdd1…(2-24)根據(jù)方程(2-19)至(2-24)，當(dāng)給出Vds11max、Vds11min、Vgs11max、Vgs11min、Vss和Vdscs1，就能得到Vdd1、V1s1、Vg1 1on、Vg11off、Vout1on和Vout1off。
考慮用于驅(qū)動和輸出級的連接條件。為了設(shè)計(jì)一用于輸入信號的系統(tǒng)，在驅(qū)動級上的T11的輸入電壓和在輸出級上的T21的輸入電壓一定是共用的，該條件由下式給出Vg11on＝Vg21on…(2-25)Vg11off＝Vg21off …(2-26)下式給出了滿足通過驅(qū)動級在輸出級上使T22導(dǎo)通和截止的條件Vout1on＝Vg22on …(2-27)Vout1off≤Vg22off …(2-28)具體設(shè)計(jì)例子如下。
Vss＝-6.6VVdscs1＝1.4V，Vdscs2＝1.4VVds11max＝2.1V，Vds11min＝0.85VVds21max＝2.6V，Vds2
Vds22max＝2.6V，Vds22min＝0.85VVgs11max＝0V，Vgs11min＝-0.5VVgs21max＝0V，Vgs21min＝-0.5VVgs22max＝0V，Vgs22min＝-0.5V在這種情況下，Vdd1＝-3.1V，Vdd2＝0VV1s1＝1.25V，V1s2＝3.5VVg11on＝-5.2V，Vg11off＝-5.7VVg21on＝-5.2V，Vg21off＝-5.7VVg22on＝-4.35V，Vg22off＝-3.1VVout1on＝-4.35V，Vout1off＝-3.1VVout2on＝-3.5V，Vout2off＝0V結(jié)果，V1s2＝3.5V＞Vds21max-Vds21min＝Vds22max-Vds22min＝1.75V可以實(shí)現(xiàn)用于一個(gè)FET中實(shí)際輸出幅度比Vdsmax-Vdsmin大的設(shè)計(jì)。
圖9表示當(dāng)將n＝2時(shí)的上述電流開關(guān)電路擴(kuò)展為n＝3時(shí)的電路配置。這種情況下，與圖5和6相似，隨著在輸出級上在差分對中串聯(lián)連接的晶體管數(shù)增加，在串聯(lián)連接在驅(qū)動級之前的晶體管數(shù)增加，并且設(shè)置輸出級上的驅(qū)動電壓關(guān)系。作為上述描述的擴(kuò)展，將說明圖9的電路配置。將圖9中的各個(gè)部分之間的電壓關(guān)系總結(jié)為Vds11max＜VdsbdVds21max＜VdsbdVds22max＜VdsbdVds31max＜VdsbdVds32max＜VdsbdVds33max＜VdsbdVgd11min＝Vgs11min-Vds11max＞VgdbdVgd21min＝Vgs21min-Vds21max＞VgdbdVgd22min＝Vgs22min-Vds22max＞Vgdbd
Vgd31min＝Vgs31min-Vds31max＞VgdbdVgd32min＝Vgs32min-Vds32max＞VgdbdVgd33min＝Vgs33min-Vds33max＞Vgdbd在該電路中，使T11、T21、T22、T31、T32和T33同時(shí)導(dǎo)通或者截止。對在第三驅(qū)動級即輸出級上使T31、T32和TT33同時(shí)導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，建立下面的方程Vdd3-Vds31min-Vds32min-Vds33min-V1s3-Vdscs3＝VssVdd3-Vds31max-Vds32max-Vds33max-Vdscs3＝Vss解上述方程為Vdd3＝Vds31max+Vds32max+Vds33max+Vdscs3+VssV1s3＝(Vds31max-Vds31min)+(Vds32max-Vds32min)+(Vds33max-Vds33min)下述方程也成立Vg31on＝Vgs31maxVg31off＝Vgs31minVg32on＝Vds31min+Vgs32maxVg32off＝Vds31max+Vgs32minVg33on＝Vds3 1min+Vds32min+Vgs33maxVg33off＝Vds31max+Vds32max+Vgs33minVout3on＝Vdd3-V1s3Vout3off＝Vdd3通過對在第二驅(qū)動級上T21和T22同時(shí)導(dǎo)通或者截止的情況應(yīng)用基爾霍夫定律，下面的方程成立Vdd2-Vds21min-Vds22min-V1s2-Vdscs2＝VssVdd2-Vds21max-Vds22max-Vdscs2＝Vss解這些方程為Vdd2＝Vds21max+Vds22max+Vdscs2+VssV1s2＝(Vds21max-Vds21min)+(Vds22max-Vds22min)下述方程也成立Vg21on＝Vgs21max+Vdscs2+Vss
Vg21off＝Vgs21min+Vdscs2+VssVg22on＝Vgs21min+Vgs22max+Vdscs2+VssVg22off＝Vds21max+Vgs22min+Vdscs2+VssVout2on＝Vdd2-V1s2Vout2off＝Vdd2對在第一驅(qū)動級上T11導(dǎo)通和截止的情況應(yīng)用基爾霍夫定律，下述方程成立Vdd1-Vds11min-V1s1-Vdscs1＝VssVdd1-Vds11max-Vdscs1＝Vss解這些方程為Vdd1＝Vds11max+Vdscs1+VssV1s1＝Vds11max-Vds11min下述方程也成立Vg11on＝Vgs11max+Vdscs1+VssVg11off＝Vgs11min+Vdscs1+VssVout1on＝Vdd1-V1s1Vout1off＝Vdd1第一到第三驅(qū)動級的連接條件由下列方程給出Vg11on＝Vg21on＝Vg31onVg11off＝Vg21off＝Vg31offVg22on＝Vg32onVg22off＝Vg32off下式給出了通過第i個(gè)(i＝1，2)驅(qū)動級在第j個(gè)(j＝i+1，…，3)輸出級上使第Tj，i+1導(dǎo)通或者截止的條件Vout1on＝Vg22onVout1on＝Vg32onVout2on＝Vg33onVout1off≤Vg22offVout1off≤Vg32offVout2off≤Vg33off
如上所述，同步驅(qū)動各個(gè)級上的FET的柵極，以便滿足這些關(guān)系，從而達(dá)到本發(fā)明的目的。
將電平移動二極管應(yīng)用到圖1、4、5、8和9的電路，構(gòu)成了的圖10、11、12、13和14所示的電路。
下面將說明圖12的電路。將二極管D21插入T21的漏極和T22的源極之間，負(fù)極面向T21的漏極，而正極面向T22的源極。
一般情況下，通過利用二極管的正向電流-電壓特性中正向電壓值幾乎是常數(shù)而與電流值無關(guān)的實(shí)事，來使在二極管連接之間的電位差幾乎相同。采用二極管的目的是，為了當(dāng)T11、T21和T22中任何一個(gè)由于偏壓設(shè)置條件而不滿足方程(1-1)至(1-6)或方程(1-27)和(1-28)時(shí)，通過應(yīng)用二極管來在每個(gè)節(jié)點(diǎn)產(chǎn)生電平移動(level shift)，并且滿足相同的條件。
設(shè)Vsh21是圖12的D21的電壓電平移動量，Vds11max＜Vdsbd (4-1)Vds21max＜Vdsbd (4-2)Vds22max＜Vdsbd (4-3)Vgd11min＝Vgs11min-Vds11max＞Vgdbd (4-4)Vgd21min＝Vgs21min-Vds21max＞Vgdbd (4-5)Vgd22min＝Vgs22min-Vds22max＞Vgdbd (4-6)在上述條件下，在輸出級上基爾霍夫定律的方程(1-7)和(1-8)重寫為Vdd2-V1s2-Vds22min-Vsh21-Vds21min＝0 (4-7)Vdd2-Vds22max-Vsh21-Vds21max＝0 (4-8)解方程(4-7)和(4-8)Vdd2＝Vds21max+Vds22max+Vsh21(4-9)V1s2＝(Vds21max-Vds21min)+(Vds22max-Vds22min)(4-10)方程(1-11)至(1-16)重寫為Vg21on＝Vgs21max (4-11)Vg21off＝Vgs21min(4-12)Vg22on＝Vgs21min+Vsh21+Vgs22max (4-13)Vg22off＝Vds21max+Vsh21+Vgs22min (4-14)
Vout2on＝Vdd2-V1s2 (4-15)Vout2off＝Vdd2 (4-16)驅(qū)動級的方程(1-17)至(1-24)和條件(1-25)至(1-28)是相同的。根據(jù)方程(4-10)，輸出級上的輸出邏輯幅度V1s2是幅度Vds21max-Vds21min和Vds22max-Vds22min的和。
如果圖5的具體設(shè)計(jì)例子中Vgs11max＝Vgs21max＝Vgs22max＝-0.5V和Vgs11min＝Vgs21min＝Vgs22min＝-1V，當(dāng)不采用任一電平移動二極管時(shí)，Vg22on＝-0.3V，并且不滿足方程(1-27)的條件。例如，在采用D21的電路配置中，對于Vsh21＝0.7V，通過下述方程獲得滿足條件的設(shè)計(jì)Vds11max＝2.3V，Vds11min＝0.4VVds21max＝2.6V，Vds21min＝0.2VVds22max＝2.6V，Vds22min＝0.2VVdd1＝1.6V，V1s1＝1.9VVg11on＝-0.5V，Vg11off＝-1VVdd2＝5.2V，V1s2＝4.8VVg21on＝-0.5V，Vg21off＝-1VVg22on＝0.4V，Vg22off＝2.3VVout1on＝0.4V，Vout1off＝2.3VVout2on＝1.1V，Vout2off＝5.9V下面將說明圖10的電路。將二極管D1插入T1的漏極和T2的源極之間，負(fù)極連接到T1的漏極，而正極連接到T2的源極。圖10的其它部分與圖1所示的電路部分相同。
下面將說明圖11的電路。將二極管D1插入T1的漏極和T2的源極之間，負(fù)極連接到T1的漏極，而正極連接到T2的源極。將二極管D2插入具有T2的漏極和T3的源極之間，負(fù)極連接到T2的漏極，而正極連接到T3的源極。圖11的其它部分與圖4所示的電路部分相同。
下面將說明圖13的電路。將二極管D21和D21′分別插入T21的漏極和T22的源極之間及T21′的漏極和T22′的源極之間，負(fù)極連接到T21和T21′的漏極，而正極連接到T22和T22′的源極。圖13的其它部分與圖8所示的電路部分相同。
下面將說明圖14的電路。將二極管D21和D21′分別插入T21的漏極和T22的源極之間及T21′的漏極和T22′的源極之間，負(fù)極連接到T21和T21′的漏極，而正極連接到T22和T22′的源極。
將二極管D31和D31′分別插入T31的漏極和T32的源極之間及T31′的漏極和T32′的源極之間，負(fù)極連接到T31和T31′的漏極，而正極連接到T32和T32′的源極。
將二極管D32和D32′分別插入T32的漏極和T33的源極之間及T32′的漏極和T33′的源極之間，負(fù)極連接到T32和T32′的漏極，而正極連接到T33和T33′的源極。圖14的其它部分與圖9所示的電路部分相同。
在本發(fā)明的上述實(shí)施例中，所有的有源元件是場效應(yīng)晶體管(FET)。即使采用例如雙極晶體管的三端子有源元件也能實(shí)現(xiàn)相同的配置。
在本發(fā)明的上述實(shí)施例中，所有的三端子有源元件的負(fù)載是電阻器。由于無線系統(tǒng)的功率放大器一般以窄帶方式進(jìn)行工作，采用復(fù)阻抗(complex impedance)作為負(fù)載通常能提高增益和輸出功率。在本發(fā)明中也能使用采用復(fù)阻抗作為負(fù)載，以便提高增益和輸出功率。
權(quán)利要求
1.一種驅(qū)動電路，其特征在于包括第一和第二串聯(lián)連接的三端子有源元件(T1、T2；T21、T22)，所述第一和第二三端子有源元件(T1、T2；T21、T22)的每一個(gè)具有放大功能和第一、第二和第三電極，每一個(gè)三端子有源元件(T1、T2；T21、T22)的第二和第三電極在第一和第二電位(GND，Vdd)之間串聯(lián)連接；以及接收相同輸入信號的第一和第二延遲裝置(DL1，DL2)，其中，將所述第一和第二延遲裝置(DL1，DL2)的輸出分別連接到所述第一和第二三端子有源元件(T1、T2；T21、T22)的第一電極，所述第二延遲裝置(DL2)的延遲量大于所述第一延遲裝置的延遲量，和所述第一延遲裝置(DL1)的延遲量是包括零的有限值。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述第二延遲裝置(DL2)由倒相器(INV)形成。
3.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其特征在于，所述倒相器(INV)由與所述第一和第二三端子有源元件相同類型的三端子有源元件(T11、T21、T22)形成。
4.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中所述驅(qū)動電路還包括至少一個(gè)三端子有源元件(T3、T33)，被串聯(lián)連接在靠近第一和第二電位之間的第二電位一側(cè)的所述第一和第二三端子有源元件(T1、T2；T21、T22)，和至少一個(gè)進(jìn)一步延遲裝置(DL3)，接收與所述第一和第二延遲裝置(DL1，DL2)相同的輸入信號，將所述進(jìn)一步延遲裝置(DL3)的輸出連接到所述第三三端子有源元件(T3、T33)的第一電極，以及所述進(jìn)一步延遲裝置(DL3)的延遲量大于所述第二延遲裝置(DL2)的延遲量，并隨著三端子有源元件的數(shù)量的增加而增大。
5.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中設(shè)置與權(quán)利要求1所定義的配置相同的另一配置(T11′、T21′、T22′)，并使其成對，將共用的電流源(Tcs2)連接于每一配置中的第一電位和第三電位之間。
6.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中設(shè)置與權(quán)利要求4所定義的配置相同的另一配置(T11′、T21′、T22′、T31′、T32′、T33′)，并使其成對，將共用的電流源(Tcs3)連接于每一配置中的第一電位和第三電位之間。
7.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中將正向二極管(D1、D21、D21′)串聯(lián)連接在所述三端子有源元件之間。
8.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中將正向二極管(D1、D2)串聯(lián)連接在所述三端子有源元件之間。
9.根據(jù)權(quán)利要求5所述的驅(qū)動電路，其中將正向二極管(D1、D2)串聯(lián)連接在所述第一三端子有源元件(T21、T21′、T22、T22′)之間。
10.根據(jù)權(quán)利要求6所述的驅(qū)動電路，其中將正向二極管(D31、D32、D31′、D32′)串聯(lián)連接在所述第一三端子有源元件(T31、T31′、T32、T32′、T33、T33′)之間。
全文摘要
一種驅(qū)動電路，包括第一和第二三端子有源元件及第一和第二延遲裝置。第一和第二三端子有源元件串聯(lián)連接。每一個(gè)第一和第二三端子有源元件具有放大功能和第一、第二和第三電極。每一個(gè)三端子有源元件的第二和第三電極在第一和第二電位之間串聯(lián)連接。第一和第二延遲裝置接收相同的輸入信號。將所述第一和第二延遲裝置的輸出分別連接到所述第一和第二三端子有源元件的第一電極。所述第二延遲裝置的延遲量大于所述第一延遲裝置的延遲量。所述第一延遲裝置的延遲量是包括零的有限值。
文檔編號H03K17/10GK1487345SQ0312745
公開日2004年4月7日 申請日期2003年8月7日 優(yōu)先權(quán)日2002年8月7日
發(fā)明者楳田洋太郎, 神田淳, 田洋太郎 申請人:日本電信電話株式會社