一種大功率led驅(qū)動(dòng)芯片的sop8封裝引線框架的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體器件領(lǐng)域，尤其是一種大功率LED驅(qū)動(dòng)芯片的SOP8封裝引線框架。
【背景技術(shù)】
[0002]SOP8的封裝是一種非常普及的小型貼片式形式，它被目前的半導(dǎo)體芯片封裝所普遍采用。SOP8封裝形式只是DIP8封裝形式的占用面積的2/5，而且，PCB板焊接時(shí)，SOP8封裝這一貼片式封裝有著DIP8插入式封裝無(wú)以比擬的優(yōu)勢(shì)和效率。SOP8封裝形式與DIP8封裝形式的關(guān)鍵尺寸簡(jiǎn)要對(duì)比圖如圖1所示。
[0003]內(nèi)置隔離式的LED驅(qū)動(dòng)芯片需要把一個(gè)IC控制芯片和一個(gè)耐壓650V的MOSFET芯片封裝在一個(gè)S0P8或一個(gè)DIP8的封裝形式內(nèi)，功率越大的LED驅(qū)動(dòng)芯片須要封入的MOSFET芯片的開(kāi)啟阻抗(Rdson)就越低，MOSFET芯片的開(kāi)啟阻抗越低也就意味芯片的面積就越大。
[0004]如圖2和圖3所示，現(xiàn)有的S0P8封裝引線框架采用了兩個(gè)對(duì)等的雙基島式設(shè)計(jì)，由于承載MOSFET芯片的基島2及3的尺寸為2.77x2.05mm (2.05mm即為S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸)，再加上粘片的銀膠在貼片時(shí)式的四面溢出寬度通常至少為5mil (即
0.125mm),因此留給MOSFET芯片的寬度尺寸為1.80mm。目前業(yè)界的3-9W內(nèi)置隔離式的LED驅(qū)動(dòng)芯片通常采用1N65NC系列的VDM0SFET芯片，這個(gè)系列的芯片尺寸在1.80x1.80mm的尺寸范圍內(nèi)，沒(méi)有超出1.80mm的寬度尺寸，因此目前3-9W小功率內(nèi)置隔離式的LED驅(qū)動(dòng)芯片均采用S0P8的封裝形式。但是，12-15W內(nèi)置隔離式的LED驅(qū)動(dòng)芯片須要采用一個(gè)2N65NC或3N65NC的VDM0SFET芯片，這兩種芯片的尺寸通常為2x2mm或2.3x2.1mm,均超出了 1.80mm的寬度尺寸，已不再適合采用S0P8的封裝形式。
[0005]正是基于以上尺寸的限制，目前S0P8的封裝形式通常只用于3-9W內(nèi)置隔離式LED驅(qū)動(dòng)芯片的封裝，適用范圍較窄。另外，從散熱的角度考慮，承載體的面積越小其吸熱也越小，因此封裝后的VDM0SFET芯片的溫升也會(huì)增加。為了解決這個(gè)問(wèn)題，也有人提出采用C00LM0S的芯片來(lái)替代VDM0SFET芯片來(lái)解決這個(gè)問(wèn)題。在同樣的開(kāi)啟阻抗條件下，C00LM0S的芯片會(huì)比VDM0SFET芯片的面積小。但是，由于目前國(guó)內(nèi)C00LM0S的工藝還不太成熟，生產(chǎn)廠家很少而且價(jià)格也高了許多。因此從成本角度考慮，采用C00LM0S的LED驅(qū)動(dòng)芯片目前尚無(wú)有力的競(jìng)爭(zhēng)力。
[0006]再者，現(xiàn)有內(nèi)置隔離式LED驅(qū)動(dòng)芯片的S0P8引線框架采用了兩個(gè)相鄰的引腳1、一個(gè)側(cè)連筋4與基島2相連來(lái)做支撐(如圖2所示)，這樣使S0P8的封裝形式的有效引腳數(shù)減少為6，減少了 2個(gè)有效引腳，不利于LED驅(qū)動(dòng)芯片的功能性擴(kuò)展。
[0007]綜上所述，目前業(yè)內(nèi)亟需一種適用范圍廣、散熱效果好、成本低和擴(kuò)展性好的S0P8封裝引線框架。
【實(shí)用新型內(nèi)容】
[0008]為了解決上述技術(shù)問(wèn)題，本實(shí)用新型的目的是:提供一種適用范圍廣、散熱效果好、成本低和擴(kuò)展性好的，大功率LED驅(qū)動(dòng)芯片的SOP8封裝引線框架。
[0009]本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:
[0010]一種大功率LED驅(qū)動(dòng)芯片的SOP8封裝引線框架，包括引腳、側(cè)連筋、用于承載MOSFET芯片的第一基島和用于承載IC控制芯片的第二基島，所述I個(gè)引腳與2個(gè)側(cè)連筋共同支撐起第一基島及第二基島，所述第一基島的寬度尺寸比S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸大，所述第二基島的寬度尺寸比S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸小。
[0011]進(jìn)一步，所述第一基島的寬度尺寸為2.355mm，所述第二基島的寬度尺寸為1.1700mmo
[0012]進(jìn)一步，所述引腳、第一基島及第二基島均設(shè)置有用于在塑封固化后起固定作用的塑封鎖孔。
[0013]進(jìn)一步，在所述第一基島與MOSFET芯片之間、第二基島與IC控制芯片之間均設(shè)置有銀膠層。
[0014]進(jìn)一步，所述MOSFET芯片為VDM0SFET芯片或C00LM0SFET芯片。
[0015]本實(shí)用新型的有益效果是:把現(xiàn)有兩個(gè)相同尺寸的獨(dú)立基島改為第一基島和第二基島這兩個(gè)大小不一的獨(dú)立基島，第一基島的寬度尺寸比S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸大，增加了第一基島最大承載的MOSFET芯片尺寸，除了適用于3-9W內(nèi)置隔離式LED驅(qū)動(dòng)芯片的封裝外，也適用于12-24W內(nèi)置隔離式的LED驅(qū)動(dòng)芯片，適用范圍廣；第一基島的寬度尺寸的增加也相應(yīng)擴(kuò)大了第一基島的承載面積，有利于MOSFET芯片的散熱，有效地降低了封裝后MOSFET芯片的溫升，散熱性能好JiMOSFET芯片無(wú)特別要求，可以沿用傳統(tǒng)的VDM0SFET芯片工藝，成本較低；通過(guò)I個(gè)引腳與2個(gè)側(cè)連筋共同支撐起第一基島及第二基島，只需占用I個(gè)引腳，使得S0P8的封裝形式的有效引腳數(shù)由傳統(tǒng)的6個(gè)增加為7個(gè)，有利于LED驅(qū)動(dòng)芯片的功能性擴(kuò)展，擴(kuò)展性較好。進(jìn)一步，引腳、第一基島及第二基島均設(shè)置有用于在塑封固化后起固定作用的塑封鎖孔，能在塑封固化后將引腳、第一基島及第二基島牢牢鎖住，避免了在封裝的切筋成型工序中，因成型模具異常產(chǎn)生額外的拉拔力造成引腳、第一基島或第二基島的表面與塑封料之間產(chǎn)生分層。
【附圖說(shuō)明】
[0016]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。
[0017]圖1為S0P8封裝形式與DIP8封裝形式的關(guān)鍵尺寸簡(jiǎn)要對(duì)比圖；
[0018]圖2為現(xiàn)有的S0P8封裝引線框架示意圖；
[0019]圖3為現(xiàn)有S0P8封裝的焊線示意圖；
[0020]圖4為本實(shí)用新型一種大功率LED驅(qū)動(dòng)芯片的S0P8封裝引線框架示意圖；
[0021]圖5為本實(shí)用新型S0P8封裝引線框架的焊線示意圖；
[0022]圖6為采用本實(shí)用新型引線框架的S0P8產(chǎn)品塑封后的局部剖面圖。
[0023]附圖標(biāo)記:1、引腳；2、第一基島；3、第二基島；4、側(cè)連筋；5、塑封鎖孔；6、銀膠層；
7、焊線；8、芯片；9、塑封料;10、IC控制芯片；11,MOSFET芯片。
【具體實(shí)施方式】
[0024]參照?qǐng)D4和圖5，一種大功率LED驅(qū)動(dòng)芯片的SOP8封裝引線框架，包括引腳1、側(cè)連筋4、用于承載MOSFET芯片11的第一基島2和用于承載IC控制芯片10的第二基島3，所述I個(gè)引腳I與2個(gè)側(cè)連筋4共同支撐起第一基島2及第二基島3，所述第一基島2的寬度尺寸比S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸大，所述第二基島3的寬度尺寸比S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸小。
[0025]其中，S0P8封裝基島的標(biāo)準(zhǔn)寬度尺寸為2.05mm。
[0026]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第一基島2的寬度尺寸為2.355mm，所述第二基島3的寬度尺寸為1.17