密封環(huán)結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種密封環(huán)結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]在半導(dǎo)體芯片制作中，芯片外圍需要通過密封環(huán)鍵合(seal ring bonding),使芯片內(nèi)部保持密封狀態(tài)。傳統(tǒng)的密封環(huán)一般采用多層金屬層疊加，通常為雙密封環(huán)(內(nèi)外共兩圈)或單密封環(huán)(僅一圈)，金屬的寬度約為10?20微米。密封環(huán)為連續(xù)的金屬線，圍在芯片的外圈。密封環(huán)內(nèi)側(cè)的電路區(qū)可免于受到外部環(huán)境的影響，防止芯片破裂，確保半導(dǎo)體芯片的性能長時間穩(wěn)定。另外，密封環(huán)還可以進(jìn)一步保護(hù)其內(nèi)側(cè)的集成電路免于受到濕氣引起的劣化，由于芯片內(nèi)部的介電層一般由多孔低介電常數(shù)材料形成，濕氣可輕易滲透低介電常數(shù)介電層而到達(dá)集成電路，密封環(huán)則由金屬形成，其封鎖了濕氣滲透途徑，且可實質(zhì)上排除任何濕氣滲透。
[0003]目前，先進(jìn)工藝(如65nm/40nm)的產(chǎn)品封裝過程中，經(jīng)常遭受芯片邊緣分層的問題。主要原因是:芯片本身的層間介質(zhì)層中，各層介質(zhì)如NDC(摻氮碳化硅，Nitrogendoped Silicon Carbite)層與BD (黑鉆石,Black Diamond,主要成分為八甲基環(huán)化四娃氧燒(0MCTS)和氧化物，BD的介電常數(shù)隨著0MCTS成分的增多而減小)層的界面，以及層間介質(zhì)層與銅金屬層之間的界面的部分區(qū)域比較空曠、平坦，在切割晶粒(Die Saw)時產(chǎn)生的剪切力容易破壞這些空曠區(qū)域的NDC層與BD層之間的粘合力，從這些地方撕裂整個NDC層與BD層之間的界面，以及NDC層與銅金屬層之間的界面，從而破壞掉密封環(huán)，裂縫最終進(jìn)入芯片內(nèi)部，對芯片本身造成致命的傷害。
[0004]因此，提供一種新的密封環(huán)結(jié)構(gòu)及其制作方法以解決上述問題實屬必要。

【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種密封環(huán)結(jié)構(gòu)及其制作方法，用于解決現(xiàn)有技術(shù)中芯片邊緣在晶粒切割時的剪切力下容易發(fā)生分層現(xiàn)象、對芯片造成致命傷害的問題。
[0006]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種密封環(huán)結(jié)構(gòu)的制作方法，至少包括以下步驟:
[0007]S1:提供一襯底，所述襯底包括密封環(huán)區(qū)域及包圍所述密封環(huán)區(qū)域的切割道區(qū)域；所述切割道區(qū)域中包括測試結(jié)構(gòu)區(qū)域；
[0008]S2:在所述襯底上形成第一層間介質(zhì)層，并在位于所述密封環(huán)區(qū)域的第一層間介質(zhì)層中形成第一金屬層，所述第一金屬層與所述第一層間介質(zhì)層的上表面齊平；
[0009]S3:在位于所述密封環(huán)區(qū)域與所述測試結(jié)構(gòu)區(qū)域(C)之間的第一層間介質(zhì)層中形成若干凹槽；
[0010]S4:沉積第二層間介質(zhì)層，所述第二層間介質(zhì)層填充滿所述凹槽并覆蓋所述第一金屬層和第一層間介質(zhì)層，所述凹槽中的第二層間介質(zhì)層構(gòu)成虛擬介質(zhì)栓塞；
[0011]S5:在所述第一金屬層上的第二層間介質(zhì)層內(nèi)形成導(dǎo)電柱及第二金屬層，所述導(dǎo)電柱連接所述第一金屬層及第二金屬層，所述第二金屬層與所述第二層間介質(zhì)層表面齊平。
[0012]可選地，重復(fù)步驟S3?S5至少一次，形成包含多層金屬層及多層導(dǎo)電柱的密封環(huán)結(jié)構(gòu)。
[0013]可選地，所述介質(zhì)栓塞在水平方向的截面形狀包括十字形、圓形、方形、圓環(huán)形或方環(huán)形。
[0014]可選地，所述介質(zhì)栓塞至少環(huán)繞所述密封環(huán)區(qū)域一圈。
[0015]可選地，所述介質(zhì)栓塞的厚度小于或等于與其位于同一層的金屬層的厚度。
[0016]可選地，所述第二層間介質(zhì)層為包括摻氮碳化硅層和黑鉆石層的復(fù)合層。
[0017]可選地，所述導(dǎo)電柱和第二金屬層與所述第二層間介質(zhì)層之間形成有擴散阻擋層。
[0018]本發(fā)明還提供一種密封環(huán)結(jié)構(gòu)，包括:
[0019]襯底；所述襯底包括密封環(huán)區(qū)域及包圍所述密封環(huán)區(qū)域的切割道區(qū)域；所述切割道區(qū)域中包括測試結(jié)構(gòu)區(qū)域；
[0020]位于所述密封環(huán)區(qū)域的襯底上形成有至少兩層金屬層，相鄰金屬層之間通過導(dǎo)電柱連接；所述金屬層和導(dǎo)電柱位于層間介質(zhì)層中；
[0021]每一層間介質(zhì)層中均形成有若干虛擬介質(zhì)栓塞，該虛擬介質(zhì)栓塞與該金屬層的上表面齊平；該虛擬介質(zhì)栓塞與該金屬層上一層的層間介質(zhì)層同步形成；所述虛擬介質(zhì)栓塞位于所述密封環(huán)區(qū)域與所述測試結(jié)構(gòu)區(qū)域之間。
[0022]可選地，位于頂層的層間介質(zhì)層中沒有設(shè)置所述虛擬介質(zhì)栓塞。
[0023]可選地，所述虛擬介質(zhì)栓塞在水平方向的截面形狀包括十字形、圓形、方形、圓環(huán)形或方環(huán)形。
[0024]可選地,所述層間介質(zhì)層為包括摻氮碳化娃層和黑鉆石層的復(fù)合層ο
[0025]如上所述，本發(fā)明的密封環(huán)結(jié)構(gòu)及其制作方法，具有以下有益效果:本發(fā)明在金屬層化學(xué)機械拋光之后，在切割道區(qū)域通過光刻、顯影、刻蝕等制程在空曠的非金屬區(qū)域(密封環(huán)區(qū)域與測試結(jié)構(gòu)(Test Key)區(qū)域之間)的介質(zhì)層中吃出若干虛擬介質(zhì)栓塞圖形，使下層的層間介質(zhì)層生長在本層層間介質(zhì)層中，形成虛擬介質(zhì)栓塞，從而增強切割道區(qū)域的各介質(zhì)層之間的粘合能力，降低晶粒切割時芯片邊緣分層的風(fēng)險，減少芯片報廢，降低生產(chǎn)成本。
【附圖說明】
[0026]圖1顯示為本發(fā)明的密封環(huán)結(jié)構(gòu)的制作方法的工藝流程圖。
[0027]圖2顯示為襯底的剖面圖。
[0028]圖3顯7K為在襯底上形成第一層間介質(zhì)層及第一金屬層的7K意圖。
[0029]圖4顯示為在第一層間介質(zhì)層中形成若干凹槽的示意圖。
[0030]圖5顯示為沉積第二層間介質(zhì)層的示意圖。
[0031]圖6顯示為圖5所示結(jié)構(gòu)的A-A向俯視圖。
[0032]圖7?圖9顯不為在第一金屬層上形成導(dǎo)電柱及第二金屬層的不意圖。
[0033]圖10顯示為形成包含多層金屬層及多層通孔層的密封環(huán)結(jié)構(gòu)的示意圖。
[0034]元件標(biāo)號說明
[0035]S1 ?S5步驟
[0036]1襯底
[0037]2第一層間介質(zhì)層
[0038]3第一金屬層
[0039]4擴散阻擋層
[0040]5第二層間介質(zhì)層
[0041]5’層間介質(zhì)層
[0042]51摻氮碳化硅層
[0043]52黑鉆石層
[0044]6虛擬介質(zhì)栓塞
[0045]7溝槽
[0046]8導(dǎo)電柱
[0047]9第二金屬層
[0048]9’金屬層
[0049]10凹槽
[0050]A密封環(huán)區(qū)域
[0051]B切割道區(qū)域
[0052]C測試結(jié)構(gòu)區(qū)域
【具體實施方式】
[0053]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0054]請參閱圖1至圖10。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0055]實施例一
[0056]本發(fā)明提供一種密封環(huán)結(jié)構(gòu)的制作方法，請參閱圖1，顯示為該方法的工藝流程圖，至少包括以下步驟:
[0057]步驟S1:提供一襯底，所述襯底包括密封環(huán)區(qū)域及包圍所述密封環(huán)區(qū)域的切割道區(qū)域；所述切割道區(qū)域中包括測試結(jié)構(gòu)區(qū)域；
[0058]步驟S2:在所述襯底上形成第一層間介質(zhì)層，并在位于所述密封環(huán)區(qū)域的第一層間介質(zhì)層中形成第一金屬層；所述第一金屬層與所述第一層間介質(zhì)層的上表面齊平；
[0059]步驟S3:在位于所述密封環(huán)區(qū)域與所述測試結(jié)構(gòu)區(qū)域之間的第一層間介質(zhì)層中形成若干凹槽；
[0060]步驟S4:沉積第二層間介質(zhì)層，所述第二層間介質(zhì)層填充滿所述凹槽并覆蓋所述第一金屬層和第一層間介質(zhì)層；所述凹槽中的第二層間介質(zhì)層構(gòu)成虛擬介質(zhì)栓塞；
[0061]步驟S5:在所述第一金屬層上形成導(dǎo)電柱及第二金屬層，所述導(dǎo)電柱連接所述第一金屬層及第二金屬層；所述第二金屬層與所述第二層間介質(zhì)層表面齊平。
[0062]首先請參閱圖2，執(zhí)行步驟S1:提供一襯底1，所述襯底1包括密封環(huán)區(qū)域A及包圍所述密封環(huán)區(qū)域的切割道區(qū)域B ;所述切割道區(qū)域B中包括測試結(jié)構(gòu)區(qū)域C。
[0063]具體的，所述襯底1為常規(guī)的半導(dǎo)體襯底，如S1、Ge、SiGe、S0I等。所述密封環(huán)區(qū)域A用于制作密封環(huán)，每一個密封環(huán)保護(hù)一顆晶粒(die)，所述密封環(huán)可以是單密封環(huán)(一圈金屬線)或雙密封環(huán)(兩圈金屬線)結(jié)構(gòu)。所述密封環(huán)區(qū)域A外圍是所述切割道區(qū)域B，當(dāng)各芯片制作好后在所述切割道區(qū)域進(jìn)行切割，形成單個的晶粒。所述切割道區(qū)域B中還包括測試結(jié)構(gòu)區(qū)域C，用于制作測試結(jié)構(gòu)(Test Key)，檢驗工藝是否合格。所述測試結(jié)構(gòu)表面通常形成有金屬墊(PAD)，用于引入電信號或探測測量參數(shù)，進(jìn)行晶粒切割時，通常由所述切割道區(qū)域B中的測試結(jié)構(gòu)區(qū)域C進(jìn)行切割。所述密封環(huán)區(qū)域A與所述測試結(jié)構(gòu)區(qū)域C之間為非金屬區(qū)域。
[0064]需要指出的是，圖2僅為局部示意圖，僅顯示了密封環(huán)區(qū)域一條邊上的情況。
[0065]然后請參閱圖3，執(zhí)行步驟S2:在所述襯底1上通過化學(xué)氣相沉積法或其它沉積方法形成第一層間介質(zhì)層2，并通過光刻、顯影、刻蝕及物理氣相沉積法或其它沉積方法在位于所述密封環(huán)區(qū)域A的第一層間介質(zhì)層2中形成第一金屬層3 ;所述第一金屬層3與所述第一層間介質(zhì)層2的上表面齊平。
[0066]具體的，通過平坦化處理如化學(xué)機械拋光使得所述第一金屬層3與所述第一層間介質(zhì)層2的上表面齊平。所述第一層間介質(zhì)層2包括但不限于NDC層(摻氮碳化硅層)，所述第一金屬層3的材料為Cu等導(dǎo)電金屬，可通過濺射、蒸發(fā)等方法沉積得到。所述第一金屬層3與所述第一層間介質(zhì)層2之間可形成有擴散阻擋層4，所述擴散阻擋層4包括Ta或TaN 層。
[0067]接著請參閱圖4，執(zhí)行步驟S3:在位于所述密封環(huán)區(qū)域A與所述測試結(jié)構(gòu)區(qū)域C之間的第一層間介質(zhì)層2中形成若干凹槽10。
[0068]所述密封環(huán)區(qū)域A與所述測試結(jié)構(gòu)區(qū)域C之間為空曠的非金屬區(qū)域，本步驟中，采用光刻、顯影、刻蝕等常規(guī)半導(dǎo)體工藝步驟在空曠的非金