一種改善器件電學(xué)性能的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種改善器件電學(xué)性能的方法。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的不斷發(fā)展，在單一芯片中集成的半導(dǎo)體器件的數(shù)量不斷增多，在進(jìn)行集成電路設(shè)計(jì)時(shí)，通常要使用若干相同電學(xué)參數(shù)的半導(dǎo)體器件。例如，在涉及靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的存儲(chǔ)單元時(shí)，需要有若干相同電學(xué)參數(shù)的MOS晶體管。然而，在實(shí)際的產(chǎn)品中，SRAM存儲(chǔ)單元中名義上相同的MOS晶體管的電學(xué)參數(shù)常常會(huì)發(fā)生漂移，造成原本應(yīng)相同的MOS晶體管的電學(xué)參數(shù)失配(mismatch)，即匹配特性下降，從而會(huì)引起SRAM存儲(chǔ)速度變緩、功耗增加、時(shí)鐘混亂等問(wèn)題。
[0003]造成這種晶體管電學(xué)參數(shù)失配的原因很多，其中主要包括:器件附近的圖案密度的高低不一致而造成的研磨拋光速率不同，離子注入過(guò)程中的工藝偏差造成的注入劑量不同，工藝偏差造成的一些應(yīng)力層引起的應(yīng)力不均勻等。
[0004]在現(xiàn)在的主流技術(shù)中，柵極氧化層的形成都是在阱注入和退火之后形成的，隨著柵極氧化層的減薄，多晶硅柵極中的離子會(huì)在熱預(yù)算的作用下進(jìn)入到溝道中，這也會(huì)增加器件的電學(xué)參數(shù)的失配。

【發(fā)明內(nèi)容】

[0005]為了克服以上問(wèn)題，本發(fā)明旨在提供一種改善器件電學(xué)性能的方法，采用在半導(dǎo)體襯底上進(jìn)行離子注入形成一層離子注入層，然后再生長(zhǎng)柵極氧化層，從而降低器件的閾值電壓。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種改善器件電學(xué)性能的方法，其包括:
[0007]步驟01:提供一半導(dǎo)體襯底，并在半導(dǎo)體襯底中形成阱區(qū)，然后對(duì)所述阱區(qū)進(jìn)行退火處理；
[0008]步驟02:在所述半導(dǎo)體襯底表面進(jìn)行離子注入，以形成離子摻雜層；
[0009]步驟03:在所述離子摻雜層上生長(zhǎng)柵極絕緣層；
[0010]步驟04:依次形成位于所述柵極絕緣層上且在所述阱區(qū)上的柵極、位于所述柵極側(cè)壁的側(cè)墻、以及位于所述側(cè)墻底部?jī)蓚?cè)的源、漏極，然后進(jìn)行所述柵極和所述源、漏極的引出工藝。
[0011]優(yōu)選地，所述步驟02中，所述離子注入采用氮離子注入，
[0012]優(yōu)選地，所述步驟02中，所述離子注入的能量為2KeV?5KeV。
[0013]優(yōu)選地，所述步驟02中，所述離子注入的劑量為1E12?5E13/cm2。
[0014]優(yōu)選地，所述步驟02中，所述離子注入的溫度為常溫或低溫；所述低溫小于10°C。
[0015]優(yōu)選地，所述低溫為-30?0°C。
[0016]優(yōu)選地，所述步驟03中，所述柵極絕緣層的材料為氮氧化硅或氧化硅。
[0017]優(yōu)選地，所述步驟04中，所述柵極的形成包括:在所述半導(dǎo)體襯底上沉積柵極材料，然后，經(jīng)光刻和刻蝕工藝形成所述柵極。
[0018]優(yōu)選地，所述步驟04包括:
[0019]步驟041:在所述柵極側(cè)壁表面形成第一側(cè)墻；
[0020]步驟042:在所述第一側(cè)墻底部?jī)蓚?cè)的所述阱區(qū)中形成輕摻雜源、漏結(jié)構(gòu)；
[0021 ] 步驟043:在所述第一側(cè)墻側(cè)壁表面形成第二側(cè)墻；
[0022]步驟044:在所述第二側(cè)墻底部?jī)蓚?cè)的所述輕摻雜源、漏結(jié)構(gòu)中形成源、漏極；
[0023]步驟045:對(duì)所述源、漏極進(jìn)行退火處理；
[0024]步驟046:在完成所述步驟045的半導(dǎo)體襯底表面制備金屬前介質(zhì)、通孔、金屬插塞和金屬層。
[0025]優(yōu)選地，所述步驟045中，采用尖峰脈沖退火工藝對(duì)所述源、漏極進(jìn)行退火處理。
[0026]本發(fā)明的改善器件電學(xué)性能的方法，在形成阱區(qū)并退火之后，首先在半導(dǎo)體襯底表面進(jìn)行離子注入以形成離子摻雜層，然后，在離子注入層上生長(zhǎng)柵極絕緣層，通過(guò)離子注入形成離子摻雜層可以促進(jìn)柵極絕緣層的生長(zhǎng)并提高柵極絕緣層的均勻性，還可以阻礙柵極中的離子穿透柵極絕緣層之后進(jìn)入到溝道中，從而避免了器件的閾值電壓的失配，改善了器件的電學(xué)性能。
【附圖說(shuō)明】
[0027]圖1為本發(fā)明的一個(gè)較佳實(shí)施例的改善器件電學(xué)性能的方法的流程示意圖
【具體實(shí)施方式】
[0028]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說(shuō)明書(shū)附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說(shuō)明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0029]以下結(jié)合附圖1和具體實(shí)施例對(duì)本發(fā)明的改善器件電學(xué)性能的方法作進(jìn)一步詳細(xì)說(shuō)明。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式、使用非精準(zhǔn)的比例，且僅用以方便、清晰地達(dá)到輔助說(shuō)明本實(shí)施例的目的。
[0030]請(qǐng)參閱圖1，本實(shí)施例中的改善器件電學(xué)性能的方法，包括以下步驟:
[0031]步驟01:提供一半導(dǎo)體襯底，并在半導(dǎo)體襯底中形成阱區(qū)，然后對(duì)阱區(qū)進(jìn)行退火處理；
[0032]具體的，半導(dǎo)體襯底可以但不限于為硅襯底，阱區(qū)的形成可以采用離子注入工藝。本實(shí)施例中，可以在硅襯底中經(jīng)磷離子注入形成N型阱區(qū)以及經(jīng)硼離子注入形成P型阱區(qū)。
[0033]然后，對(duì)N型阱區(qū)和P型阱區(qū)進(jìn)行常規(guī)的退火工藝，以對(duì)所注入的摻雜離子進(jìn)行激活、以及對(duì)離子注入造成的缺陷進(jìn)行修復(fù)。
[0034]步驟02:在半導(dǎo)體襯底表面進(jìn)行離子注入，以形成離子摻雜層；
[0035]具體的，本實(shí)施例中，對(duì)阱區(qū)進(jìn)行氮離子注入，從而在阱區(qū)表面形成氮離子摻雜層。本步驟中，離子注入的能量和劑量控制非常重要。因?yàn)槟芰炕騽┝看笮∷纬傻碾x子摻雜層，不僅會(huì)影響后續(xù)柵極絕緣層的生長(zhǎng)速度和均勻性，還極大地影響器件的可靠性、例如負(fù)偏壓溫度不穩(wěn)定效應(yīng)、熱載流子效應(yīng)等。因此，合適的能量和劑量，不僅不會(huì)影響柵極絕緣層的生長(zhǎng)速度，還能夠恰到好處地阻礙柵極中的摻雜離子例如硼離子在熱激勵(lì)下穿透柵極絕緣層而進(jìn)入溝道中，從而能夠減小器件的閾值電壓的失配度，進(jìn)而改善器件的性能。較佳的，離子注入的能量為2KeV?5KeV，離子注入的劑量為1E12?5E13/cm2;離子注入的溫度可以為常溫，也可以為低溫；低溫可以小于10°C，較