一種堆疊型芯片封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種堆疊型芯片封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]半導(dǎo)體工業(yè)經(jīng)歷了快速的成長，由于電子元件整合密度的改善，人們傾向于追求更小及更具有創(chuàng)造性的半導(dǎo)體芯片封裝技術(shù)。在扇出型結(jié)構(gòu)中，芯片的輸入及輸出焊盤分布于芯片所處區(qū)域外部，因此，半導(dǎo)體器件輸入、輸出焊盤的數(shù)量可以增加。
[0003]堆疊型封裝(Package on Package，PoP)可以使單個封裝體內(nèi)縱向堆疊多個芯片，將縱向分離的邏輯和存儲球柵陣列結(jié)合，層疊的各封裝體之間通過標(biāo)準(zhǔn)接口來傳輸信號，從而實現(xiàn)元件密度的倍增，使單個封裝體實現(xiàn)更多的功能，廣泛應(yīng)用于手機(jī)、個人數(shù)字助理(PDA)、數(shù)碼相機(jī)等領(lǐng)域。
[0004]先進(jìn)封裝中，娃通孔技術(shù)(Through-silicon via，TSV)有著重大影響，其是穿透基片(特別是硅基片)的垂直電連接技術(shù)。TSV幾乎可以代替所有封裝中的引線鍵合(Wire-Bonding)的地方，提高所有種類芯片封裝的電氣性能，包括提高集成度，縮小芯片尺寸，特別是在系統(tǒng)集封裝(System-1n-Packaging，SiP)，圓片級封裝(Wafer-LevelPackaging - WLP)以及三維垂直疊層封裝(3D Packaging)這些先進(jìn)封裝之中。TSV的制造包括了通孔的制造，絕緣層的沉積，通孔的填充以及后續(xù)的化學(xué)機(jī)械平整化(CMP)和再布線(RDL)等工藝。
[0005]傳統(tǒng)的堆疊型封裝與TSV工藝相關(guān)，需要一系列復(fù)雜的制造工藝，導(dǎo)致較高的生產(chǎn)成本和較低的良率?，F(xiàn)有的一種解決方案是，將連接通孔形成于塑封層中，并在連接通孔中填充導(dǎo)電金屬，實現(xiàn)芯片間的互連。這種方案很容易實現(xiàn)，但是塑封層中連接通孔的數(shù)量有所限制，并且由于熱膨脹系數(shù)(Coefficient of Thermal Expans1n, CTE)失配，形成于塑封層中的導(dǎo)電栓塞將會導(dǎo)致連接區(qū)域的不穩(wěn)定。
[0006]因此，如何提供一種新型的堆疊型芯片封裝結(jié)構(gòu)及封裝方法，以降低工藝復(fù)雜性、提高封裝效率，成為本領(lǐng)域技術(shù)人員亟待解決的一個重要技術(shù)問題。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種堆疊型芯片封裝結(jié)構(gòu)及封裝方法，用于解決現(xiàn)有技術(shù)中堆疊型封裝工藝復(fù)雜、成本較高、良率較低的問題。
[0008]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種堆疊型芯片封裝方法，包括以下步驟:
[0009]S1:提供一載體，在所述載體表面形成粘合層；
[0010]S2:將第一半導(dǎo)體芯片正面朝下粘附于所述粘合層表面，并在所述第一半導(dǎo)體芯片周圍粘附至少一個互連結(jié)構(gòu)；所述互連結(jié)構(gòu)包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0011]S3:在所述粘合層表面形成第一塑封層，其中，所述第一半導(dǎo)體芯片及所述互連結(jié)構(gòu)嵌于所述第一塑封層內(nèi)并暴露出上表面；
[0012]S4:去除所述載體及粘合層；
[0013]S5:在所述第一塑封層上表面形成第一介質(zhì)層、下表面形成第二介質(zhì)層，并基于所述第一介質(zhì)層對所述第一半導(dǎo)體芯片及所述互連結(jié)構(gòu)形成第一再分布引線層；
[0014]S6:將第二半導(dǎo)體芯片正面朝下與所述第一再分布引線層鍵合；
[0015]S7:形成包圍所述第二半導(dǎo)體芯片的第二塑封層；
[0016]S8:基于所述第二介質(zhì)層對所述第一半導(dǎo)體芯片及所述互連結(jié)構(gòu)形成第二再分布引線層。
[0017]可選地，還包括步驟S9:在所述第二再分布引線層表面形成凸點下金屬層，并在所述凸點下金屬層表面形成焊球凸點。
[0018]可選地，于所述步驟S6中，所述第二半導(dǎo)體芯片正面制作有若干凸塊結(jié)構(gòu)，鍵合前，首先形成覆蓋所述第一再分布引線層的第三介質(zhì)層，并在所述第三介質(zhì)層中形成若干暴露出部分所述第一再分布引線層的第一通孔，然后將所述凸塊結(jié)構(gòu)與所述第一通孔對準(zhǔn)，將所述第二半導(dǎo)體芯片通過所述凸塊結(jié)構(gòu)與所述第一再分布引線層鍵合。
[0019]可選地，于所述步驟S5中，形成所述第一再分布引線層包括如下步驟:首先在所述第一介質(zhì)層中形成若干與所述導(dǎo)電柱所對應(yīng)的第二通孔，然后在所述第二通孔中填充金屬，并在所述第一介質(zhì)層表面形成金屬線路。
[0020]可選地，所述步驟S5還包括在所述第二介質(zhì)層中形成若干與所述第一半導(dǎo)體芯片電性引出及所述導(dǎo)電柱所對應(yīng)的第三通孔的步驟。
[0021]可選地，所述導(dǎo)電柱的橫截面包括多邊形、圓形及橢圓形中的至少一種；所述支撐體的橫截面包括多邊形、圓形及橢圓形中的至少一種。
[0022]可選地，所述互連結(jié)構(gòu)中，各導(dǎo)電柱呈點陣排列。
[0023]可選地，所述互連結(jié)構(gòu)的形成方法包括以下步驟:
[0024](I)形成所述支撐結(jié)構(gòu)；
[0025](2)在所述支撐結(jié)構(gòu)中形成若干第四通孔；
[0026](3)在所述第四通孔中填充金屬，得到所述導(dǎo)電柱。
[0027]可選地，所述互連結(jié)構(gòu)的形成方法包括以下步驟:
[0028](I)提供一基板，在所述基板表面形成若干垂直設(shè)立的導(dǎo)電柱；
[0029](2)形成包覆所述導(dǎo)電柱的模塑材料；
[0030](3)去除所述導(dǎo)電柱上表面多余的模塑材料并移除所述基板以暴露出所述導(dǎo)電柱下表面，剩余的模塑材料構(gòu)成所述支撐件。
[0031]可選地，于所述步驟(I)中，通過電鍍法或拉絲法在所述基板表面形成所述導(dǎo)電柱。
[0032]本發(fā)明還提供一種堆疊型芯片封裝結(jié)構(gòu)，包括:
[0033]第一塑封層；
[0034]嵌于所述第一塑封層中的第一半導(dǎo)體芯片及至少一個互連結(jié)構(gòu)；所述互連結(jié)構(gòu)包括支撐體及上下貫穿所述支撐體的若干導(dǎo)電柱；
[0035]位于所述第一半導(dǎo)體芯片背面一側(cè)并與所述互連結(jié)構(gòu)電連接的第一再分布引線層；
[0036]位于所述第一半導(dǎo)體芯片背面一側(cè)并與所述第一塑封層連接的第二塑封層；
[0037]嵌于所述第二塑封層中并與所述第一再分布引線層電連接的第二半導(dǎo)體芯片；
[0038]位于所述第一半導(dǎo)體芯片正面一側(cè)并與所述第一半導(dǎo)體芯片及所述互連結(jié)構(gòu)電連接的第二再分布引線層。
[0039]可選地，所述第二半導(dǎo)體芯片正面制作有若干凸塊結(jié)構(gòu)；所述第二半導(dǎo)體芯片通過所述凸塊結(jié)構(gòu)與所述第一再分布引線層連接。
[0040]可選地，所述第一半導(dǎo)體芯片與所述第二半導(dǎo)體芯片之間形成有第一介質(zhì)層組，所述第一再分布引線層嵌于所述第一介質(zhì)層組中。
[0041]可選地，所述第二再分布引線層表面連接有凸點下金屬層，所述凸點下金屬層表面連接有焊球凸點。
[0042]可選地，所述第一半導(dǎo)體芯片正面一側(cè)形成有第二介質(zhì)層組，所述第二再分布引線層及所述凸點下金屬層嵌于所述第二介質(zhì)層組中。
[0043]如上所述，本發(fā)明的堆疊型芯片封裝結(jié)構(gòu)及封裝方法，具有以下有益效果:本發(fā)明通過在堆疊型封裝過程中加入互連結(jié)構(gòu)，使得連接點數(shù)量增多，從而使得芯片間的互連更容易實現(xiàn)。更重要的是，本發(fā)明的堆疊型封裝結(jié)構(gòu)中，各層半導(dǎo)體芯片及互連結(jié)構(gòu)均嵌入塑封層中，可以提尚堆置型封裝結(jié)構(gòu)在惡劣的外部環(huán)境中的穩(wěn)定性。
【附圖說明】
[0044]圖1顯示為本發(fā)明的堆疊型芯片封裝方法的工藝流程圖。
[0045]圖2顯示為本發(fā)明的堆疊型芯片封裝方法在載體表面形成粘合層的示意圖。
[0046]圖3顯示為本發(fā)明的堆疊型芯片封裝方法在所述粘合層表面粘附第一半導(dǎo)體芯片及至少一個互連結(jié)構(gòu)的示意圖。
[0047]圖4顯示為所述第一半導(dǎo)體芯片與所述互連結(jié)構(gòu)的一種布局結(jié)構(gòu)圖。
[0048]圖5?圖8顯示為所述互連結(jié)構(gòu)的幾種橫截面示意圖。
[0049]圖9?圖11顯示為所述互連結(jié)構(gòu)的一種形成方法的示意圖。
[0050]圖12?圖13顯示為所述互連結(jié)構(gòu)的一種形成方法的示意圖。
[0051]圖14顯示為本發(fā)明的堆疊型芯片封裝方法在所述粘合層表面形成第一塑封層的示意圖。
[0052]圖15顯示為本發(fā)明的堆疊型芯片封裝方法去除所述載體及粘合層的示意圖。
[0053]圖16顯示為本發(fā)明的堆疊型芯片封裝方法在所述第一塑封層上表面形成第一介質(zhì)層、下表面形成第二介質(zhì)層的示意圖。
[0054]圖17顯示為本發(fā)明的堆疊型芯片封裝方法基于所述第一介質(zhì)層對所述第一半導(dǎo)體芯片及所述互連結(jié)構(gòu)形成第一再分布引線層的示意圖。
[0055]圖18顯示為本發(fā)明的堆疊型芯片封裝方法形成覆蓋所述第一再分布引線層的第三介質(zhì)層的示意圖。
[0056]圖19顯示為本發(fā)明的堆疊型芯片封裝方法將第二半導(dǎo)體芯片正面的凸塊結(jié)構(gòu)與所述