封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]在現(xiàn)有技術(shù)中，芯片與外部電路的連接是通過金屬引線鍵合(Wire Bonding)的方式實(shí)現(xiàn)，即引線鍵合技術(shù)。隨著芯片的特征尺寸縮小和集成電路的集成度提高，引線鍵合技術(shù)已不再適用技術(shù)的發(fā)展需求。
[0003]為了提高芯片封裝的集成度，疊層芯片封裝(stacked die package)技術(shù)逐漸成為技術(shù)發(fā)展的主流。疊層芯片封裝技術(shù)，又稱三維封裝技術(shù)，具體是在同一個(gè)封裝體內(nèi)堆疊至少兩個(gè)芯片的封裝技術(shù)。疊層芯片封裝技術(shù)能夠?qū)崿F(xiàn)半導(dǎo)體器件的大容量、多功能、小尺寸、低成本等技術(shù)需求，因此疊層芯片技術(shù)近年來得到了蓬勃發(fā)展。
[0004]以使用堆疊封裝技術(shù)的存儲器為例，相較于沒有使用堆疊技術(shù)的存儲器，采用堆疊封裝技術(shù)的存儲器能夠擁有兩倍以上的存儲容量。此外，使用堆疊封裝技術(shù)更可以有效地利用芯片的面積，多應(yīng)用于大存儲空間的U盤、SD卡等方面。
[0005]堆疊芯片封裝技術(shù)能夠通過多種技術(shù)手段來實(shí)現(xiàn)，例如打線工藝、硅通孔(through silicon via，簡稱 TSV)技術(shù)、或者塑封通孔(through molding via，簡稱 TMV)技術(shù)。
[0006]然而，上述技術(shù)手段依舊面臨各種工藝限制以及成本限制，而且，面臨著進(jìn)一步減薄封裝結(jié)構(gòu)厚度尺寸的問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問題是提供一種封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)簡單、制造成本降低、尺寸精確且縮小。
[0008]為解決上述問題，本發(fā)明還提供一種封裝結(jié)構(gòu)，包括:塑封層，所述塑封層具有相對的第五表面和第六表面；位于所述塑封層內(nèi)的芯片，所述芯片具有相對的第一表面和第二表面，所述芯片的第二表面包括功能區(qū)，所述芯片的第一表面與所述塑封層的第五表面齊平；貫穿所述塑封層的連接鍵，所述連接鍵位于所述芯片周圍，所述連接鍵包括導(dǎo)電線，所述連接鍵包括第一端和第二端，所述連接鍵的第一端和第二端暴露出所述導(dǎo)電線，所述連接鍵的第一端與塑封層的第五表面齊平，所述連接鍵的第二端高于或齊平于所述塑封層的第六表面；位于所述塑封層第六表面的再布線層，所述再布線層與所述連接鍵的第二端以及芯片的功能區(qū)電連接；位于所述再布線層表面的第一焊球。
[0009]可選的，所述連接鍵還包括位于所述導(dǎo)電線側(cè)壁表面的保護(hù)層，所述保護(hù)層暴露出所述連接鍵第一端和第二端的導(dǎo)電線。
[0010]可選的，所述保護(hù)層的材料為絕緣材料。
[0011 ] 可選的，所述絕緣材料為有機(jī)絕緣材料或無機(jī)絕緣材料；所述有機(jī)絕緣材料包括聚氯乙??；所述無機(jī)絕緣材料包括氧化娃、氮化娃和氮氧化娃中的一種或多種。
[0012]可選的，所述連接鍵的第一端尺寸大于所述連接鍵的第二端尺寸。
[0013]可選的，所述連接鍵的第一端尺寸與第二端尺寸相同。
[0014]可選的，所述連接鍵第一端到第二端的距離為40微米?400微米。
[0015]可選的，所述連接鍵第一端的導(dǎo)電線尺寸與第二端的導(dǎo)電線尺寸相同。
[0016]可選的，所述導(dǎo)電線的材料為銅、媽、招、金或銀。
[0017]可選的，還包括:載體，所述芯片的第一表面、所述塑封層的第五表面、以及所述連接鍵的第一端固定于所述載體表面。
[0018]可選的，所述芯片的第一表面通過粘結(jié)層固定于所述載體表面；所述連接鍵的第一端通過粘結(jié)層固定于所述載體表面。
[0019]可選的，所述芯片的功能區(qū)表面暴露出焊盤；所述焊盤表面具有凸塊，所述凸塊的頂部表面突出于所述芯片的第二表面；所述塑封層暴露出所述凸塊的頂部表面，所述凸塊的頂部表面即所述芯片的功能區(qū)表面。
[0020]可選的，還包括:位于所述塑封層第六表面的第一絕緣層，所述第一絕緣層內(nèi)具有分別暴露出所述連接鍵第二端的導(dǎo)電線、以及芯片功能區(qū)表面的若干第一通孔；所述再布線層位于所述第一通孔內(nèi)以及部分第一絕緣層表面。
[0021]可選的，還包括:位于所述再布線層表面的第二絕緣層，所述第二絕緣層內(nèi)具有暴露出部分再布線層的第二通孔；所述第一焊球位于所述第二通孔內(nèi)。
[0022]可選的，還包括:位于所述連接鍵第一端的導(dǎo)電線表面的第二焊球。
[0023]可選的，還包括:封裝體，所述封裝體具有第三表面，所述封裝體的第三表面暴露出導(dǎo)電結(jié)構(gòu)；所述芯片的第一表面和塑封層表面與所述封裝體的第三表面相對設(shè)置，所述導(dǎo)電結(jié)構(gòu)通過所述第二焊球與所述連接鍵相互連接。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0025]本發(fā)明的封裝結(jié)構(gòu)中，在芯片周圍的載體表面直接固定連接鍵，所述連接鍵包括導(dǎo)電線，且所述連接鍵的第一端和第二端均暴露出導(dǎo)電線，而所述連接鍵貫穿所述塑封層，即所述導(dǎo)電線能夠自所述塑封層的第五表面貫穿至第六表面，以此實(shí)現(xiàn)芯片第一表面至第二表面的電連接。而且，所述連接鍵和芯片直接固定于所述塑封層內(nèi)，使所述連接鍵相對于所述芯片的位置更為精確且易于調(diào)控，不僅有利于保證封裝結(jié)構(gòu)的尺寸精確，而且有利于避免在布線層相對于所述連接鍵或芯片之間發(fā)生位置偏移。因此，所述封裝結(jié)構(gòu)的結(jié)構(gòu)簡單、制造成本降低，而且所述封裝結(jié)構(gòu)的尺寸更為精確，有利于縮小封裝結(jié)構(gòu)的尺寸。
[0026]進(jìn)一步，所述連接鍵還包括位于所述導(dǎo)電線側(cè)壁表面的保護(hù)層。所述保護(hù)層不僅能夠保護(hù)所述導(dǎo)電線，還能夠使得連接鍵的橫截面尺寸增大，使得所述連接鍵更易于對準(zhǔn)，有利于保證所述連接鍵相對于芯片的位置精確。
[0027]進(jìn)一步，所述連接鍵的第一端尺寸大于所述連接鍵的第二端尺寸。由于所述連接鍵的第二端固定于載體表面，而所述連接鍵的第一端尺寸較大，有利于使所述連接鍵在載體表面的固定更為穩(wěn)定，能夠保證連接鍵與芯片之間的相對位置精確。
【附圖說明】
[0028]圖1是在封裝結(jié)構(gòu)中引入硅通孔結(jié)構(gòu)以實(shí)現(xiàn)芯片間導(dǎo)通的剖面結(jié)構(gòu)示意圖；
[0029]圖2是在封裝結(jié)構(gòu)中引入塑封通孔結(jié)構(gòu)以實(shí)現(xiàn)芯片間導(dǎo)通的剖面結(jié)構(gòu)示意圖；
[0030]圖3至圖16是本發(fā)明一實(shí)施例的封裝結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖；
[0031]圖17至圖20是本發(fā)明另一實(shí)施例的封裝結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]如【背景技術(shù)】所述，現(xiàn)有的堆疊芯片封裝技術(shù)面臨工藝限制和成本限制，對于技術(shù)的推廣應(yīng)用造成了限制，而且，堆疊芯片封裝技術(shù)還面臨在進(jìn)一步減薄封裝結(jié)構(gòu)厚度尺寸的問題，以期進(jìn)一步提高芯片的集成度、減小尺寸。
[0033]堆疊芯片封裝技術(shù)能夠通過娃通孔(through silicon via，簡稱TSV)技術(shù)或塑封通孔(through molding via，簡稱TMV)技術(shù)來實(shí)現(xiàn)。然而，無論是娃通孔技術(shù)還是塑封通孔技術(shù)，均具有一定缺陷。
[0034]請參考圖1，圖1是在封裝結(jié)構(gòu)中引入硅通孔結(jié)構(gòu)以實(shí)現(xiàn)芯片間導(dǎo)通的剖面結(jié)構(gòu)示意圖，包括:載體100 ;固定于載體100表面的芯片101，所述芯片101包括相對的非功能面102以及功能面103，所述芯片101的非功能面102與載體100表面相接觸，所述芯片101的功能面103表面具有焊盤104 ;貫穿所述芯片101的導(dǎo)電插塞105，所述導(dǎo)電插塞105的一端與所述焊盤104電連接；位于所述載體100表面的塑封層106，所述塑封層106包圍所述芯片101，且所述塑封層106暴露出所述焊盤104 ;位于所述塑封層106表面的再布線層107，所述再布線層107與所述焊盤104電連接；位于所述再布線層107表面的焊球108。
[0035]其中，所述導(dǎo)電插塞105通常在切割形成獨(dú)立的芯片101之前形成；所述導(dǎo)電插塞105的形成步驟包括:提供襯底，所述襯底具有功能面，且所述襯底包括若干芯片區(qū)；采用刻蝕工藝在所述襯底的芯片區(qū)內(nèi)自所述功能面形成通孔；在所述通孔的側(cè)壁和底部表面形成絕緣層(未標(biāo)示)；在所述通孔內(nèi)的絕緣層表面形成導(dǎo)電插塞105 ;自所述襯底與功能面相對表面進(jìn)行拋光，直至暴露出所述導(dǎo)電插塞105的一端位置；在所述拋光工藝之后，切割所述襯底，使若干芯片區(qū)形成獨(dú)立的芯片101。
[0036]然而，在形成所述導(dǎo)電插塞105的過程中，需要在襯底內(nèi)形成通孔，且所述通孔的深度為所形成的芯片101厚度，因此所述通孔的深度較深，所述通孔的深寬比較高，因此，對形成所述通孔的刻蝕工藝要求較高，所述刻蝕工藝的難度較大。而且，后續(xù)需要在所述通孔內(nèi)填充導(dǎo)電材料以形成導(dǎo)電插塞105，而所述通孔的深寬比較高，所述導(dǎo)電材料的填充難度較大，對于形成導(dǎo)電插塞105的工藝要求較高。此外，實(shí)現(xiàn)上述高深寬比的刻蝕工藝和高深寬比通孔填充的工藝成本較高。綜上，由于硅通孔結(jié)構(gòu)的工藝難度較高，工藝較為復(fù)雜，且工藝成本較高，對于硅通孔技術(shù)應(yīng)用于堆疊芯片封裝造成了限制。
[0037]為了降低工藝難度，又提出了一種塑封通孔技術(shù)。請參考圖2，圖2是在封裝結(jié)構(gòu)中引入塑封通孔結(jié)構(gòu)以實(shí)現(xiàn)芯片間導(dǎo)通的剖面結(jié)構(gòu)示意圖，包括:載體110 ;固定于載體110表面的芯片111，所述芯片111包括相對的非功能面112以及功能面113，所述芯片111的非功能面112與載體110表面相接觸，所述芯片111的功能面113表面具有焊盤114 ;位于所述載體110表面的塑封層115，所述塑封層115包圍所述芯片111，且所述塑封層115暴露出所述焊盤114 ;貫穿所述塑封層115的導(dǎo)電插塞116 ;位于所述塑封層115表面的再布線層117，所述再布線層117與所述焊盤114和導(dǎo)電插塞116電連接；位于所述再布線層117表面的焊球118。
[0038]其中，所述導(dǎo)電插塞116的形成步驟包括:采用刻蝕工藝在所述塑封層115內(nèi)形成貫穿至載體110表面的通孔；在所述通孔內(nèi)形成導(dǎo)電插塞116。
[0039]然而，由于所述塑封層115的厚度即所述芯片111的厚度，而所述通孔貫穿所述塑封層115，因此所述通孔的深度較深，所述通孔的深寬比較高；對形成所述通孔的刻蝕工藝具有較高的精度要求，所述刻蝕工藝的難度較大。其次，由于后續(xù)需要在所述通孔內(nèi)填充導(dǎo)電材料以形成導(dǎo)電插塞116，而所述通孔的深寬比較高，導(dǎo)致填充所述導(dǎo)電材料的難度較大。而且，由于所述導(dǎo)電插塞116形成于所述芯片111周圍，因此，需要精確定為所述導(dǎo)電插塞116相對于芯片的位置，因此，對于形成所述通孔時(shí)的定位精度要求較高。綜上，即使采用塑封通孔技術(shù)來實(shí)現(xiàn)堆疊芯片封裝，依舊面臨著工藝復(fù)雜、工藝難度較高、以及成本較高的問題。
[0040]為了解決上述問題，本發(fā)明提供一種封裝結(jié)構(gòu)，包括:塑封層，所述塑封層具有相對的第五表面和第六表面；位于所述塑封層內(nèi)的芯片，所述芯片具有相對的第一表面和第二表面，所述芯片的第二表面包括功能區(qū)，所述芯片的第一表面與所述塑封層的第五表面齊平；貫穿所述塑封層的連接鍵，所述連接鍵位于所述芯片周圍，所述連接鍵包括導(dǎo)電線，所述連接鍵包括第一端和第二端，所述連接鍵的第一端和第二端暴露出所述導(dǎo)電線，所述連接鍵的第一端與塑封層的第五表面齊平，所述連接鍵的第二端高于或齊平于所述塑封層的第六表面；位于所述塑封層第六表面的再布線層，所述再布線層與所述連接鍵的第二端以及芯片的功能區(qū)電連接；位于所述再布線層表面的第一焊球。
[0041]其中，在芯片周圍的載體表面直接固定連接鍵，所述連接鍵包括導(dǎo)電線，且所述連接鍵的第一端和第二端均暴露出導(dǎo)電線，而所述連接鍵貫穿所述塑封層，即所述導(dǎo)電線能夠自所述塑封層的第五表面貫穿至第六表面，以此實(shí)現(xiàn)芯片第一表面至第二表面的電連接。而且，所述連接鍵和芯片直接固定于所述塑封層內(nèi)，使所述連接鍵相對于所述芯片的位置更為精確且易于調(diào)控，不僅有利于保證封裝結(jié)構(gòu)的尺寸精確，而且有利于避免在布線層相對于所述連接鍵或芯片之間發(fā)生位置偏移。因此，所述封裝結(jié)構(gòu)的結(jié)構(gòu)簡單、制造成本降低，而且所述封裝結(jié)構(gòu)的尺寸更為精確，有利于縮小封裝結(jié)構(gòu)的尺寸。
[0042]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0043]圖3至圖16是本發(fā)明一實(shí)施例的封裝結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。
[0044]請參考圖3，提供載體200。
[0045]所述載體200為后續(xù)工藝提供工作平臺，用于承載芯片和后續(xù)形成的塑封