與借助犧牲插件形成穿襯底通孔相關(guān)的裝置、系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本技術(shù)涉及形成延伸穿過半導(dǎo)體裝置的襯底的穿襯底通孔。特定來(lái)說，本技術(shù)的一些實(shí)施例涉及形成穿硅通孔(TSV)。
【背景技術(shù)】
[0002]形成半導(dǎo)體裝置通常包含使半導(dǎo)體襯底或組合件經(jīng)受一系列處理步驟，每一步驟旨在添加、移除及/或變更材料。漸漸地，這些處理步驟可精確地且以極高密度形成電組件，例如晶體管、電容器及二極管。電組件之間的電連接的網(wǎng)絡(luò)可為復(fù)雜的，且在現(xiàn)代半導(dǎo)體裝置中通常延伸于多個(gè)層上方。從一層到另一層的連接可通過通孔形成，所述通孔是通過以所要圖案蝕刻孔穿過襯底而選擇性地形成。穿襯底通孔延伸穿過整個(gè)半導(dǎo)體裝置或襯底且電耦合在半導(dǎo)體裝置的相對(duì)側(cè)處的接觸件或其它特征。常規(guī)地，使用多步驟工藝形成穿襯底通孔，這包含形成穿過半導(dǎo)體裝置的正面的通孔且接著背面研磨(backgrind)或薄化背面直到通過背面暴露所述通孔。
【附圖說明】
[0003]參考下列圖式更好地理解本技術(shù)的許多方面。所述圖式中的組件不必按比例繪制。代替性地，強(qiáng)調(diào)清楚地說明本技術(shù)的原理。
[0004]圖1到14為說明在根據(jù)本技術(shù)的實(shí)施例的用于制成導(dǎo)電結(jié)構(gòu)的方法中的選定步驟的半導(dǎo)體裝置的部分示意橫截面圖。
[0005]圖15到19為說明在根據(jù)本技術(shù)的實(shí)施例的用于制成導(dǎo)電結(jié)構(gòu)的另一方法中的選定步驟的半導(dǎo)體裝置的部分示意橫截面圖。
[0006]圖20A及20B為說明由圖1到19中展示的方法制成的半導(dǎo)體裝置的部分示意橫截面圖。
[0007]圖21為說明根據(jù)本技術(shù)的實(shí)施例并入半導(dǎo)體裝置的系統(tǒng)的框圖。
【具體實(shí)施方式】
[0008]本文描述用于制造半導(dǎo)體裝置的方法的若干實(shí)施例的具體細(xì)節(jié)以及相關(guān)方法、裝置及系統(tǒng)。術(shù)語(yǔ)“半導(dǎo)體裝置”一般是指包含半導(dǎo)體材料的固態(tài)裝置。半導(dǎo)體裝置的實(shí)例包含邏輯裝置、存儲(chǔ)器裝置及二極管等。此外，術(shù)語(yǔ)“半導(dǎo)體裝置”可指代制成裝置或在變?yōu)橹瞥裳b置前的各個(gè)處理階段的組合件或其它結(jié)構(gòu)。取決于其所用于的上下文，術(shù)語(yǔ)“襯底”可指代晶片級(jí)襯底或單一化裸片級(jí)襯底。所屬領(lǐng)域的一般技術(shù)人員將認(rèn)識(shí)，可在晶片級(jí)或裸片級(jí)執(zhí)行本文描述的方法的適當(dāng)步驟。此外，除非上下文另有指示，否則可使用常規(guī)半導(dǎo)體制造技術(shù)形成本文揭示的結(jié)構(gòu)。舉例來(lái)說，可使用化學(xué)氣相沉積、物理氣相沉積、原子層沉積、旋涂及/或其它適當(dāng)技術(shù)沉積材料。類似地，可(例如)使用等離子蝕刻、濕式蝕刻、化學(xué)機(jī)械平坦化或其它適當(dāng)技術(shù)移除材料。
[0009]下文在例如導(dǎo)電插件或連接器(其在完成時(shí)完全延伸穿過襯底)的穿襯底通孔(例如，穿硅通孔)的上下文中描述本技術(shù)的許多實(shí)施例。所屬領(lǐng)域的一般技術(shù)人員還將理解，本技術(shù)可具有額外實(shí)施例(例如，包含晶片中的其它電連接器的實(shí)施例)，且本技術(shù)可在無(wú)本文中參考圖1到19描述的實(shí)施例的若干細(xì)節(jié)的情況下加以實(shí)踐。為便于參考，貫穿本發(fā)明，相同的參考數(shù)字用以識(shí)別相似或類似組件或特征，但是使用相同參考數(shù)字并未暗示所述部件應(yīng)被解釋為相同。實(shí)際上，在本文描述的許多實(shí)例中，相同編號(hào)的部件在結(jié)構(gòu)及/或功能上相異。此外，可使用相同陰影以指示橫截面中組分相似的材料，但是使用相同陰影并未暗示所述材料應(yīng)被解釋為相同。
[0010]通過以下步驟制作穿襯底通孔:在襯底中形成孔；使用導(dǎo)電材料填充所述孔；及接著在背面薄化所述襯底以通過所述襯底的背面暴露所述導(dǎo)電材料。形成所述孔的工藝可包含光刻工藝，其后接著一或多個(gè)濕式及/或干式化學(xué)蝕刻工藝。通常，此工藝跨晶片或裸片產(chǎn)生孔深度的一定量的變動(dòng)。舉例來(lái)說，所述變動(dòng)可為兩千?；蚋蟮臄?shù)量級(jí)。薄化工藝通常經(jīng)設(shè)計(jì)以適應(yīng)這些變動(dòng)。舉例來(lái)說，可執(zhí)行背面研磨工藝達(dá)額外時(shí)間以確保所有穿襯底通孔完全延伸穿過襯底。然而，因?yàn)榇┮r底通孔通常由軟金屬組成，所以這可導(dǎo)致跨襯底的金屬涂抹。此涂抹金屬可(例如)通過產(chǎn)生電短路而對(duì)裝置性能產(chǎn)生負(fù)面影響。舉例來(lái)說，銅極易移動(dòng)(mobile)，且跨襯底涂抹的銅可擴(kuò)散到晶體管級(jí)。另外，背面研磨及其它薄化工藝還具有一定量的變動(dòng)。這進(jìn)一步促成確保所有穿襯底通孔通過襯底的背面暴露所需的時(shí)間量。
[0011]根據(jù)本技術(shù)的實(shí)施例的方法可包含在穿襯底通孔的初始開口中形成犧牲插件。所述犧牲插件可包含(舉例來(lái)說)定位于導(dǎo)電材料與初始開口的底部之間的多晶硅插件。此犧牲插件可具有補(bǔ)償蝕刻或其它制造工藝(例如晶片薄化)的任何變動(dòng)的高度。所述犧牲插件還可在背面研磨或其它薄化工藝期間保護(hù)穿襯底通孔。預(yù)期所述犧牲插件消除與襯底背面處的金屬涂抹相關(guān)聯(lián)的若干問題。這又可改善裝置性能以及產(chǎn)量。此外，可移除所述犧牲插件以界定接觸區(qū)域(例如，開口或空隙)以在襯底的背面處形成一結(jié)構(gòu)。舉例來(lái)說，可圖案化所述背面以形成通過空隙與導(dǎo)電材料電耦合的導(dǎo)電柱或支座結(jié)構(gòu)(即，金屬結(jié)構(gòu))。此結(jié)構(gòu)可在裝置的背面處延伸超出襯底表面。在另一實(shí)例中，所述背面可包含通過空隙與導(dǎo)電材料電耦合的鑲嵌結(jié)構(gòu)。
[0012]圖1到14為說明根據(jù)本技術(shù)的實(shí)施例的用于制造穿襯底通孔或其它連接器的方法中的半導(dǎo)體裝置100的一部分的部分示意橫截面圖。圖1到8說明在形成穿襯底通孔或其它連接器的正面部分的各個(gè)階段中的半導(dǎo)體裝置100。如圖1中所示，半導(dǎo)體裝置100可包含襯底102、電組件104 (示意性展示)及從電組件104延伸穿過電介質(zhì)區(qū)域108的電極106。電組件104可為晶體管(即，雙極性或場(chǎng)效晶體管)、二極管、電容器或形成于襯底102中及/或上的另一適當(dāng)固態(tài)組件。在一些實(shí)施例中，電極106可為柵極電極，且半導(dǎo)體裝置100可進(jìn)一步包含源極電極(未展示)及漏極電極(未展示)。用于電極106的適當(dāng)材料包含鎢等。在一些實(shí)施例中，電極106可包含導(dǎo)電材料的堆疊，例如金屬焊墊、跡線及通孔的堆疊。類似地，電介質(zhì)區(qū)域108可包含電介質(zhì)材料的堆疊，例如二氧化硅材料或其它適當(dāng)電介質(zhì)材料。在所說明實(shí)施例中，掩模材料107覆蓋電極106及電介質(zhì)區(qū)域108以在后續(xù)處理期間保護(hù)電極106及半導(dǎo)體裝置100的其它特征。掩模材料107的實(shí)施例可包含碳化硅硬掩模或其它適當(dāng)掩模材料。
[0013]如圖2中所示，開口 110可經(jīng)形成穿過半導(dǎo)體裝置100的正面109。開口 110延伸穿過掩模材料107及電介質(zhì)區(qū)域108，且到襯底102中。例如，可使用光刻及蝕刻工藝跨襯底102形成多個(gè)開口 110。如所示，光刻及蝕刻工藝界定側(cè)壁，所述側(cè)壁延伸到在襯底102內(nèi)但未完全穿過襯底102的深度。這些工藝還界定襯底102的開口 110中的底部表面112，使得開口 110是“盲的(blind) ”(例如，在襯底102的背面處未開放)。在一些實(shí)施例中，可通過一個(gè)以上工藝(例如，通過經(jīng)設(shè)計(jì)用于蝕刻穿過不同類型的電介質(zhì)、半導(dǎo)體或其它材料的第一蝕刻工藝及第二蝕刻工藝)來(lái)形成開口 110。雖然為簡(jiǎn)化說明，在圖中僅展示一個(gè)開口 110，但半導(dǎo)體裝置100可包含多個(gè)開口。
[0014]圖3展示已在開口 110中及掩模材料107上形成電介質(zhì)襯里114后的半導(dǎo)體裝置100電介質(zhì)襯里114可為從大約0.05微米到大約1.5微米或從大約0.1微米到大約0.4微米，以使待形成于開口 110中的導(dǎo)電結(jié)構(gòu)(在圖2中未展示)與附近的結(jié)構(gòu)電隔離。用于電介質(zhì)襯里114的適當(dāng)材料包含二氧化硅等。如所示，可沉積或生長(zhǎng)電介質(zhì)襯里114。還可使用間隔物蝕刻來(lái)蝕刻電介質(zhì)襯里144，使得電介質(zhì)襯里114覆蓋開口 110中的側(cè)壁及底部表面112但未覆蓋開口 110外部的掩