一種功率集成器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及一種功率集成器件。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步，高科技智能集成電路發(fā)展的速度越來(lái)越快，推動(dòng)這項(xiàng)產(chǎn)業(yè)發(fā)展的動(dòng)力就是人們希望的生活便捷，這就需要將原本很多的管芯集成到一個(gè)封裝模塊上，達(dá)到小型便捷的目的，細(xì)分到半導(dǎo)體領(lǐng)域就是所謂的功率集成器件(CDMOS)產(chǎn)品，該產(chǎn)品可以將功能邏輯模塊跟高壓功率模塊集成到一個(gè)封裝模塊上，大大地提高了器件的集成度。
[0003]但是，由于CDMOS產(chǎn)品的復(fù)雜性導(dǎo)致其器件可靠性比較低，容易受可動(dòng)電荷與離子的影響。傳統(tǒng)的CDMOS產(chǎn)品中,娃半導(dǎo)體與金屬層之間的介質(zhì)層(ILD層)為未摻雜娃玻璃(USG) +硼磷硅玻璃(BPSG)結(jié)構(gòu)，但是此種結(jié)構(gòu)對(duì)于可動(dòng)電荷的抵抗能力弱，經(jīng)常導(dǎo)致器件可靠性失效，而在半導(dǎo)體生產(chǎn)過(guò)程以及器件封裝過(guò)程中不可避免的會(huì)引入大量的可動(dòng)離子跟電荷，例如工藝過(guò)程的鈉、鉀離子或封裝過(guò)程中的靜電以及樹脂電荷，這些電荷會(huì)比較容易穿透由USG及BPSG構(gòu)成的介質(zhì)層，影響硅半導(dǎo)體的特性，繼而嚴(yán)重影響器件的可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種功率集成器件，用以解決功率集成器件對(duì)于可動(dòng)電荷與離子的抵抗能力弱，嚴(yán)重影響器件的可靠性的問題。
[0005]為解決上述技術(shù)問題，本發(fā)明提供一種功率集成器件，包括襯底，以及形成在所述襯底上的半導(dǎo)體層圖案和金屬層圖案，在所述半導(dǎo)體層圖案和金屬層圖案之間形成有介質(zhì)層，其中，所述介質(zhì)層包括抗可動(dòng)離子絕緣層。
[0006]進(jìn)一步地，所述抗可動(dòng)離子絕緣層的材料選擇氮化硅。
[0007]進(jìn)一步地，所述抗可動(dòng)離子絕緣層的厚度為1000-3000埃。
[0008]進(jìn)一步地，所述介質(zhì)層還包括形成在所述半導(dǎo)體層圖案和抗可動(dòng)離子絕緣層之間的緩沖層，用于改善抗可動(dòng)離子絕緣層與半導(dǎo)體層之間的應(yīng)力。
[0009]進(jìn)一步地，所述緩沖層的材料選擇二氧化硅。
[0010]進(jìn)一步地，所述緩沖層的厚度為500-3500埃。
[0011]進(jìn)一步地，所述金屬層圖案位于所述半導(dǎo)體層圖案的上方；
[0012]所述介質(zhì)層還包括形成在所述抗可動(dòng)離子絕緣層和金屬層之間的過(guò)渡層，用于提高金屬層的均勻性。
[0013]進(jìn)一步地，所述過(guò)渡層的材料選擇硼磷硅玻璃。
[0014]進(jìn)一步地，所述過(guò)渡層的厚度為4000-15000埃。
[0015]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0016]上述技術(shù)方案中，通過(guò)設(shè)置半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層包括抗可動(dòng)離子絕緣層，使得可動(dòng)電荷與離子不容易穿透介質(zhì)層，影響半導(dǎo)體的特性，提高了功率集成器件對(duì)于可動(dòng)電荷與離子的抵抗能力，從而改善了功率集成器件的可靠性。
【附圖說(shuō)明】
[0017]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1表示本發(fā)明實(shí)施例中功率集成器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]下面將結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
[0020]對(duì)于功率集成器件，其上具有半導(dǎo)體層形成的圖案和金屬層形成的圖案，以及形成在半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層ILD和形成在金屬層圖案之間的介質(zhì)層MD。現(xiàn)有技術(shù)中，當(dāng)金屬層圖案位于半導(dǎo)體層圖案上方時(shí)，半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層ILD包括USG和BPSG，其中，USG用于改善應(yīng)力，BPSG用于提高金屬的填充能力，使得金屬層分布更均勻。但是此種介質(zhì)層結(jié)構(gòu)對(duì)于可動(dòng)電荷與離子的抵抗能力弱，工藝過(guò)程或封裝過(guò)程中的靜電以及樹脂電荷比較容易穿透由USG及BPSG構(gòu)成的介質(zhì)層，影響半導(dǎo)體的特性，繼而嚴(yán)重影響功率集成器件的可靠性。
[0021]為了解決上述技術(shù)問題，本發(fā)明提供一種功率集成器件，其包括襯底，以及形成在所述襯底上的半導(dǎo)體圖案和金屬層圖案，在所述半導(dǎo)體層圖案和金屬層圖案之間形成有介質(zhì)層。所述介質(zhì)層包括抗可動(dòng)離子絕緣層，其具有較好的電絕緣性，產(chǎn)品工藝過(guò)程或封裝過(guò)程中的靜電以及樹脂電荷不容易穿透抗可動(dòng)離子絕緣層，從而提高功率集成器件的可靠性。
[0022]其中，所述襯底一般為重?fù)诫s的半導(dǎo)體襯底。所述半導(dǎo)體圖案一般為硅半導(dǎo)體圖案。
[0023]本發(fā)明的技術(shù)方案，通過(guò)設(shè)置半導(dǎo)體層圖案和金屬層之間的介質(zhì)層包括抗可動(dòng)離子絕緣層，使得可動(dòng)電荷與離子不容易穿透介質(zhì)層，影響半導(dǎo)體的特性，提高了功率集成器件對(duì)于可動(dòng)電荷與離子的抵抗能力，從而改善了功率集成器件的可靠性。
[0024]進(jìn)一步地，所述抗可動(dòng)離子絕緣層的材料可以選擇氮化硅。具體為，在低壓爐管環(huán)境下，由二氯二氫硅跟氨氣反應(yīng)生成的氮化硅(LPSIN)，此種氮化硅形成的抗可動(dòng)離子絕緣層應(yīng)力大，電絕緣性好。
[0025]其中，所述抗可動(dòng)離子絕緣層的厚度為1000-3000埃，優(yōu)選2000埃。
[0026]由于半導(dǎo)體層圖案和抗可動(dòng)離子絕緣層之間也會(huì)存在應(yīng)力較大的問題，為此，可以在半導(dǎo)體層圖案和抗可動(dòng)離子絕緣層之間的緩沖層，用于改善抗可動(dòng)離子絕緣層與半導(dǎo)體層之間的應(yīng)力。
[0027]具體的，所述緩沖層的材料可以選擇二氧化硅，如:USG、LPTE0S。本實(shí)施例中優(yōu)選所述緩沖層的材料為L(zhǎng)PTE0S，因?yàn)橹苽銵PTEOS的工藝溫度比制備USG的工藝溫度高，致密性更好些。
[0028]其中，所述緩沖層的厚度為500-3500埃，優(yōu)選2000埃。
[0029]當(dāng)所述金屬層圖案位于所述半導(dǎo)體層圖案的上方時(shí)，優(yōu)選地，所述介質(zhì)層還包括形成在所述抗可動(dòng)離子絕緣層和金屬層圖案之間的過(guò)渡層，用于提高金屬層的均勻性。
[0030]具體的，所述過(guò)渡層的材料可以選擇BPSG，其具有較好的流動(dòng)性，可以為后續(xù)工藝流程中的金屬濺射提供良好的濺射基面，提高形成的金屬層的均勻性。
[0031]其中，所述過(guò)渡層的厚度為4000-15000埃，優(yōu)選8000埃。
[0032]需要說(shuō)明的是，上述只是舉例說(shuō)明所述介質(zhì)層中各絕緣層(包括緩沖層、抗可動(dòng)離子絕緣層、過(guò)渡層)可以選擇的材料，并不是一種限定，所述介質(zhì)層中的各絕緣層也可以選擇其他具有相應(yīng)功能的材料。
[0033]當(dāng)然，所述介質(zhì)層還可以包括其他材料的絕緣層，在此不再一一列出。
[0034]另外，文中所涉及到的各絕緣層的厚度范圍為典型的厚度范圍，具體厚度可根據(jù)實(shí)際情況做適當(dāng)調(diào)節(jié)，如:產(chǎn)品的厚度要求。
[0035]本實(shí)施例中，只是具體說(shuō)明功率集成器件中半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層結(jié)構(gòu)。對(duì)于其他結(jié)構(gòu)，如:半導(dǎo)體圖案和金屬層圖案，均可參照現(xiàn)有技術(shù)中的結(jié)構(gòu)，在此不再詳述。
[0036]下面將結(jié)合圖1，具體介紹本發(fā)明實(shí)施例中功率集成器件的制作工藝過(guò)程:
[0037]步驟1、在硅襯底10上形成半導(dǎo)體層圖案20。
[0038]其中，在硅襯底10上形成半導(dǎo)體層圖案20之前，還可以在硅襯底10上形成其他器件圖形。
[0039]步驟2、在完成步驟2的硅襯底10上生長(zhǎng)一層厚度為2000埃的LPTE0S50，用于改善后續(xù)工藝過(guò)程中LPSIN對(duì)硅襯底10的應(yīng)力。
[0040]步驟3、在LPTE0S50上生長(zhǎng)一層厚度為2000埃的LPSIN40，用于阻斷可動(dòng)離子與電荷對(duì)器件電性的影響，改善功率器件的可靠性。
[0041]步驟4、在LPSIN40上沉積一層厚度為8000埃的BPSG60，目的是利用BPSG較好的流動(dòng)性，為后續(xù)工藝流程中的金屬濺射提供良好的濺射基面。
[0042]步驟5、在BPSG60上形成金屬層圖案30。
[0043]其中，在金屬層圖案30之后，還可以在硅襯底10上形成其他器件圖形。
[0044]經(jīng)實(shí)踐檢驗(yàn)，本發(fā)明的技術(shù)方案對(duì)功率集成器件的可靠性改善明顯，并且本結(jié)構(gòu)可應(yīng)用至半導(dǎo)體器件中所有需要做ILD層次的產(chǎn)品。
[0045]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和替換，這些改進(jìn)和替換也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種功率集成器件，包括襯底，以及形成在所述襯底上的半導(dǎo)體層圖案和金屬層圖案，在所述半導(dǎo)體層圖案和金屬層圖案之間形成有介質(zhì)層，其特征在于，所述介質(zhì)層包括抗可動(dòng)離子絕緣層。
2.根據(jù)權(quán)利要求1所述的功率集成器件，其特征在于，所述抗可動(dòng)離子絕緣層的材料選擇氮化硅。
3.根據(jù)權(quán)利要求2所述的功率集成器件，其特征在于，所述抗可動(dòng)離子絕緣層的厚度為 1000-3000 埃。
4.根據(jù)權(quán)利要求1所述的功率集成器件，其特征在于，所述介質(zhì)層還包括形成在所述半導(dǎo)體層圖案和抗可動(dòng)離子絕緣層之間的緩沖層，用于改善抗可動(dòng)離子絕緣層與半導(dǎo)體層之間的應(yīng)力。
5.根據(jù)權(quán)利要求4所述的功率集成器件，其特征在于，所述緩沖層的材料選擇二氧化硅。
6.根據(jù)權(quán)利要求5所述的功率集成器件，其特征在于，所述緩沖層的厚度為500-3500埃。
7.根據(jù)權(quán)利要求1所述的功率集成器件，其特征在于，所述金屬層圖案位于所述半導(dǎo)體層圖案的上方； 所述介質(zhì)層還包括形成在所述抗可動(dòng)離子絕緣層和金屬層之間的過(guò)渡層，用于提高金屬層的均勻性。
8.根據(jù)權(quán)利要求7所述的功率集成器件，其特征在于，所述過(guò)渡層的材料選擇硼磷硅玻璃。
9.根據(jù)權(quán)利要求8所述的功率集成器件，其特征在于，所述過(guò)渡層的厚度為4000-15000 埃。
【專利摘要】本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，公開了一種功率集成器件。該功率集成器件包括半導(dǎo)體層圖案和金屬層圖案，以及位于半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層。通過(guò)設(shè)置半導(dǎo)體層圖案和金屬層圖案之間的介質(zhì)層包括抗可動(dòng)離子絕緣層，使得可動(dòng)電荷與離子不容易穿透介質(zhì)層，影響半導(dǎo)體的特性，提高了功率集成器件對(duì)于可動(dòng)電荷與離子的抵抗能力，從而改善了功率集成器件的可靠性。
【IPC分類】H01L23-522
【公開號(hào)】CN104810350
【申請(qǐng)?zhí)枴緾N201410037695
【發(fā)明人】鄭玉寧, 陳建國(guó), 張楓
【申請(qǐng)人】北大方正集團(tuán)有限公司, 深圳方正微電子有限公司
【公開日】2015年7月29日
【申請(qǐng)日】2014年1月26日