功率半導(dǎo)體器件及其制造方法
【專利說明】功率半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)
[0002]本申請(qǐng)要求于2013年11月15日在美國專利商標(biāo)局提交的臨時(shí)專利申請(qǐng)第61/905，019號(hào)的優(yōu)先權(quán)，以及于2014年I月6日在韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)第10-2014-0001516號(hào)的優(yōu)先權(quán)，將其公開通過引用結(jié)合于此。
技術(shù)領(lǐng)域
[0003]本公開涉及功率半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0004]近來，由于就制造具有各種形狀的絕緣柵雙極晶體管(IGBT)器件而言的顯著進(jìn)步，IGBT已經(jīng)廣泛地用在大容量的工業(yè)產(chǎn)品和電動(dòng)汽車以及家庭用具中。
[0005]所述IGBT器件的一個(gè)主要的優(yōu)勢(shì)為與金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)不同的雙極性操作，其可以產(chǎn)生電導(dǎo)率調(diào)制現(xiàn)象，使得取決于晶片原料的串聯(lián)電阻在導(dǎo)通操作時(shí)可以降低。
[0006]具體地，在高擊穿電壓和高電流產(chǎn)品中，與MOSFET相比，IGBT器件通過減少串聯(lián)電阻而具有顯著的低正向傳導(dǎo)損耗，使得功耗可以降低。
[0007]因此，近來IGBT技術(shù)的研究已經(jīng)向著顯著增加電導(dǎo)率調(diào)制現(xiàn)象的技術(shù)發(fā)展。具體地，已經(jīng)積極地開發(fā)了積累空穴的技術(shù)。
[0008]由于IGBT器件中的空穴被注入在P型集電極層中并且向著發(fā)射極層逐漸湮滅，所以，越靠近所述發(fā)射極層，傳導(dǎo)損耗越高。
[0009]為了解決該問題，已經(jīng)應(yīng)用了減少成為空穴的最終移動(dòng)路徑的溝槽之間的間隔，即，臺(tái)面區(qū)域的寬度以限制空穴的移動(dòng)的技術(shù)。
[0010]在以下的相關(guān)技術(shù)文獻(xiàn)(專利文獻(xiàn)I)中已經(jīng)公開了絕緣柵雙極晶體管(IGBT)。
[0011][相關(guān)技術(shù)文獻(xiàn)]
[0012](專利文獻(xiàn)1)US2011-0180813A

【發(fā)明內(nèi)容】

[0013]本公開的一方面可以提供一種能夠顯著地增加電導(dǎo)率調(diào)制現(xiàn)象的功率半導(dǎo)體器件及其制造方法。
[0014]根據(jù)本公開內(nèi)容的一方面，功率半導(dǎo)體器件可以包括:基板，具有一個(gè)表面和與所述一個(gè)表面相對(duì)的另一個(gè)表面并且由第一導(dǎo)電型漂移層形成；第二導(dǎo)電型半導(dǎo)體基板，形成在所述基板的另一個(gè)表面上；第一導(dǎo)電型擴(kuò)散層，形成在所述基板中并且雜質(zhì)濃度高于漂移層的雜質(zhì)濃度；第二導(dǎo)電型阱層，形成在所述基板的一個(gè)表面內(nèi)；溝槽，從包括阱層的所述基板的一個(gè)表面形成，以在深度方向上穿透擴(kuò)散層；第一絕緣膜，形成在包括溝槽的內(nèi)壁所述基板的表面上；以及第一電極，形成在所述溝槽中，其中，擴(kuò)散層在深度方向上的的雜質(zhì)摻雜分布的峰值點(diǎn)在阱層的下表面和溝槽的下表面之間的區(qū)域中，以及擴(kuò)散層在橫向上的雜質(zhì)摻雜濃度的峰值點(diǎn)在接觸溝槽的側(cè)面區(qū)域中。
[0015]擴(kuò)散層在深度方向上的雜質(zhì)摻雜分布的峰值點(diǎn)可以在阱層的下表面和溝槽的下表面之間的區(qū)域中。
[0016]阱層在深度方向上的雜質(zhì)摻雜分布的峰值點(diǎn)可以位于所述基板的一個(gè)表面中。
[0017]擴(kuò)散層可以以半圓形形成在基于溝槽的中心部的至少一側(cè)上，并且接觸相鄰的擴(kuò)散層形成單層。
[0018]擴(kuò)散層在深度方向上的雜質(zhì)摻雜分布的峰值點(diǎn)可以形成為在深度方向上與阱層隔開。
[0019]當(dāng)高電流流過時(shí)，可以在擴(kuò)散層的中心部形成空穴移動(dòng)穿過的路徑。
[0020]根據(jù)本公開的另一個(gè)方面，一種功率半導(dǎo)體器件可以包括:基板，具有一個(gè)表面和與所述一個(gè)表面相對(duì)的另一個(gè)表面并且由第一導(dǎo)電型漂移層形成；第二導(dǎo)電型半導(dǎo)體基板，形成在所述基板的另一個(gè)表面上；第一導(dǎo)電型擴(kuò)散層，形成在所述基板中并且雜質(zhì)濃度高于漂移層的雜質(zhì)濃度；第二導(dǎo)電型阱層，形成在所述基板的一個(gè)表面內(nèi)；溝槽，從包括阱層的所述基板的一個(gè)表面形成，以在深度方向上穿透擴(kuò)散層；第一絕緣膜，形成在包括溝槽的內(nèi)壁的所述基板的表面上；以及第一電極，形成在溝槽中，擴(kuò)散層的在深度方向上的雜質(zhì)摻雜分布的峰值點(diǎn)位于阱層的下表面和溝槽的下表面之間的區(qū)域中。
[0021]根據(jù)本公開的另一方面，一種制造功率半導(dǎo)體器件的方法可以包括:準(zhǔn)備具有一個(gè)表面和與所述一個(gè)表面相對(duì)的另一個(gè)表面并且由第一導(dǎo)電型漂移層形成的基板；形成具有用于在基板的一個(gè)表面中形成溝槽的開口部分的蝕刻掩模；從基板的一個(gè)表面在深度方向上形成對(duì)應(yīng)于開口部分的初級(jí)溝槽；通過將第一導(dǎo)電型雜質(zhì)注入至初級(jí)溝槽中并執(zhí)行熱擴(kuò)散處理從而使得注入的雜質(zhì)向鄰近的其他初級(jí)溝槽擴(kuò)散，來形成雜質(zhì)濃度高于漂移層的第一導(dǎo)電型擴(kuò)散層；通過形成次級(jí)溝槽以從初級(jí)溝槽的下表面在深度方向上延伸并穿透擴(kuò)散層，來完成最終溝槽；以及在基板的一個(gè)表面形成第二導(dǎo)電型阱層。
[0022]擴(kuò)散層在橫向上的雜質(zhì)摻雜濃度的峰值點(diǎn)位于接觸最終溝槽側(cè)面的區(qū)域中。
[0023]擴(kuò)散層在深度方向上的雜質(zhì)摻雜分布的峰值點(diǎn)位于阱層的下表面和溝槽的下表面之間的區(qū)域中。
[0024]可以將第二導(dǎo)電型雜質(zhì)注入至基板的一個(gè)表面，從而使得阱層的摻雜分布的峰值點(diǎn)位于基板的一個(gè)表面中，來執(zhí)行阱層的形成。
【附圖說明】
[0025]從以下結(jié)合附圖的詳細(xì)說明中，將更清楚地理解本公開的以上和其他方面、特征以及其他優(yōu)點(diǎn)，其中:
[0026]圖1至圖6是用于描述根據(jù)本公開示例性實(shí)施方式的制造功率半導(dǎo)體器件的方法的處理截面圖；
[0027]圖7是示出基于圖6的A-A’線的各個(gè)區(qū)域的摻雜分布的曲線圖；
[0028]圖8是示意性地示出飽和電壓Vce (sat)和閾電壓VGE (th)根據(jù)擴(kuò)散層的雜質(zhì)濃度而改變的曲線圖；
[0029]圖9是通過根據(jù)Vce的改變測(cè)量Ic而獲得的曲線圖；
[0030]圖10是示出在深度方向上根據(jù)功率半導(dǎo)體器件的深度的累積的空穴的量的模擬結(jié)果的曲線圖；
[0031]圖11是示出基于圖6的B-B’線的各個(gè)區(qū)域的摻雜分布的曲線圖；以及
[0032]圖12是圖6的C部分的放大圖，并且示意性地示出當(dāng)功率半導(dǎo)體器件導(dǎo)通時(shí)電子流和空穴流的流動(dòng)的截面圖。
【具體實(shí)施方式】
[0033]在下文中，將參照附圖詳細(xì)說明本公開的實(shí)施方式。然而，本發(fā)明可以許多不同的形式來體現(xiàn)并且不應(yīng)被解釋為限于本文中所闡述的實(shí)施方式。相反，提供這些實(shí)施方式將使得本公開詳盡和完整，并且向本領(lǐng)域中的技術(shù)人員充分傳達(dá)本公開的范圍。在附圖中，為清楚起見，元件的形狀和尺寸可被放大，并且將通篇使用相同參考標(biāo)號(hào)來指代相同的或者相應(yīng)的元件。
[0034]功率開關(guān)可以通過功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、絕緣柵雙極晶體管(IGBT)、具有各種形狀的半導(dǎo)體閘流管以及與以上提及的器件相似的器件中任一個(gè)來實(shí)施。在本文中公開的大部分新技術(shù)將基于IGBT來描述。然而，本文中公開的本公開的若干示例性實(shí)施方式并不限于IGBT，除IGBT之外，同樣可以應(yīng)用至包括功率MOSFET和幾種類型的半導(dǎo)體閘流管的功率開關(guān)技術(shù)。此外，本公開的若干示例性實(shí)施方式將被描述為包括特定的P型和η型區(qū)域。然而，本文中公開的若干區(qū)域的導(dǎo)電型可以應(yīng)用于具有相反導(dǎo)電型的類似器件。
[0035]此外，本文中使用的η型或者P型可以定義為第一導(dǎo)電型或者第二導(dǎo)電型。同時(shí)，第一導(dǎo)電型和第二導(dǎo)電型表示不同的導(dǎo)電型。
[0036]此外，通?！?+ ”表示區(qū)域被重?fù)诫s的狀態(tài)，以及表示區(qū)域被輕摻雜的狀態(tài)。
[0037]在下文中，為了使描述清楚，將描述第一導(dǎo)電型是η型以及第二導(dǎo)電型是P型的情況，但是本公開不限于此。
[0038]在附圖中，X軸方向指橫向，以及y軸方向指深度方向。
[0039]在下文中，為清楚說明，首先將描述制造功率半導(dǎo)體器件的方法。
[0040]制造功率半導(dǎo)體器件的方法
[0041]圖1至圖6是用于描述根據(jù)本公開示例性實(shí)施方式的制造功率半導(dǎo)體器件的方法的示意性處理截面圖。
[0042]在下文中，將參考圖1至圖6描述根據(jù)本公開的示例性實(shí)施方式的制造功率半導(dǎo)體器件的方法。
[0043]首先，參照?qǐng)D1，可以形成具有一個(gè)表面和與一個(gè)表面相對(duì)的另一個(gè)表面并且由第一導(dǎo)電型漂移層120形成的基板。
[0044]在這種情況下，漂移層120可具有對(duì)應(yīng)N型的導(dǎo)電型，但不限于此。
[0045]隨后參照?qǐng)D1，可以在基板的一個(gè)表面上形成具有用于形成溝槽的開口部分的蝕刻掩模10。
[0046]蝕刻掩模10可以由氧化物形成。
[0047]由于蝕刻掩模10是由氧化物形成，所以可以順序執(zhí)行離子注入和熱擴(kuò)散處理。
[0048]此外，由于蝕刻掩模10可以由氧化物形成，所以可以使用一個(gè)蝕刻掩模10來處理初級(jí)溝槽130a和次級(jí)溝槽130b。
[0049]隨后參照?qǐng)D1，可以從基板的表面在深度方向上形成對(duì)應(yīng)于開口部分的初級(jí)溝槽130ao
[0050]然后，參照?qǐng)D2和圖3，通過對(duì)初級(jí)溝槽130a執(zhí)行離子注入和熱擴(kuò)散處理，可以形成濃度比第一導(dǎo)電型漂移層120的濃度高的第一導(dǎo)電型擴(kuò)散層140。
[0051]在這種情況下，第一導(dǎo)電型擴(kuò)散層140可以被形成為具有比第一導(dǎo)電型漂移層120的濃度高的濃度。
[0052]例如，擴(kuò)散層140可具有對(duì)應(yīng)于NO型的導(dǎo)電型。
[0053]由于擴(kuò)散層140利用蝕刻掩模10形成在所述溝槽130a的下部，而不是形成在功率半導(dǎo)體器件的端部區(qū)域，所以，可以防止功率半導(dǎo)體器件的擊穿電壓的降低等，從而可以提高功率半導(dǎo)體