一種陣列基板及其制備方法
【技術領域】
[0001]本發(fā)明涉及一種低溫多晶硅(LTPS)陣列基板及其制備方法，尤其涉及一種可有效增加電容的陣列基板及其制備方法。
【背景技術】
[0002]近年來人們對顯示器的分辨率要求越來越高，相應地像素內可布線的空間越來越小，像素內電容大小直接影響像素電學特性進而影響顯示特性，因此在有限的布圖空間內提高像素內電容值顯得尤為重要。
[0003]如圖1、圖2所示，為傳統(tǒng)方式形成陣列基板的電容器及薄膜晶體管膜層結構的橫截面視圖。圖1包括玻璃襯底11，分為薄膜晶體管區(qū)A和電容器區(qū)B，玻璃沉底11上形成緩沖層12，在緩沖層12上形成非晶硅層，對非晶硅層進行晶化形成多晶硅層，對多晶硅層進行P—離子注入形成半導體層。利用光刻的方法在薄膜晶體管區(qū)A形成薄膜晶體管半導體層和在電容器區(qū)B形成電容器半導體層，利用對電容器電極離子注入的光罩對B區(qū)域的電容器半導體層進行P+雜質摻入，形成電容器的第一電極14，然后上方形成對應覆蓋薄膜晶體管區(qū)A和電容器區(qū)B的第一柵極絕緣層15與第二柵極絕緣層16，再形成電容器第二電極18與薄膜晶體管柵電極17，然后以薄膜晶體管柵電極17作為阻擋層對薄膜晶體管半導體層進行P+雜質摻入，形成源電極區(qū)13a，漏電極區(qū)13b以及由于柵電極17的遮擋而未經P+摻雜的溝道區(qū)13c。電容絕緣層厚度為第一柵極絕緣層15與第二柵極絕緣層16厚度之和。
[0004]圖2示出了傳統(tǒng)提升電容值的方法，即在圖1膜層結構基礎上形成層間絕緣層19，在層間絕緣層上形成源電極20a，漏電極20b及第三電極21，第二電極18與第一電極14形成電容器Cl，第二電極18與第三電極21形成電容器C2，最終總電容為Cl加C2。
[0005]采用圖2所示方法雖然可以提升電容值，但隨著像素尺寸的減小仍不能滿足設計的要求。

【發(fā)明內容】

[0006]為了解決上述技術問題，本發(fā)明提供了一種提升電容器容值的陣列基板制備方法及其結構。
[0007]本發(fā)明提供的陣列基板，包括:
襯底，包括薄膜晶體管區(qū)和電容器區(qū)；
緩沖層，形成于所述襯底上，覆蓋薄膜晶體管區(qū)和電容器區(qū)；
半導體圖案層，形成于所述緩沖層上，包括:源、漏電極區(qū)，對應于薄膜晶體管區(qū)上方；第一電極，對應于電容器區(qū)上方；
第一柵極絕緣層，形成于半導體圖案層上，對應覆蓋襯底除第一電極之外的區(qū)域；
第二柵極絕緣層，形成于第一柵極絕緣層上方，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
第一導電圖案層，形成于第二柵極絕緣層上，包括:柵電極，對應于薄膜晶體管區(qū)上方；第二電極，對應于電容器區(qū)上方；
層間絕緣層，形成于第一導電圖案層上，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
第二導電圖案層，形成于所述層間絕緣層上，包括:源電極和漏電極，對應于薄膜晶體管區(qū)上方，其中，源電極和漏電極通過形成于層間絕緣層、第二柵極絕緣層和第一柵極絕緣層的通孔與所述源、漏電極區(qū)耦合；第三電極，對應于電容器區(qū)上方。
[0008]作為優(yōu)選技術方案，所述源、漏電極區(qū)包括源電極區(qū)、溝道區(qū)和漏電極區(qū)，所述柵電極對應形成于溝道區(qū)的上方，所述源電極與源電極區(qū)耦合，所述漏電極與漏電極區(qū)耦合。
[0009]作為優(yōu)選技術方案，所述襯底為玻璃材質；所述緩沖層為二氧化硅層，或者，所述緩沖層為由二氧化硅層與氮化硅層構成的雙層結構；所述半導體圖案層為多晶硅材質；所述第一柵極絕緣層為二氧化硅或氮化硅；所述第二柵極絕緣層為二氧化硅或氮化硅；所述第一導電圖案層和第二導電圖案層均為金屬材質；所述層間絕緣層為二氧化硅層、氮化硅層，或由氧化硅層與氮化硅層構成的雙層結構。
[0010]作為優(yōu)選技術方案，所述緩沖層為二氧化硅層與氮化硅層構成的雙層結構，氮化硅層厚度為500A?1000A，二氧化硅層厚度為1000A?2000A ；
作為優(yōu)選技術方案，所述半導體圖案層的厚度為500A100A。
[0011]作為優(yōu)選技術方案，所述第一柵極絕緣層的厚度為800A1000A。
[0012]作為優(yōu)選技術方案，所述第二柵極絕緣層的厚度為400A1000A。
[0013]作為優(yōu)選技術方案，所述第一導電圖案層為單層MO或M0/A1/M0三層金屬結構。
[0014]作為優(yōu)選技術方案，所述第二導電圖案層為Ti/Al/Ti的三層金屬結構。
[0015]本發(fā)明提供上述陣列基板的制備方法，包括:
1)在襯底上形成緩沖層，緩沖層覆蓋襯底的薄膜晶體管區(qū)和電容器區(qū)；
2)在緩沖層上沉積非晶硅層，該非晶硅層通過晶化形成多晶硅層，利用光刻形成對應于薄膜晶體管區(qū)上方的薄膜晶體管多晶硅層和對應于電容器區(qū)上方的電容器多晶硅層，然后對薄膜晶體管多晶硅層和電容器多晶硅層進行P_離子摻雜，形成半導體圖案層的薄膜晶體管半導體層和電容器半導體層；
3)在半導體圖案層上形成一絕緣層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)，采用電容器第一電極摻雜用光罩進行曝光顯影，光阻覆蓋所述絕緣層除電容器半導體層上方以外的區(qū)域，對電容器半導體層進行P+離子摻雜，形成第一電極，然后刻蝕除去該絕緣層于第一電極上的部分，形成第一柵極絕緣層；
4)在第一柵極絕緣層上形成第二柵極絕緣層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
5)在第二柵極絕緣層上形成第一導電圖案層，包括柵電極和第二電極，柵電極對應形成于薄膜晶體管半導體層上方，第二電極對應形成與第一電極上方，以柵電極作為遮擋層對薄膜晶體管半導體層進行P+離子摻雜，形成源、漏電極區(qū)的源電極區(qū)、漏電極區(qū)以及由于柵電極的遮擋而未進行P+離子摻雜的溝道區(qū)；
6)在第一導電圖案層上形成層間絕緣層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
7)利用光刻的方法，將層間絕緣層、第二柵極絕緣層和第一柵極絕緣層蝕刻出顯露出源、漏電極區(qū)的源電極區(qū)和漏電極區(qū)的通孔；
8)在層間絕緣層上形成第二導電圖案層，該第二導電圖案層包括對應形成于薄膜晶體管區(qū)上方的源電極和漏電極，以及對應形成于電容器區(qū)上方的第三電極，其中源電極通過通孔耦合至源、漏電極區(qū)的源電極區(qū)，漏電極通過通孔耦合至源、漏電極區(qū)的漏電極區(qū)。
[0016]作為優(yōu)選技術方案，步驟3)的絕緣層為氧化硅。
[0017]作為優(yōu)選技術方案，步驟5)為:
在第二柵極絕緣層上形成一導電材質層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)，然后利用光刻的方法形成第一導電圖案層的柵電極和第二電極，柵電極對應形成于薄膜晶體管半導體層上方，第二電極對應形成與第一電極上方，以柵電極作為遮擋層對薄膜晶體管半導體層進行P+離子摻雜，形成源、漏電極區(qū)的源電極區(qū)、漏電極區(qū)以及由于柵電極的遮擋而未進行P+離子摻雜的溝道區(qū)。
[0018]作為優(yōu)選技術方案,步驟8)為:
在層間絕緣層上形成一導電材質層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)，通過光刻的方法，形成第二導電圖案層，該第二導電圖案層包括對應形成于薄膜晶體管區(qū)上方的源電極和漏電極，以及對應形成于電容器區(qū)上方的第三電極，其中源電極通過通孔耦合至源、漏電極區(qū)的源電極區(qū)，漏電極通過通孔耦合至源、漏電極區(qū)的漏電極區(qū)。
[0019]本發(fā)明另提供一種所述陣列基板的制備方法，包括:
1)在襯底上形成緩沖層，緩沖層覆蓋襯底的薄膜晶體管區(qū)和電容器區(qū)；
2)緩沖層上沉積非晶硅層，該非晶硅層通過晶化形成多晶硅層，利用光刻形成對應于薄膜晶體管區(qū)上方的薄膜晶體管多晶硅層和對應于電容器區(qū)上方的電容器多晶硅層，然后對薄膜晶體管多晶硅層和電容器多晶硅層進行P_離子摻雜，形成半導體圖案層的薄膜晶體管半導體層和電容器半導體層；
3)在半導體圖案層上形成光阻層，采用電容器第一電極摻雜用光罩進行曝光顯影，光阻層覆蓋除電容器半導體層外的區(qū)域，對電容器半導體層進行P+離子摻雜形成第一電極；除去該光阻層后，在半導體圖案層上形成一絕緣層，對應覆蓋襯底的薄膜晶體管區(qū)和電容器區(qū)，采用電容器第一電極摻雜用光罩進行曝光顯影刻蝕除去該絕緣層于第一電極上的部分，形成第一柵極絕緣層；
4)在第一柵極絕緣層上形成第二柵極絕緣層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
5)在第二柵極絕緣層上形成第一導電圖案層，包括柵電極和第二電極，柵電極對應形成于薄膜晶體管半導體層上方，第二電極對應形成與第一電極上方，以柵電極作為遮擋層對薄膜晶體管半導體層進行P+離子摻雜，形成源、漏電極區(qū)的源電極區(qū)、漏電極區(qū)以及由于柵電極的遮擋而未進行P+離子摻雜的溝道區(qū)；
6)在第一導電圖案層上形成層間絕緣層，對應覆蓋薄膜晶體管區(qū)和電容器區(qū)；
7)利用光刻的方法，將層間絕緣層、第二柵極絕緣層和第一柵極絕緣層蝕刻出顯露出源、漏電極區(qū)的源電極區(qū)和漏電極區(qū)的通孔；
8)在層間絕緣層上形成第二導電圖案層，該第二導電圖案層包括對應形成于薄膜晶體管區(qū)上方的源電極和漏電極，以及對應形成于電容器區(qū)上