本發(fā)明涉及半導(dǎo)體封裝技術(shù)，尤其涉及一種混合系統(tǒng)。

背景技術(shù)：

近來，電子產(chǎn)品趨于具有更高的效率以及更小的體積。因此，持續(xù)地微型化安裝于pcb上的半導(dǎo)體芯片的尺寸，同時不斷增大pcb上傳送的電子信號的頻率。

現(xiàn)代的個人電子設(shè)備，諸如移動電話，一般具有高整合度和低功耗設(shè)計(jì)。這些設(shè)備使用soc(system-on-chip，片上系統(tǒng))，pop(package-on-package，封裝上封裝或堆疊封裝)以及非易失性nand(與非門)閃存。soc將多種功能整合于一個芯片上，諸如通用處理，加速處理，存儲控制和通信連接。為了滿足普通移動設(shè)備嚴(yán)格的功率和空間約束，這些芯片將cpu(centralprocessingunit，中央處理單元)與其他元件組合為單個緊湊的物理封裝。

一些計(jì)算系統(tǒng)在他們的主存儲器中使用dram(dynamicrandomaccessmemory，動態(tài)隨機(jī)存取存儲器)ic(integratedcircuit，集成電路)。如本領(lǐng)域所知，dram通過在每個記憶單元中的電容上存儲一定數(shù)量的電荷來存儲邏輯“1”或者邏輯“0”，從而維持信息。

近來，高密度的lpddr4(the4thgenerationoflowpowerdoubledatarate，第4代低功耗雙倍數(shù)據(jù)速率)dram已引入到移動平臺上。為了保證系統(tǒng)性能，存儲控制器的ip(intellectualproperty，知識產(chǎn)權(quán))提供者通常定義了封裝和pcb設(shè)計(jì)約束以降低產(chǎn)品風(fēng)險(xiǎn)。這些設(shè)計(jì)約束可能會增加封裝尺寸和lpddr4pcb的面積，從而提高整個系統(tǒng)成本。

為了得到更高密度的存儲器，可將更多的dram芯片堆疊在popsoc中，但是由于更多的dram芯片堆疊在popsoc中，因此不可避免地增加了popsoc的整體高度。在不久的將來，由于高端產(chǎn)品將變得越來越薄，因此popsoc可能不符合這些高端產(chǎn)品的嚴(yán)格空間約束。對于mcp(多芯片封裝)產(chǎn)品，當(dāng)前的主流產(chǎn)品為2通道/32位mcp。使用字節(jié)方式(byte-mode)/更小的晶?？赡苁堑玫礁呙芏鹊慕鉀Q方案。但是，字節(jié)方式操作也將限制dram重加載ca(command/address，指令/地址)信號的運(yùn)行速度。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供了一種混合系統(tǒng)，可以確保存儲密度的同時，不用受pop的高度限制或者遭受mcp字節(jié)方式的速度衰減。

本發(fā)明實(shí)施例提供了一種混合系統(tǒng)，包括：電路板，具有主表面；封裝上封裝，含有底部封裝，安裝于該電路板的該主表面上，以及頂部封裝，堆疊在該底部封裝上，其中，該底部封裝包括：片上系統(tǒng)，以及該頂部封裝包括至少一個能夠被該片上系統(tǒng)存取的封裝上動態(tài)隨機(jī)存取存儲器晶粒；以及多芯片封裝，直接安裝在該電路板的該主表面上，其中該多芯片封裝包括至少一個板上動態(tài)隨機(jī)存取存儲器晶粒，能夠被該片上系統(tǒng)經(jīng)由電路板走線來存取。

其中，該片上系統(tǒng)在該底部封裝中整合了至少一個中央處理單元和圖像處理單元。

其中，該片上系統(tǒng)包括：存儲控制器，用于從該封裝上動態(tài)隨機(jī)存取存儲器晶粒和該板上動態(tài)隨機(jī)存取存儲器晶粒讀取數(shù)據(jù)，和將數(shù)據(jù)寫入該封裝上動態(tài)隨機(jī)存取存儲器晶粒和該板上動態(tài)隨機(jī)存取存儲器晶粒。

其中，該電路板走線為存儲器總線。

其中，該多芯片封裝整合了該板上動態(tài)隨機(jī)存取存儲器晶粒和閃存。

其中，該閃存包括：內(nèi)嵌式多媒體卡或者通用閃存。

其中，該封裝上動態(tài)隨機(jī)存取存儲器晶粒和該板上動態(tài)隨機(jī)存取存儲器晶粒均為易失性存儲器晶粒及均具有雙倍數(shù)據(jù)速率架構(gòu)。

其中，該封裝上動態(tài)隨機(jī)存取存儲器晶粒為第四代低功耗雙倍數(shù)據(jù)速率存儲器晶粒，并且該板上動態(tài)隨機(jī)存取存儲器晶粒為第四代雙倍數(shù)據(jù)速率存儲器晶粒。

其中，該封裝上動態(tài)隨機(jī)存取存儲器晶粒沒有延遲鎖相環(huán)，并且該板上動態(tài)隨機(jī)存取存儲器晶粒具有至少一個延遲鎖相環(huán)。

其中，該封裝上動態(tài)隨機(jī)存取存儲器晶粒和該板上動態(tài)隨機(jī)存取存儲器晶粒分別電性連接至的用于指令和地址的信號引腳的數(shù)量不同。

其中，該封裝上動態(tài)隨機(jī)存取存儲器晶粒和該板上動態(tài)隨機(jī)存取存儲器晶粒具有不同的用于輸入和輸出的電源電壓。

本發(fā)明實(shí)施例的有益效果是：

本發(fā)明實(shí)施例的混合系統(tǒng)，整合了pop和mcp，因此在確保存儲密度的同時，能夠不用受pop的高度限制或者遭受mcp字節(jié)方式的速度衰減。

附圖說明

包含附圖以提供對本發(fā)明的進(jìn)一步理解，并且該附圖納入并構(gòu)成本說明書的一部分。該附圖示意了本發(fā)明的實(shí)施例，并且連同以下描述一起來解釋本發(fā)明的原理。在附圖中：

圖1是根據(jù)本發(fā)明一個實(shí)施例的混合系統(tǒng)的橫截面的示意圖；

圖2是根據(jù)本發(fā)明一個實(shí)施例的混合系統(tǒng)的布局示意圖。

具體實(shí)施方式

為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

在本申請說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利要求并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求當(dāng)中所提及的“包括”、“包含”為一開放式的用語，故應(yīng)解釋成“包括(含)但不限定于”。另外，“耦接”一詞在此為包括任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接至該第二裝置，或透過其它裝置或連接手段間接地電氣連接至該第二裝置。

可以理解的是，當(dāng)將諸如“層”、“區(qū)域”或“基底”等元件稱為“在另一元件上”或者“延伸至另一元件上”時，那么該元件可以是直接在其他元件上或者直接延伸至其他元件上或者也可以存在中間元件。相反地，當(dāng)將元件稱為“直接在”或者“直接延伸至”另一元件上時，則沒有中間元件存在。也可以理解的是，當(dāng)將元件稱為“連接”或“耦接”到另一元件時，那么該元件可以直接連接或者直接耦接至另一元件或者可以存在中間元件。相反地，當(dāng)將元件稱為“直接連接”或者“直接耦接”至另一元件，則沒有中間元件存在。

可以在此中使用諸如“以下”、“以上”、“上面”、“下面”、“水平”、“橫向”或者“垂直”等相對術(shù)語，以描述附圖中示意的一個元件、層或者區(qū)域相對另一元件、層或者區(qū)域的關(guān)系。可以理解的是，這些術(shù)語旨在涵蓋除了附圖中描述的方位以外的其他方位。

本發(fā)明提供了一種混合系統(tǒng)，可以將popsoc與emcp(embeddedmulti-chippackage，內(nèi)嵌式多芯片封裝)整合至一個用于移動應(yīng)用的主電路板或者pcb(printedcircuitboard，印刷電路板)。

本發(fā)明關(guān)于一種混合系統(tǒng)，具有安裝于相同的pcb或者主電路板上的封裝上(on-package)dram晶粒和板上(on-board)dram晶粒。該板上dram晶?？梢杂蓅oc中的存儲控制器或者處理器經(jīng)由pcb走線或者pcb上的存儲器總線來存取。

圖1是根據(jù)本發(fā)明一個實(shí)施例的混合系統(tǒng)的橫截面示意圖。圖2是圖1所示的混合系統(tǒng)的布局示意圖。如圖1和2所示，混合系統(tǒng)1包括：pcb或者主電路板(可統(tǒng)稱為電路板)10。該pcb10機(jī)械地支撐電子元件以及使用導(dǎo)電軌道(track)、走線(trace)、接墊和其他的由層壓在非導(dǎo)電基底上的銅片蝕刻成的結(jié)構(gòu)來電性連接電子元件。根據(jù)設(shè)計(jì)要求，pcb10可以為單側(cè)(一個銅層)，雙側(cè)(兩個銅層)或者多層(外層和內(nèi)層)。多層pcb允許高得多的元件密度。不同層上的導(dǎo)體使用金屬化孔(plated-throughhole)或者通孔(vias)來連接。

根據(jù)本實(shí)施例，pcb10可以包含諸如電容、電阻或者主動元件等嵌入于基底中的元件。電路板基底一般由介電復(fù)合材料構(gòu)成。該復(fù)合材料包括：基質(zhì)(一般為環(huán)氧樹脂)、強(qiáng)化材料(一般為織物，有時非織物，玻璃纖維)，以及在一些情形中，將填充物添加至樹脂中，諸如陶瓷。可以理解的是，為了簡單起見，沒有示出pcb10的詳細(xì)結(jié)構(gòu)。

根據(jù)本實(shí)施例，pop(封裝上封裝)20直接安裝于該pcb10的主表面上。根據(jù)本實(shí)施例，pop20垂直地組合離散的soc和存儲器封裝。根據(jù)本實(shí)施例，pop20在3d(三維)結(jié)構(gòu)中堆疊多個芯片，該3d結(jié)構(gòu)允許密集的封裝并且用于將處理器頂上的存儲器形成popsoc配置。兩個或者更多的封裝使用標(biāo)準(zhǔn)接口來安裝(即垂直堆疊)于彼此的頂上，以在他們之間路由信號。

根據(jù)本實(shí)施例，pop20包括：含有soc211的底部封裝21，該soc211整合了一個或更多的cpu、gpu(graphicsprocessingunit，圖像處理單元)、高速緩沖存儲器(cachememory)、和/或其他需要在單個物理封裝中提供計(jì)算功能的電子元件。根據(jù)本實(shí)施例，soc211可以進(jìn)一步包括：存儲控制器，用于從存儲器讀取數(shù)據(jù)和寫入數(shù)據(jù)至存儲器。根據(jù)本實(shí)施例，soc211可以采取bga(ballgridarray，球柵陣列)的方式來封裝，但是不限制于此，例如soc211也可能采用wlp(waferlevelpackage，晶圓級封裝)或者扇出式wlp的方式來封裝。

根據(jù)本實(shí)施例，soc211可以密封在模塑料216內(nèi)。底部封裝21可以通過pop20的連接元件(也可稱為“導(dǎo)電結(jié)構(gòu)”)250直接附著到pcb10的主表面上。連接元件250可以為焊料球，但是不限制于此，例如連接元件250也有可能是焊料凸塊或者銅柱凸塊。根據(jù)本實(shí)施例，soc211的基底210設(shè)置在導(dǎo)電結(jié)構(gòu)250和soc211之間，并且可以為rdl(redistributionlayer，重分布層)。

根據(jù)本實(shí)施例，頂部封裝22直接安裝在底部封裝21上。頂部封裝22具有至少一個dram晶粒(封裝上dram存儲器晶粒)。例如，在本實(shí)施例中示出了兩個dram晶粒221和222。根據(jù)本實(shí)施例，dram晶粒221和222為ddr(doubledatarate，雙倍數(shù)據(jù)速率)dram晶粒，例如為32位lpddr4-3200mbpsdram晶粒，但是不限制于此?？梢岳斫獾氖?，可以使用其他類型的ddrdram，例如雙通道ddrdram或者四通道ddrdram，但是不限制于此。dram晶粒221和222作為主存儲器，以處理soc211中的處理器的數(shù)據(jù)。

根據(jù)本實(shí)施例，dram晶粒221和222使用插入在他們之間的墊片(spacer)242來垂直地堆疊在封裝基底220上。根據(jù)本實(shí)施例，dram晶粒221和222可以分別通過接合線231和232電性連接至封裝基底220?？梢岳斫獾氖牵琩ram晶粒221和222與封裝基底220之間的電性連接僅是出于說明目的。在其他實(shí)施例中可以使用其他合適的電性連接方案，諸如tsv。根據(jù)本實(shí)施例，dram晶粒221和222，接合線231和232，以及封裝基底220的上表面由模塑料226密封和覆蓋。

根據(jù)本實(shí)施例，頂部封裝22通過多個連接元件260附著至底部封裝21的頂部，諸如焊球、凸塊或者柱。這些連接元件260可以通過各自的tmv(throughmoldvias，穿模通孔)218電性耦接至基底210。soc211可以通過基底210、tmv218、連接元件260、封裝基底220和接合線231和232構(gòu)成的路徑來存取dram晶粒221和222。

根據(jù)本實(shí)施例，諸如emcp(內(nèi)嵌式mcp)等mcp30以接近pop20的方式安裝在pcb10的主表面上，例如通過一個或更多的導(dǎo)電結(jié)構(gòu)350安裝在pcb10的主表面上。mcp30包括：至少一個dram晶粒(板上dram存儲器晶粒)。例如，本實(shí)施例示出了兩個dram晶粒301和302。根據(jù)實(shí)施例，dram晶粒301和302為ddrdram晶粒，例如32位lpddr4-3200mbpsdram晶粒，但是不限制于此?？梢岳斫獾氖?，可以使用其他類型的ddrdram，例如雙通道ddrdram或者四通道ddrdram，但是不限制于此。類似于dram晶粒221和222，dram晶粒301和302也作為主存儲器，以處理soc211中的處理器的數(shù)據(jù)。在pcb10中可以提供存儲器總線(pcb走線)102，使得數(shù)據(jù)或信號可以在pop20和mcp30之間傳達(dá)。

根據(jù)本實(shí)施例，dram晶粒301和302與插入在他們之間的墊片342垂直地堆疊在封裝基底320上。根據(jù)本實(shí)施例，dram晶粒301和302可以分別通過接合線331和332電性連接至封裝基底320?？梢岳斫獾氖?，dram晶粒301和302與封裝基底320之間的電性連接僅是出于說明目的。在其他實(shí)施例中可以使用其他合適的電性連接方案，諸如tsv。根據(jù)本實(shí)施例，dram晶粒301和302，接合線331和332，以及封裝基底320的上表面由模塑料326密封。

根據(jù)另一實(shí)施例，mcp30可以為用于移動存儲器的封裝型的emcp，該emcp將移動dram和閃存整合至一個芯片封裝中，其中該閃存包括：內(nèi)嵌式多媒體卡(embeddedmulti-media-card，emmc)、或者通用閃存(universalflashstorage，ufs)。例如，mcp可以包括：移動ddr和emmc。在此情形中，圖1所示的dram晶粒301和302之一可以由閃存替換。閃存可以為nor(非或)閃存或者nand(與非)閃存，在nor閃存中，單元陣列具有nor結(jié)構(gòu)，而在nand閃存中，單元陣列具有nand結(jié)構(gòu)。提供nor閃存或者nand閃存以便于存儲既使掉電也不會被移除的數(shù)據(jù)，諸如移動設(shè)備的啟動代碼(bootcode)，程序，通信數(shù)據(jù)，或者存儲數(shù)據(jù)。閃存在各式設(shè)備中使用，包括移動電話、數(shù)字照相機(jī)和便攜式計(jì)算器。soc211可以包括：存儲控制器，用于從閃存中讀取數(shù)據(jù)和寫入數(shù)據(jù)至閃存中。

通過提供圖1和圖2所示的配置，soc211可以通過不同的存取路徑(pop20內(nèi)的路徑和pop20外的路徑)來存取dram芯片或者晶粒221，222，301和302。soc211可以通過由基底210，連接元件260，封裝基底220和接合線231與232構(gòu)成的路徑來存取dram芯片或者晶粒221和222。soc211可以通過pcb10中的存儲器總線(pcb走線)102存取dram芯片或晶粒301和302。soc211中的處理器可以經(jīng)由存儲器總線102耦接至一個或更多的存儲器通道中的dram芯片或晶粒301和302。

當(dāng)相比于僅pop的傳統(tǒng)平臺或者僅mcp的傳統(tǒng)平臺，由pop20和mcp30構(gòu)成的混合平臺(也可稱為混合系統(tǒng))1確保了更大的密度。例如，8gbdram的僅pop的傳統(tǒng)平臺現(xiàn)在可劃分為以上描述的使用先進(jìn)的工藝技術(shù)的混合系統(tǒng)1的4gb-pop和4gb-mcp，而不用受pop的高度限制或者遭受mcp字節(jié)方式的速度衰減。

在一些實(shí)施例中，頂部封裝22中的dram和mcp30中的dram之間的差別包括但不限于：存取延遲，存儲器設(shè)備在dram中是否包括dll(delay-lockedloop，延遲鎖相環(huán))，指令和地址引腳的數(shù)量，每封包的數(shù)據(jù)大小，拓?fù)浣Y(jié)構(gòu)，最大頻率，突發(fā)長度(burstlength)，ras(rowadressstrobe，列地址控制器)，vddq(即，至輸入和輸出的電源電壓)。

例如，在頂部封裝22中的dram為lpddr4(第4代lpddr)存儲器且mcp30中的dram為ddr4存儲器的實(shí)施例中，差別可以包括但不限于下述：lpddr4在dram中不具有dll，但是ddr4具有至少一個dll；lpddr4具有6個信號引腳用于指令和地址，而ddr4具有22個此類引腳；lpddr4每封包的數(shù)據(jù)大小為x16/x32/x64(“x”表示“倍”并且“/”表示“或”)，而ddr4每封包的數(shù)據(jù)大小為x4/x8；lpddr4的拓?fù)浣Y(jié)構(gòu)為點(diǎn)至點(diǎn)(point-to-point)，而ddr4為dimm(dual-inlinememorymodule，雙列直插式存儲器模塊)；lpddr4的最大頻率為4266mt/s，而ddr4為3200mt/s(其中mt/s表示百萬次每秒)；lpddr4的突發(fā)長度為16或32，而ddr4為8；lpddr4沒有ras支持，而ddr4具有數(shù)據(jù)crc(cyclicredundancycheck，循環(huán)冗余檢查)和指令/地址奇耦性；lpddr4操作在1.1v的vddq，而ddr4操作在1.2v的vddq。另外，對于存取延遲，lpddr4在大數(shù)據(jù)轉(zhuǎn)移方面勝過ddr4；例如當(dāng)數(shù)據(jù)轉(zhuǎn)移大小大于閾值時，例如大約570字節(jié)。如此，lpddr4更適合于i/o密集型工作負(fù)載數(shù)據(jù)，而ddr4更適合于計(jì)算密集型工作負(fù)載數(shù)據(jù)。

在一些實(shí)施例中，頂部封裝22中的dram和mcp30中的dram盡管具有上述的不同，但是具有許多相似性。這些相似性可以包括但不限制于：字節(jié)可尋址性，易失性存儲器，用于存取存儲器的指令和地址協(xié)議，雙倍數(shù)據(jù)速率架構(gòu)(即，每頻率轉(zhuǎn)移兩個數(shù)據(jù))，差分頻率輸入和數(shù)據(jù)選通。諸如頂部封裝22的dram和mcp30中的dram分別為lpddr4和ddr4的示例。盡管使用lpddr4和ddr4來作為示例，但是可以理解的是，頂部封裝22中的dram和mcp30中的dram可以為任意合適的具有上述的一個或更多的差別以及上述的一個或更多相似性的存儲器設(shè)備。

在一個實(shí)施例中，頂部封裝22中的dram可以為lpddr存儲器設(shè)備，諸如lpddr4或另一代的lpddr存儲器設(shè)備。在一個實(shí)施例中，mcp30中的dram可以為ddr存儲器設(shè)備，諸如ddr4或者另一代的ddr存儲器設(shè)備。

lpddr是一類操作在低電源電壓以降低功耗的sdram(synchronousdram，同步dram)。移動設(shè)備已廣泛地采用lpddr，其中功率消耗是移動設(shè)備的主要問題。如前述，lpddr和ddr均為字節(jié)可尋址，并且均為需要每隔幾微秒刷新一次以保持內(nèi)容的易失性存儲器設(shè)備。lpddr的一個優(yōu)勢在于比對應(yīng)代的ddr消耗更少的電量。例如，最新代的lpddr4操作在1.1v，低于具有1.2v標(biāo)準(zhǔn)電壓的ddr4。lpddr4也支持改進(jìn)的節(jié)電低頻模式，當(dāng)執(zhí)行單個后臺任務(wù)時，該改進(jìn)的節(jié)電低頻模式能夠促使時鐘速率下降以進(jìn)一步節(jié)約電量。經(jīng)驗(yàn)結(jié)果顯示：在各式使用模式(諸如主動預(yù)充電、主動待機(jī)、突發(fā)讀、突發(fā)寫等)下，lpddr4比ddr4可以節(jié)約33％～87％的電量。lpddr4和ddr4之間的額外的相似性和不同已在前面描述。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。