本申請(qǐng)要求于2015年8月6日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)第62/201,943號(hào)、標(biāo)題為“Semiconductor structure with resistor layer and method for forming the same”的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明總的來(lái)說(shuō)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有電阻器層的半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

半導(dǎo)體器件用于諸如個(gè)人計(jì)算機(jī)、手機(jī)、數(shù)字照相機(jī)和其他電子設(shè)備的各種電子應(yīng)用中。通常通過(guò)在半導(dǎo)體襯底上方順序地沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體材料層，然后使用光刻技術(shù)圖案化各種材料層以在其上形成電路組件和元件來(lái)制造半導(dǎo)體器件。諸多集成電路通常被制造在單個(gè)半導(dǎo)體晶圓上，并且通過(guò)沿著劃線(xiàn)在集成電路之間切割使晶圓上的個(gè)別管芯單一化。個(gè)別管芯通常被單獨(dú)封裝(例如)在多芯片腔中、或其他類(lèi)型的封裝。

在制造工藝中已經(jīng)持續(xù)減小半導(dǎo)體器件的尺寸，以便增大器件密度。因此，提供了多層互連結(jié)構(gòu)?；ミB結(jié)構(gòu)可包括電阻器層。

盡管現(xiàn)有電阻器層和制造電阻器層的方法通常已滿(mǎn)足其預(yù)期目的，但是它們?cè)谒蟹矫孢€沒(méi)有完全令人滿(mǎn)意。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，其中襯底包括第一區(qū)和第二區(qū)；柵極結(jié)構(gòu)，形成在襯底的第一區(qū)上方；層 間介電(ILD)層，鄰近柵極結(jié)構(gòu)形成；以及電阻器層，形成在襯底的第二區(qū)上方的ILD層上方，其中，電阻器層的主結(jié)構(gòu)是非晶的。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：提供襯底，其中襯底包括有源區(qū)和周?chē)鷧^(qū)；在有源區(qū)上方形成柵極結(jié)構(gòu)；鄰近柵極結(jié)構(gòu)形成層間介電(ILD)層；以及在周?chē)鷧^(qū)上方的ILD層上方形成電阻器層，其中，電阻器層的主結(jié)構(gòu)是非晶的。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：提供襯底，其中，襯底包括位于襯底上方的柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)的層間介電(ILD)層；將襯底從工作臺(tái)傳遞至沉積腔，其中，在工作臺(tái)上未實(shí)施加熱操作；以及在沉積腔中在ILD層上方實(shí)施沉積工藝以在ILD層上方形成電阻器層。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，沒(méi)有按比例繪制各種部件。實(shí)際上，為了清楚地討論，可以任意地增加或減小各種部件的尺寸。

圖1A至圖1J示出了根據(jù)本發(fā)明的一些實(shí)施例的形成半導(dǎo)體器件結(jié)構(gòu)的各個(gè)階段的截面圖。

圖2A示出了根據(jù)本發(fā)明的一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的處理腔的框圖。

圖2B示出了根據(jù)本發(fā)明的一些實(shí)施例的將包括襯底的晶圓傳遞進(jìn)處理腔的路徑。

圖3示出了根據(jù)本發(fā)明的一些實(shí)施例的用于對(duì)比實(shí)例和實(shí)例的電阻數(shù)據(jù)的箱線(xiàn)圖。

圖4示出了根據(jù)本發(fā)明的一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的方法的流程圖。

具體實(shí)施方式

下列發(fā)明提供了用于實(shí)現(xiàn)本發(fā)明的不同特征的多種不同實(shí)施例或?qū)嵗?。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考符號(hào)和/或字符。這種重復(fù)用于簡(jiǎn)化和清楚，并且其本身不表示所述多個(gè)實(shí)施例和/或配置之間的關(guān)系。

描述了實(shí)施例的一些變化。貫穿各種視圖和說(shuō)明性實(shí)施例，相同的參考數(shù)字用于指代相同的元件。應(yīng)該理解，在方法之前、期間和之后可提供額外的操作，并且對(duì)于方法的其他實(shí)施例而言所述操作中的一些可被代替或去除。

提供了半導(dǎo)體器件結(jié)構(gòu)及其形成方法的實(shí)施例。圖1A至圖1I示出了根據(jù)本發(fā)明的一些實(shí)施例的形成半導(dǎo)體器件結(jié)構(gòu)的各個(gè)階段截面表示。

參照?qǐng)D1A，提供了襯底102。襯底102可由硅或其他半導(dǎo)體材料制成?？蛇x地或附加地，襯底102可包括諸如鍺的其他元素半導(dǎo)體材料。在一些實(shí)施例中，襯底102由諸如碳化硅、砷化鎵、砷化銦或磷化銦的化合物半導(dǎo)體制成。在一些實(shí)施例中，襯底102由諸如硅鍺、碳化硅鍺、磷化砷鎵或磷化鎵銦的合金半導(dǎo)體制成。在一些實(shí)施例中，襯底102包括外延層。例如，襯底102具有覆蓋塊體半導(dǎo)體的外延層。

襯底102包括第一區(qū)11和第二區(qū)12。在一些實(shí)施例中，第一區(qū)11是有源區(qū)11以及第二區(qū)12是第二區(qū)12。一些器件元件(諸如晶體管)形成在第一區(qū)11中。電阻器將形成在第二區(qū)12中。

在一些實(shí)施例中，晶體管包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場(chǎng)效應(yīng)晶體管(PFET/NFET)。實(shí)施諸如沉積、蝕刻、注入、光刻、退火和/或其他可用工藝的各種工藝形成晶體管。

隔離結(jié)構(gòu)108形成在第二區(qū)12中的襯底102內(nèi)。隔離結(jié)構(gòu)108可以是淺溝槽隔離(STI)部件或硅的局部氧化(LOCOS)部件。隔離結(jié)構(gòu)108用于限定和隔離各種器件元件。

根據(jù)本發(fā)明的一些實(shí)施例，如圖1B所示，在隔離結(jié)構(gòu)108形成在襯底102中之后，偽柵極結(jié)構(gòu)110形成在第一區(qū)11中的襯底102上方。在一些實(shí)施例中，在前段制程(FEOL)工藝中，柵極結(jié)構(gòu)110形成在襯底102上方。

偽柵極結(jié)構(gòu)110包括偽柵極介電層112和偽柵電極114。在一些實(shí)施例中，偽柵極介電層112由氧化硅制成，并且偽柵電極114由多晶硅層制成。通過(guò)下列工藝，將分別由高k介電層和金屬柵電極層代替?zhèn)螙艠O介電層112和偽柵電極114。

間隔件116形成在偽柵極結(jié)構(gòu)110的相對(duì)側(cè)壁上。間隔件116可以是單層或多層。在一些實(shí)施例中，間隔件116由氮化硅、碳化硅、氮氧化硅、硅碳、硅氧、硅氫、其他可用材料或它們的組合制成。

此外，襯底102可包括各種摻雜區(qū)(諸如，p型阱或n型阱)。摻雜區(qū)可摻雜有諸如硼或BF₂的p型摻雜劑和/或諸如磷(P)或砷(As)的n型摻雜劑。摻雜區(qū)可直接形成在襯底102上、P阱結(jié)構(gòu)中、N阱結(jié)構(gòu)中、或雙阱結(jié)構(gòu)中。

如圖1B所示，源極/漏極(S/D)結(jié)構(gòu)120形成在襯底102中。在一些實(shí)施例中，襯底102的鄰近偽柵極結(jié)構(gòu)110的部分被凹陷以在偽柵極結(jié)構(gòu)110的兩側(cè)形成凹槽，并且通過(guò)外延(epi)工藝在凹槽中生長(zhǎng)應(yīng)變材料以形成源極/漏極(S/D)結(jié)構(gòu)120。此外，應(yīng)變材料的晶格常數(shù)可以不同于襯底102的晶格常數(shù)。在一些實(shí)施例中，源極/漏極(S/D)結(jié)構(gòu)120包括鍺(Ge)、硅鍺(SiGe)、砷化銦(InAs)、砷化銦鍺(InGaAs)、銻化銦(InSb)、砷化鍺(GaAs)、銻化鍺(GaSb)、磷化銦鋁(InAlP)或磷化銦(InP)等。

外延工藝可包括選擇性外延生長(zhǎng)(SEG)工藝、CVD沉積技術(shù)(例如，汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延、或其他合適的epi工藝。

之后，根據(jù)本發(fā)明的一些實(shí)施例，如圖1C所示，形成源極/漏極(S/D)結(jié)構(gòu)120之后，接觸蝕刻停止層(CESL)122形成在源極/漏極(S/D)結(jié)構(gòu)120和偽柵極結(jié)構(gòu)110上。

在一些實(shí)施例中，接觸蝕刻停止層(CESL)122由氮化硅、氮氧化硅、其他可用的材料、或它們的組合制成。接觸蝕刻停止層(CESL)122可通過(guò)等離子體增強(qiáng)化學(xué)汽相沉積(CVD)、低壓CVD、原子層沉積(ALD)、或其他可用的工藝形成。

之后，層間介電(ILD)層124形成在襯底102上方的接觸蝕刻停止層122上方。之后，平坦化ILD層124以暴露出偽柵電極層114。

之后，根據(jù)一些實(shí)施例，如圖1D所示，去除偽柵極結(jié)構(gòu)110以在ILD層124中形成溝槽130。通過(guò)多蝕刻工藝可去除偽柵極介電層112和偽柵電極114。

之后，根據(jù)一些實(shí)施例，如圖1E所示，柵極介電層142和柵電極144順序地形成在溝槽130中。因此，獲得包括柵極介電層142和柵電極層144的柵極結(jié)構(gòu)146。

在一些實(shí)施例中，柵極介電層142由高k介電材料制成。高k介電材料可包括氧化鉿、氧化鋯、氧化鋁、二氧化鉿-氧化鋁合金、氧化鉿硅、氮氧化鉿硅、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯等。

在一些實(shí)施例中，柵電極層144由金屬材料制成。金屬材料可包括N功函數(shù)金屬或P功函數(shù)金屬。N功函數(shù)金屬包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化鉭碳(TaCN)、氮化鉭硅(TaSiN)、錳(Mn)、鋯(Zr)或它們的組合。P功函數(shù)金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或它們的組合。

硬掩模層148形成在柵電極層144上方。在一些實(shí)施例中，硬掩模層148由氮化硅制成?？赏ㄟ^(guò)使用低壓化學(xué)汽相沉積(LPCVD)或等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)形成硬掩模層148，但是在一些其他實(shí)施例中，還可使用其他沉積工藝。

之后，根據(jù)一些實(shí)施例，如圖1F所示，絕緣層150形成在ILD層124 和硬掩模層148上方。在一些實(shí)施例中，絕緣層150由氧化硅制成。在一些實(shí)施例中，通過(guò)化學(xué)汽相沉積(CVD)工藝、物理汽相沉積(PVD)工藝或另一種可用工藝形成絕緣層150。

之后，根據(jù)一些實(shí)施例，如圖1G所示，電阻器層152形成在絕緣層150上方。

電阻器層152用作高電阻器器件，其可用于調(diào)節(jié)柵極結(jié)構(gòu)的電壓或穿過(guò)柵極結(jié)構(gòu)的電流。電阻器層152由氮化鈦(TiN)、氮化鉭(TaN)、硅鉻(SiCr)、氮化鋁(AlN)或它們的組合制成。應(yīng)該注意，電阻器層152的主結(jié)構(gòu)是非晶的。

在一些實(shí)施例中，通過(guò)諸如化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)工藝的沉積工藝形成電阻器層152。

沿著(111)、(200)和(220)晶體定向形成電阻器層152，并且(200)晶體定向的密度大于(111)晶體定向的密度。此外，(220)晶體定向的密度基本等于(111)晶體定向的密度。

在一些實(shí)施例中，電阻器層152具有在約至約范圍內(nèi)的厚度。如果電阻器層152的厚度小于那么電阻可能太高。如果電阻器層152的厚度大于那么電阻可能太低。

如果在電阻器層152中形成一些晶界，那么一些原子可沿著晶界移動(dòng)，并且電阻器層152的電阻可變得不穩(wěn)定。在一些實(shí)施例中，電阻器層152基本沒(méi)有晶界。換言之，電阻器層152的電阻將不會(huì)受到可擴(kuò)散到其他層的元件的影響。因此，提高了電阻器層152的電阻的均勻性。

根據(jù)一些實(shí)施例，如圖1H所示，形成電阻器層152之后，在電阻器層152上方形成氮化層154。在一些實(shí)施例中，氮化層由氮化硅(SiN)制成。

在一些實(shí)施例中，形成氮化層154之前，對(duì)電阻器層152實(shí)施加熱操作。加熱操作被配置成去除水分。之后，對(duì)電阻器層152實(shí)施等離子體工藝以形成氮化層154。等離子體工藝包括使用含氮?dú)獾入x子體，諸如氮?dú)?N₂)工藝。

之后，如圖1I所示，根據(jù)一些實(shí)施例，實(shí)施圖案化工藝以在第二區(qū)12上方形成電阻器層152。圖案化工藝包括光刻工藝和蝕刻工藝。光刻工藝 包括軟烘焙、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、沖洗、和干燥(例如，硬烘焙)。蝕刻工藝包括干蝕刻或濕蝕刻工藝。

之后，如圖1J所示，根據(jù)一些實(shí)施例，介電層160形成在第二區(qū)12中的氮化層154上方和第一區(qū)11中絕緣層150上方。

在一些實(shí)施例中，介電層160是層間金屬(IMD)層。介電層160可以是單層或多層。介電層160由氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)、具有低介電常數(shù)(低k)的介電材料、或它們的組合制成。

在一些實(shí)施例中，介電層160由介電常數(shù)(k)小于約2.5的超低k(ELK)介電材料制成。隨著幾何尺寸的縮小，因?yàn)榧夹g(shù)節(jié)點(diǎn)發(fā)展到30nm及更高，所以ELK介電材料用于最小化器件RC(時(shí)間常數(shù)，R：電阻，C：電容)延遲。在一些實(shí)施例中，ELK介電材料包括碳摻雜氧化硅、非晶氟化碳、聚對(duì)二甲苯、雙苯并環(huán)丁烯(BCB)、聚四氟乙烯(PTFE)(特氟龍)、或碳氧化硅聚合物(SiOC)。在一些實(shí)施例中，ELK介電材料包括現(xiàn)存介電材料的多孔狀態(tài)，例如氫硅酸鹽(HSQ)、多孔甲基倍半硅氧烷(MSQ)、多孔聚芳醚(PAE)、多孔SiLK、或多孔氧化硅(SiO₂)。在一些實(shí)施例中，通過(guò)化學(xué)汽相沉積工藝(諸如等離子體增強(qiáng)化學(xué)汽相沉積，PECVD)或通過(guò)旋轉(zhuǎn)涂覆工藝沉積介電層160。

之后，形成穿過(guò)介電層160、氮化層154和電阻器層152的一部分的溝槽(未示出)，并且將導(dǎo)電材料填充進(jìn)溝槽中。因此，形成導(dǎo)電通孔162。通過(guò)圖案化工藝形成溝槽。

導(dǎo)電通孔162是互連結(jié)構(gòu)的一部分。互連結(jié)構(gòu)用于將形成在第一區(qū)11中的器件元件的信號(hào)電連接至外部器件(未示出)。

示出的導(dǎo)電通孔162僅用于說(shuō)明目的。導(dǎo)電通孔162可包括其他配置并且可包括一個(gè)或多個(gè)導(dǎo)電線(xiàn)和通孔層。

導(dǎo)電通孔162可包括擴(kuò)散阻擋層(未示出)和導(dǎo)電材料。擴(kuò)散阻擋層用于防止導(dǎo)電材料擴(kuò)散進(jìn)相鄰區(qū)域。在后段制程(BEOL)工藝中形成介電層160和導(dǎo)電通孔162。

在一些實(shí)施例中，導(dǎo)電通孔162由諸如銅(Cu)、銅合金、鋁(Al)、鋁合金、鎢(W)、鎢合金、鈦(Ti)、鈦合金、鉭(Ta)、或鉭合金、 鈷(Co)的金屬制成。在一些實(shí)施例中，當(dāng)導(dǎo)電通孔162由銅(Cu)或銅基合金制成時(shí)，導(dǎo)電通孔162具有為通過(guò)銅(Cu)互連件高速傳播信號(hào)的提高的電阻值。

圖2A示出了根據(jù)本發(fā)明的一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的處理腔200的框圖。在一些實(shí)施例中，襯底102是晶圓的一部分，并且晶圓放置在處理腔200中以在襯底102上方形成電阻器層152。

處理腔200包括主機(jī)232和鄰近主機(jī)232設(shè)置的多個(gè)腔234,234’。腔234和234’適用于對(duì)襯底102實(shí)施預(yù)定功能。處理腔200包括兩個(gè)路徑254,254’。路徑254,254’分別包括相同類(lèi)型的腔234和234’，并且因此可同時(shí)加工兩個(gè)或多個(gè)襯底102。

腔234被配置成實(shí)施物理汽相沉積(PVD)工藝、原子層沉積(ALD)工藝、CVD工藝、其他工藝、和/或它們的組合。在一些實(shí)施例中，腔234是實(shí)施PVD工藝的PVD腔。

主機(jī)232包括第一工作臺(tái)250,250’和第二工作臺(tái)252和252’。在一些實(shí)施例中，第一工作臺(tái)250,250’包括真空工作臺(tái)。

處理腔200還包括運(yùn)輸區(qū)238和加載端口240。運(yùn)輸區(qū)238形成在加載端口240和第一工作臺(tái)250,250’之間，并且第一工作臺(tái)250,250’形成在運(yùn)輸區(qū)238和第二工作臺(tái)252和252’之間。

加載端口240包括用于支撐襯底102的一個(gè)或多個(gè)支撐件242。運(yùn)輸區(qū)238包括機(jī)器人器件246。機(jī)器人器件246被配置成將包括襯底102的晶圓(未示出)從支撐件242中的一個(gè)移動(dòng)進(jìn)主機(jī)232內(nèi)。機(jī)器人器件246還被配置成將晶圓移動(dòng)進(jìn)主機(jī)232的第一工作臺(tái)150內(nèi)。機(jī)器人器件246在本文中還被稱(chēng)為第一機(jī)器人器件246。

處理腔200還包括設(shè)置在主機(jī)232內(nèi)部的機(jī)器人器件248a和248b。在一些實(shí)施例中，機(jī)器人器件248a和248b分別設(shè)置在轉(zhuǎn)移腔249a和249b內(nèi)。機(jī)器人器件248a和248b在文本還被稱(chēng)為第二機(jī)器人器件。機(jī)器人器件248a和248b被配置成將晶圓從腔234和234’以及工作臺(tái)250,250’,252和252’中的一個(gè)移動(dòng)至腔234和234’以及工作臺(tái)250,250’,252和252’中的另一個(gè)。

第二工作臺(tái)252和252’可包括保持工作臺(tái)，其中機(jī)器人器件248a放置晶圓直到機(jī)器人器件248b拾起晶圓，反之亦然。機(jī)器人器件248a和248b定位在主機(jī)232的大致中心區(qū)中。其他工作臺(tái)和腔還可包含在處理腔200中，未示出。

圖2B示出了根據(jù)本發(fā)明的一些實(shí)施例的用于在處理腔200中傳遞包括襯底102的晶圓的路徑。

包括襯底102的晶圓首先被放置在支撐件242中，然后通過(guò)機(jī)器人器件246沿著箭頭11被傳遞進(jìn)運(yùn)輸區(qū)238內(nèi)。接著，機(jī)器人器件246沿著箭頭13將晶圓傳遞至第一工作臺(tái)250中。然后，通過(guò)機(jī)器人器件248a沿著箭頭15將晶圓從第一工作臺(tái)250傳遞至第二工作臺(tái)252。然后，通過(guò)機(jī)器人器件248b沿著箭頭17將晶圓從第二工作臺(tái)252傳遞至腔234。應(yīng)該注意，包括襯底102的晶圓在進(jìn)入腔234中之前未被加熱操作加熱。換言之，在實(shí)施沉積工藝之前，襯底102保持在常溫狀態(tài)。在ILD層124上方形成電阻器層152之前未加熱襯底102。在一些實(shí)施例中，襯底102保持在諸如20度至40度的室溫狀態(tài)。

下列描述了用于形成電阻器層152的操作。襯底102首先從加載端口240移動(dòng)至運(yùn)輸區(qū)238。接著，襯底102從運(yùn)輸區(qū)238穿過(guò)第一工作臺(tái)250，第二工作臺(tái)252運(yùn)輸進(jìn)腔234內(nèi)。在腔234中實(shí)施沉積工藝。在一些實(shí)施例中，襯底102的溫度低于腔234的溫度。在一些實(shí)施例中，襯底102放置在腔234內(nèi)，并且通過(guò)使用PVD工藝在絕緣層150上方形成電阻器層152。在一些實(shí)施例中，在實(shí)施諸如PVD工藝的沉積工藝期間未加熱襯底102。

應(yīng)該注意，在實(shí)施沉積工藝之前，對(duì)襯底102未實(shí)施加熱工藝。換言之，襯底102保持處于常數(shù)值，例如，處于室溫狀態(tài)。在一些實(shí)施例中，襯底102保持在約20度至約40度的溫度狀態(tài)。

在對(duì)襯底102實(shí)施沉積工藝之前，如果對(duì)襯底102實(shí)施加熱工藝，那么電阻器層152可具有較大的晶粒尺寸(當(dāng)與對(duì)襯底102未實(shí)施加熱工藝時(shí)相比)。換言之，電阻器層152的晶粒尺寸更小，因?yàn)橐r底102保持在常溫狀態(tài)。由于在沉積電阻器層152之前無(wú)外部加熱工藝，所以提高了電 阻器層152的電阻和晶粒尺寸的穩(wěn)定性。

如果在將襯底102傳遞進(jìn)腔234之前對(duì)襯底102實(shí)施加熱工藝，那么對(duì)比實(shí)例的電阻器層將在(111)晶體定向上具有更強(qiáng)的強(qiáng)度。與對(duì)比實(shí)例相比，本發(fā)明的電阻器層152具有相對(duì)較低的晶體結(jié)構(gòu)。換言之，電阻器層152的主結(jié)構(gòu)是非晶的。

圖3示出了根據(jù)本發(fā)明的一些實(shí)施例的用于對(duì)比實(shí)例和實(shí)例的電阻數(shù)據(jù)的箱線(xiàn)圖。通過(guò)測(cè)量樣本1的電阻值獲得對(duì)比實(shí)例。在將樣本1的襯底運(yùn)輸進(jìn)腔234之前，對(duì)樣本1的襯底實(shí)施加熱工藝。通過(guò)測(cè)量樣本2的電阻值獲得實(shí)例。在將樣本2的襯底運(yùn)輸進(jìn)腔234之前，對(duì)樣本2的襯底102未實(shí)施加熱工藝。

如圖3所示，實(shí)例的電阻的均勻性好于對(duì)比實(shí)例的電阻的均勻性。因此，提高了實(shí)例的電阻的均勻性，并且也增強(qiáng)了半導(dǎo)體器件結(jié)構(gòu)的性能。

圖4示出了根據(jù)本發(fā)明的一些實(shí)施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的方法的流程圖。

在操作402中，提供了諸如襯底102的襯底。在一些實(shí)施例中，襯底包括位于襯底上方的柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)的層間介電(ILD)層。

在操作404中，襯底從工作臺(tái)運(yùn)輸至沉積腔。應(yīng)該注意，對(duì)工作臺(tái)未實(shí)施加熱操作。在一些實(shí)施例中，襯底102從第一工作臺(tái)250運(yùn)輸至腔234。

在操作406中，在沉積腔中的ILD層上方實(shí)施沉積工藝以在ILD層上方形成電阻器層。在一些實(shí)施例中，對(duì)ILD層124實(shí)施PVD工藝以形成電阻器層152。

在一些實(shí)施例中，通過(guò)物理汽相沉積(PVD)工藝形成電阻器層152。

在一些實(shí)施例中，在約500W至約10000W范圍內(nèi)的功率下實(shí)施PVD工藝。如果功率低于500W，那么電阻器層152的沉積速率可能太慢。如果功率高于10000W，那么電阻器層152的沉積速率可能太快。因此，很難控制電阻器層152的厚度的均勻性。

在一些實(shí)施例中，PVD工藝包括使用氮?dú)?N₂)氣體、氬氣(Ar)氣體、或它們的組合。在一些實(shí)施例中，氮?dú)鈿怏w的流速在約20sccm至約150sccm的范圍內(nèi)。在一些實(shí)施例中，氬氣氣體的流速在約20sccm至約 80sccm的范圍內(nèi)。如果氮?dú)鈿怏w的流速和氬氣氣體的流速均不在上述范圍內(nèi)，那么厚度可能不會(huì)滿(mǎn)足要求。

應(yīng)該注意，在沉積電阻器層152之前，襯底102保持在室溫狀態(tài)。此外，在PVD工藝期間，對(duì)襯底102未實(shí)施加熱工藝。

提供了用于形成半導(dǎo)體器件結(jié)構(gòu)及其形成方法的實(shí)施例。半導(dǎo)體器件結(jié)構(gòu)包括形成在襯底上方的電阻器層。電阻器層的主結(jié)構(gòu)是非晶的。在形成電阻器層之前，襯底保持在室溫狀態(tài)。換言之，在形成電阻器層之前不加熱襯底。由于在沉積電阻器層之前沒(méi)有外加熱工藝，因此，提高了電阻器層的電阻的均勻性，并且還提高了半導(dǎo)體器件結(jié)構(gòu)的性能的柵極電壓(Vg)。

在一些實(shí)施例中，提供了半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括襯底，并且襯底包括第一區(qū)和第二區(qū)。半導(dǎo)體器件結(jié)構(gòu)包括形成在襯底的第一區(qū)上方的柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)形成的層間介電(ILD)層。半導(dǎo)體器件結(jié)構(gòu)還包括形成在襯底的第二區(qū)上方的ILD層上方的電阻器層，并且電阻器層的主結(jié)構(gòu)是非晶的。

在一些實(shí)施例中，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括提供襯底，該襯底包括有源區(qū)和周?chē)鷧^(qū)。該方法還包括在有源區(qū)上方形成柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)形成層間介電(ILD)層。該方法還包括在周?chē)鷧^(qū)上方的ILD層上方形成電阻器層，并且電阻器層的主結(jié)構(gòu)是非晶的。

在一些實(shí)施例中，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括提供襯底，該襯底包括其上方的柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)的層間介電(ILD)層。該方法包括將襯底從工作臺(tái)傳遞至沉積腔，并且在工作臺(tái)上未實(shí)施加熱操作。該方法還包括在沉積腔中在ILD層上方實(shí)施沉積工藝以在ILD層上方形成電阻器層。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，其中襯底包括第一區(qū)和第二區(qū)；柵極結(jié)構(gòu)，形成在襯底的第一區(qū)上方；層間介電(ILD)層，鄰近柵極結(jié)構(gòu)形成；以及電阻器層，形成在襯底的第二區(qū)上方的ILD層上方，其中，電阻器層的主結(jié)構(gòu)是非晶的。

根據(jù)本發(fā)明的一些實(shí)施例，電阻器層由氮化鈦(TiN)、氮化鉭(TaN)、硅鉻(SiCr)、氮化鋁(ALN)或它們的組合制成。

根據(jù)本發(fā)明的一些實(shí)施例，電阻器層具有在約至約范圍內(nèi)的厚度。

根據(jù)本發(fā)明的一些實(shí)施例，電阻器層基本不具有晶界。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：提供襯底，其中襯底包括有源區(qū)和周?chē)鷧^(qū)；在有源區(qū)上方形成柵極結(jié)構(gòu)；鄰近柵極結(jié)構(gòu)形成層間介電(ILD)層；以及在周?chē)鷧^(qū)上方的ILD層上方形成電阻器層，其中，電阻器層的主結(jié)構(gòu)是非晶的。

根據(jù)本發(fā)明的一些實(shí)施例，在ILD層上方形成電阻器層之前未加熱襯底。

根據(jù)本發(fā)明的一些實(shí)施例，在ILD層上方形成電阻器層期間未加熱襯底。

根據(jù)本發(fā)明的一些實(shí)施例，還包括：在ILD層和電阻器層之間形成絕緣層；以及在電阻器層上方形成氮化層。

根據(jù)本發(fā)明的一些實(shí)施例，在電阻器層上方形成氮化層包括：在電阻器層上實(shí)施加熱操作；以及實(shí)施等離子體工藝以在電阻器層上方形成氮化層。

根據(jù)本發(fā)明的一些實(shí)施例，形成電阻器層包括實(shí)施物理汽相沉積(PVD)工藝。

根據(jù)本發(fā)明的一些實(shí)施例，以在約500W至約10000W范圍內(nèi)的功率實(shí)施物理汽相沉積(PVD)工藝。

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：提供襯底，其中，襯底包括位于襯底上方的柵極結(jié)構(gòu)以及鄰近柵極結(jié)構(gòu)的層間介電(ILD)層；將襯底從工作臺(tái)傳遞至沉積腔，其中，在工作臺(tái)上未實(shí)施加熱操作；以及在沉積腔中在ILD層上方實(shí)施沉積工藝以在ILD層上方形成電阻器層。

根據(jù)本發(fā)明的一些實(shí)施例，沉積工藝包括物理汽相沉積(PVD)工藝或化學(xué)汽相沉積(CVD)工藝。

根據(jù)本發(fā)明的一些實(shí)施例，以在約500W至約10000W范圍內(nèi)的功率實(shí)施物理汽相沉積(PVD)工藝。

根據(jù)本發(fā)明的一些實(shí)施例，在實(shí)施沉積工藝之前，襯底保持在常溫狀態(tài)。

根據(jù)本發(fā)明的一些實(shí)施例，在沉積工藝之前，襯底的溫度低于沉積腔的溫度。

根據(jù)本發(fā)明的一些實(shí)施例，在ILD層上方實(shí)施沉積工藝期間，其中，未加熱襯底。

根據(jù)本發(fā)明的一些實(shí)施例，在實(shí)施沉積工藝之前，未實(shí)施加熱工藝。

根據(jù)本發(fā)明的一些實(shí)施例，還包括：在ILD層和電阻器層之間形成絕緣層；以及在電阻器層上方形成氮化層。

根據(jù)本發(fā)明的一些實(shí)施例，在電阻器層上方形成氮化層包括：在電阻器層上實(shí)施加熱操作；以及實(shí)施等離子體工藝以在電阻器層上方形成氮化層。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、更換以及改變。