本發(fā)明的實施例涉及半導體領域，更具體地涉及半導體結構及其形成方法。

背景技術：

包含前照式(fsi)圖像傳感器芯片和背照式(bsi)圖像傳感器芯片的圖像傳感器芯片被廣泛應用于諸如照相機的各種應用中。在圖像傳感器芯片的形成中，圖像傳感器(例如光電二極管)和邏輯電路形成于晶圓的硅襯底上，隨后互連結構形成于晶圓的前側上。在fsi圖像傳感器芯片中，濾色器和微透鏡形成于互連結構的上方。在bsi圖像傳感芯片的形成中，在形成互連結構之后，晶圓的后側被減薄且背側結構，例如濾色器和微透鏡，形成于相應晶圓的背側上。當使用圖像傳感器芯片時，光投射在圖像傳感器上，其中光被轉換為電信號。

在圖像傳感器芯片中，深溝槽形成于硅襯底內，以使圖像傳感器彼此分離。深溝槽填充有介電材料，該介電材料可包含氧化物，以使相鄰的器件相互隔離。

圖像傳感器芯片中的圖像傳感器響應于光子的刺激生成電信號。然而，微透鏡和下方的濾色器接收的光可被傾斜。傾斜的光可穿過深溝槽，該深溝槽用于分離圖像傳感器。結果，由于不期望地從相鄰的像素接收的光的干涉而產生串擾。

技術實現要素：

本發(fā)明的實施例提供了一種形成半導體結構的方法，包括：在襯底中形成多個感光區(qū)；在所述襯底中形成凹槽，所述襯底包括第一半導體材料，所述凹槽插入在相鄰的感光區(qū)之間；通過沿著所述凹槽的側壁去除所述襯底的被損壞的層以擴大所述凹槽；在擴大的凹槽的側壁和底部上形成外延區(qū)，所述外延區(qū)的至少一部分包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；以及在所述外延區(qū)上形成介電區(qū)，所述外延區(qū)沿著所述介電區(qū)的側壁延伸。

本發(fā)明的實施例還提供了一種形成半導體結構的方法，包括：在襯底中形成多個感光區(qū)，所述襯底包括第一半導體材料；在所述襯底中形成多個帶刻面的凹槽，所述多個帶刻面的凹槽的每個都插入相應鄰近的感光區(qū)之間；在所述多個帶刻面的凹槽中形成外延區(qū)，所述外延區(qū)包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；以及用介電材料填充所述多個帶刻面的凹槽。

本發(fā)明的實施例還提供了一種半導體結構，包括：襯底，所述襯底包括第一半導體材料；感光區(qū)，位于所述襯底中；以及深溝槽隔離(dti)結構，鄰近所述感光區(qū)，所述深溝槽隔離結構從所述襯底的第一表面延伸至所述襯底中，所述深溝槽隔離結構包括：外延區(qū)，包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；和介電區(qū)，所述外延區(qū)沿著所述介電區(qū)的側壁延伸。

附圖說明

當結合附圖進行閱讀時，根據以下詳細說明可更好地理解本發(fā)明的各實施例。應注意到，根據工業(yè)中的標準實踐，各種部件未按比例繪制。實際上，為論述清楚，各部件的尺寸可任意增加或減少。

圖1至圖5a示出了根據一些實施例的在形成深溝槽隔離(dti)結構中的中間階段的截面圖。

圖5b示出了根據一些實施例的深溝槽隔離(dti)結構的頂視圖。

圖5c示出了根據一些實施例的插入相鄰的深溝槽隔離(dti)結構之間的襯底的區(qū)域的放大的視圖。

圖6a示出了根據一些實施例的深溝槽隔離(dti)結構的截面圖。

圖6b示出了根據一些實施例的插入相鄰的深溝槽隔離(dti)結構之間的襯底的區(qū)域的放大的視圖。

圖7至圖9示出了根據一些實施例的背照式(bsi)圖像傳感器芯片的一部分。

圖10和圖11示出了根據一些實施例的前照式(fsi)圖像傳感器芯片的一部分。

圖12是示出了根據一些實施例的形成深溝槽隔離(dti)結構的方法的流程圖。

具體實施方式

以下公開內容提供了許多不同的實施例或示例，用于實現本發(fā)明的不同特征。下文描述了組件和布置的具體實例，以簡化本發(fā)明。當然，這些僅僅是示例，并非旨在限制本發(fā)明。例如，在以下說明書中的第二部件上或上方的第一部件的形成可包括第一部件和第二部件直接接觸的實施例，還可包括在第一部件和第二部件之間形成附加部件，使第一部件和第二部件不直接接觸的實施例。此外，本發(fā)明可以在各種實例中重復參考數字和/或字母。此重復是為了簡化和清楚的目的，且本身并不決定所討論的各種實施例和/或配置之間的關系。

此外，為了便于描述，本文使用空間關系術語，例如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等，以描述如圖中所示的一個元件或部件與另一元件或部件的關系?？臻g關系術語旨在包含除附圖所示的方向之外的使用或操作中的器件的不同方向。該裝置可調整為其他方向(旋轉90度或者面向其他方向)，而其中所使用的空間關系描述可做相應解釋。

根據各種示例性實施例提供深溝槽隔離(dti)結構及其形成方法。示出了形成dti結構的中間階段。而且，根據各種示例性實施例提供具有dti結構的各種圖像傳感器。討論實施例的一些變型。在各附圖和說明性實施例中，相同的參考數字用于指示相同的元件。各種實施例包含設置于襯底內的相鄰的感光元件(例如，光電二極管)之間的dti結構。dti結構具有由半導體材料形成的介電區(qū)和外延區(qū)。dti結構使得相鄰的感光元件之間的串擾得以減少，且使得用于紅和紅外(包含近紅外(nir)和遠紅外(fir))應用的量子效率得以提高。

圖1至圖5a示出了根據一些實施例的在形成dti結構中的中間階段的截面圖。根據一些實施例，dti結構可用于圖像傳感器芯片(例如前照式(fsi)圖像傳感芯片或背照式(bsi)圖像傳感器芯片)。參考圖1，提供了襯底101。例如，襯底101可包含摻雜的或未摻雜的體硅，或絕緣體上半導體(soi)襯底的有源層。一般來說，soi襯底包含半導體材料層，例如，硅，其形成于絕緣體層上。例如，絕緣體層可為掩埋氧化物(box)層或氧化硅層。絕緣體層設置在襯底上，例如硅襯底或者玻璃襯底。或者，在一些實施例中，襯底101可包含：另一元素半導體，諸如鍺；包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半導體；或其組合。也可使用其它襯底，例如多層或者梯度襯底。襯底101具有第一表面101a和與第一表面101a相對的第二表面101b。第一表面101a也可稱為正面101a，例如晶體管的有源器件形成于其上，且第二表面101b也可稱為背面101b。如下文更加詳細的描述，dti結構從襯底101的正面101a形成。本領域的技術人員應當理解可應用相似的方法從襯底101的背面101b形成dti結構

多個感光區(qū)103形成于襯底101內。感光區(qū)103包含各個感光器件(未示出)，例如，其可通過注入合適的雜質離子形成。在一些實施例中，雜質離子可被注入襯底101內的外延層(未示出)。感光器件配置為將光信號(例如，光子)轉換為電信號，且可為pn結光電二極管、pnp光電晶體管、npn光電晶體管等。例如，感光區(qū)103可包含形成于p型半導體層(例如，襯底101的至少一部分)內的n型注入區(qū)。在這種實施例中，p型襯底可隔離并降低相鄰的感光區(qū)103之間的電串擾。在一些實施例中，感光區(qū)103可布置為如從上方(圖1中未示出，請參見圖5b)觀察的二維矩形陣列。

進一步參考圖1，掩模層105、抗反射涂(arc)層107和光刻膠層109形成于襯底101的第一表面101a上。掩模層105可包含一個或多個氧化物(例如，氧化硅)和/或氮化物(例如，氮化硅)層，以在圖案化過程中保護下方的襯底101?？衫萌我夂线m的沉積工藝在襯底101上方毯式沉積掩模層105，例如原子層沉積(ald)、化學汽相沉積(cvd)、高密度等離子體cvd(hdp-cvd)、物理汽相沉積(pvd)、熱氧化、熱氮化等。掩模層105也可作為用于蝕刻arc層107的蝕刻停止層。

在形成掩模層105之后，在掩模層105上方毯式沉積arc層107和光刻膠層109。形成arc層107和光刻膠層109以有助于掩模層105的圖案化。例如，arc層107有助于降低光刻過程中從下面的層的反射，且光刻膠層109可用于將圖案轉移至掩模層105。在一些實施例中，可利用與掩模層105相似的材料和方法形成arc層107，此處不重復描述。在實施例中，掩模層105可由氧化硅形成且arc層107可由氮化硅形成。

在一些實施例中，可利用光掩模(未示出)通過將光刻膠層109暴露于光(例如，紫外光)來圖案化光刻膠層109，以包含多個開口111。然后，取決于使用正型抗蝕劑還是負型抗蝕劑來去除光刻膠層109的暴露的或未暴露的部分，以形成開口111。開口11可與設置于相鄰的感光區(qū)103之間的襯底101的區(qū)域對準。然后，通過arc層107和掩模層105將(例如，利用合適的蝕刻工藝)光刻膠層109(例如，開口111)的圖案轉移至襯底101。

參考圖2，光刻膠層109用作蝕刻掩模，以蝕刻下面的層。因此，多個凹槽201穿過arc層107和掩模層105形成并延伸到襯底101中。凹槽201從第一表面101a延伸到襯底101中，從而使得凹槽201的底部位于襯底101的第一表面101a和第二表面101b之間的中間水平處。襯底101的蝕刻可包含可接受的蝕刻工藝，其可在相對低的溫度下進行(例如，低于400℃)，以降低對圖像傳感器芯片內的其他部件的損壞(例如，電組件、互連結構等)。蝕刻可為各向異性的，從而使得凹槽201的側壁筆直、垂直且基本垂直于襯底101的第一表面101a和第二表面101b。而且存在工藝變型，使得凹槽201為略微錐形，因此凹槽201的側壁基本垂直于(略微傾斜)第一表面101a和第二表面101b，例如成約88度至約90度之間的傾斜角α。在一些實施例中，其中襯底由硅形成，利用干法蝕刻方法進行蝕刻，包括但不限于感應耦合等離子體(icp)、變壓器耦合等離子體(tcp)、電子回旋共振(ecr)、反應性離子蝕刻(rie)等。例如，工藝氣體包含含氟氣體(例如sf6、cf4、chf3、nf3)、含氯氣體(例如cl2)、br2、hbr、bcl3和/或類似氣體。在一些實施例中，蝕刻過程中消耗光刻膠層109。在其他實施例中，例如，在灰化和/或濕剝離工藝中去除光刻膠層109的剩余部分。

在得到的結構中，凹槽201延伸到襯底101內且設置于相鄰的感光區(qū)103之間。在一些實施例中，凹槽201的深度d1介于約1.5μm和約7μm之間，且凹槽201的寬度w1介于約0.05μm和約0.3μm之間。但是，應當理解，本說明書上下文所列舉的值僅為示例，并且可被更改為不同的值。例如，凹槽201的寬高比d1/w1介于約5和約50之間。凹槽201的底部表面可為圓形且在橫截面圖中具有u形。每個凹槽201的圓形部分都可以從相應凹槽201的第一垂直側壁到相應凹槽201的第二垂直側壁的所有位置彎曲，且第二垂直側壁與第一垂直側壁相對。

作為蝕刻工藝的結果，暴露于凹槽201內的襯底102的表面被損壞(例如，由于蝕刻原子的撞擊)。該損壞可包含原子位移、空缺等，其以“x”符號表示。當得到的dti結構用于隔離感光像素時，該損壞的表層使得感光像素的暗電流(例如，當未暴露于光下時，光電二極管器件產生電流)增加。該損壞的表層也使得白像素增加，當未暴露于光下時其為產生暗電流的像素。因此，如圖3所示，損壞的表面層減少和/或在損壞去除步驟中被去除。在一些實施例中，損壞的表層可具有介于約3nm和約20nm之間的厚度t1。

進一步參考圖2，在示出的實施例中，在形成凹槽201之前，各感光區(qū)103形成于襯底101內。在其他實施例中，在形成凹槽201之前，單個連續(xù)的感光區(qū)可形成于襯底101內。在這種實施例中，凹槽201將單個連續(xù)的感光區(qū)分成各感光區(qū)103。在其他實施例中，在形成凹槽201之后，各感光區(qū)103形成于襯底101內。

參考圖3，進行損壞去除步驟，以去除凹槽201內的損壞的表層。在一些實施例中，去除層的厚度可至少等于約t1(見圖2)。因此，在損壞去除步驟之后，移位、空缺等被去除。該損壞去除步驟可包括濕蝕刻，其可當把掩模層105和arc層107用作組合蝕刻掩模時利用含堿(含堿性)溶液來進行。在其他實施例中，可去除arc層107并將掩模層105用作蝕刻掩模。在一些實施例中，其中襯底101由硅形成，四甲基氫氧化銨(tmah)用于損壞去除步驟。在其他實施例中，nh4oh、氫氧化鉀(koh)、氫氧化鈉(naoh)等用于去除損壞的表層。去除的表層的厚度可以介于約10nm和約100nm之間，例如約50nm。

由于用于損壞去除步驟中的濕法蝕刻工藝的各向異性性質，所以凹槽201被轉換為凹槽301，其具有帶刻面的側壁(facetedsidewall)。在一些實施例中，其中第一表面101a是襯底101的(100)表面，每個凹槽310都具有上部301a、中部301b和下部301c，從而使得中部301b插入上部301a和下部301c之間。中部301b具有基本垂直的側壁303b，具有介于約88度和約90度之間的傾斜角β。上部301a具有傾斜的側壁303a，其暴露襯底101的(111)表面平面。因此，傾斜的側壁303a具有約54.7度的傾斜角γ。下部301c具有傾斜面303c，其組合形成凹槽301的底部表面。在一些實施例中，傾斜面303c形成于襯底101的(111)表面平面上。因此，傾斜面303c具有約54.7度的傾斜角γ。在一些實施例中，凹槽301可具有介于約1.0μm和約7.0μm之間的深度d2，且凹槽301的中部301b可具有介于約100nm和約300nm之間的寬度w2。在一些實施例中，凹槽301的形狀取決于工藝參數，例如，損壞去除步驟的持續(xù)時間。在其他實施例中，下部301c可具有水平面(未示出)，該水平面具有(100)晶體取向，其連接形成于襯底101的(111)表面上的兩個傾斜面(與傾斜面303c相似)。

如下文更加詳細的描述，包括具有合適的半導體材料的一個或多個外延層的外延區(qū)形成于凹槽301內?？梢罁庋訁^(qū)的期望的吸收特性選擇該一個或多個外延層的半導體材料。在一些實施例中，其中，期望吸收紅、近紅外(nir)和遠紅外(fir)波段，半導體材料可包含ge、第iv-iv族半導體材料，例如sige等。在其他實施例中，半導體材料可包含第iii-v族半導體材料，例如gaas等。在一些實施例中，利用選擇性外延生長(seg)工藝，包含例如si1-xgex(0≤x≤1)層的一個或多個外延層的外延區(qū)形成于凹槽301內。在一些實施例中，形成si1-xgex，其中x是ge的原子分數，x＝0對應si且x＝1對應ge。在一些實施例中，利用原子壓力化學汽相沉積(apcvd)、低壓化學汽相沉積(lpcvd)、降壓化學汽相沉積(rpcvd)、超高真空化學汽相沉積(uhvcvd)等，在約350℃至約750℃的溫度下執(zhí)行seg工藝。例如geh4、geh3ch3、(geh3)2ch2等的工藝氣體可用作用于ge的源氣體(sourcegas)。例如sih4、sih2cl2、sicl4等的工藝氣體可用作si的源氣體。hcl可用作蝕刻劑且h2可用作載氣。在一些實施例中，一個或多個si1-xgex層可利用b、p或as進行原位摻雜，以獲得所需導電性的層。在一些實施例中，b2h6、ph3和ash3可分別用作b、p和as的源氣體。通過在約350℃至約750℃的低溫下執(zhí)行seg工藝，有利地增加了外延層的臨界厚度。

參考圖4，利用低溫外延，包含b摻雜si(si:b)的第一外延層401形成于凹槽210內。在一些實施例中，除了形成于凹槽301的側壁和底部上的第一外延層401，具有不同于第一外延層401的蝕刻選擇性的si:b的非晶層(未示出)形成于arc層107的上方。隨后，利用合適的干或濕蝕刻工藝選擇性地去除非晶層。在一些實施例中，第一外延層401的厚度為介于約50nm和約100nm之間。

第二外延層403形成于第一外延層401上方的凹槽301內。在一些實施例中，利用seg工藝，第二外延層403可由p摻雜的si1-ygey(sige:p)形成。在一些實施例中，在形成sige:p時，可逐漸增加ge源氣體的量。在這種實施例中，也可增加ge的原子分數y。在所示實施例中，ge的原子分數y隨著第二外延層403厚度的增加而從0增加到約0.6。在一些實施例中，第二外延層403的厚度介于約50nm和約100nm之間。然而，應當理解，這些值僅是示例，且可被更改為不同的值。

第三外延層405形成于第二外延層403上方的凹槽301內。在一些實施例中，利用seg工藝，第三外延層405可由b摻雜的si1-zgez(sige:b)形成。在其他實施例中，利用seg工藝，第三外延層405可由b摻雜的si(si:b)形成。在所示的實施例中，sige:b中的ge的原子分數約為0.6。在一些實施例中，第三外延層405的厚度介于約10nm和約30nm之間。然而，應當理解，這些值僅是示例，且可被更改為不同的值。

如圖4所示，第一外延層401、第二外延層403和第三外延層405的頂面是帶刻面的表面，從而使得刻面的取向隨著外延層填充凹槽301而改變。在一些實施例中，第二外延層403的頂面的第一部分409a和第三外延層405的頂面的第一部分411a可具有介于約70度和約80度之間的傾斜角，且第二外延層403的頂面的第二部分409b和第三外延層405的頂面的第二部分411b可具有介于約45度和約55度之間的傾斜角。

在一些實施例中，在形成第一外延層401、第二外延層403和第三外延層405之后，用介電材料407填充凹槽301的剩余部分。在一些實施例中，介電材料407可包括氧化物，例如氧化硅，且可利用ald、cvd、熱氧化等形成。在一些實施例中，介電材料407可使相鄰的感光區(qū)103彼此電隔離。

參考圖5a，平坦化介電材料407，從而使得介電材料407的最頂部表面基本與襯底101的第一表面101a共面。在一些實施例中，平坦化工藝也去除掩模層105和arc層107。在一些實施例中，可利用化學機械拋光(cmp)工藝、研磨工藝、蝕刻工藝等平坦化介電材料407。每個凹槽201內的第一外延層401、第二外延層403、第三外延層405和介電材料407的一部分形成相應的dti結構501。每個凹槽301內的第一外延層401、第二外延層403和第三外延層301的一部分可統(tǒng)稱為相應的dti結構501的外延區(qū)503。每個凹槽301內的介電材料407的一部分也可稱為相應的dti結構501的介電區(qū)505。通過dti結構501的外延區(qū)503包含ge，相比于由純si形成的外延區(qū)，有利地增強了具有介于約0.6μm和1.55μm之間的波長(紅和nir波段)的光的吸收。

圖5b示出dti結構501的頂視圖。在一些實施例中，dti結構501形成柵格，其將每個感光區(qū)103與像素陣列中的相鄰的感光區(qū)103分開。在所示實施中，dti結構501形成多個條帶(strip)，其包含沿x方向延伸的多個第一條帶和沿y方向延伸的多個第二條帶，y方向垂直于x方向。因此，多個第一條帶與多個第二條帶形成柵格圖案，襯底101的多個部分(例如，具有設置于其內的感光區(qū)103)通過柵格彼此分開并被柵格限定。

圖5c示出根據一些實施例的圖5a中所示的襯底101的區(qū)域507的放大的視圖。區(qū)域507包含插入相鄰的dti結構501之間的襯底的一部分。圖5c進一步示出x方向的折射率n的輪廓509，其中x方向平行襯底101的第一表面101a并從一個dti結構501延伸至相鄰的dti結構501。由于dti結構501的外延區(qū)503內ge的原子分數的梯度，該折射率也具有梯度，隨著ge原子分數的增加折射率增加。因此，區(qū)域507具有折射率n的不均勻的輪廓509。因此，從第一表面101a進入的光(箭頭511所示)向高折射率的區(qū)域彎曲并有效地聚焦至高折射率(例如，外延區(qū)503)的區(qū)域。通過聚焦dti結構501的外延區(qū)503的光，至外延區(qū)503的光偶和效率增加，其進一步提高了圖像傳感器芯片的紅/nir性能。而且，該折射率的非均勻輪廓509進一步減少了相鄰的感光區(qū)103之間的串擾。進一步參考圖5a，在一些實施例中，通過縮減相鄰的dti結構501之間距離而不縮減外延區(qū)503的厚度，進一步增加用于紅/nir波段的圖像傳感器芯片的量子效率。例如，通過將距離l1從約1000nm縮減至約300nm，外延區(qū)503的體積百分比可以從約14％增加至約47％。

圖6a示出了根據一些實施例的襯底101內的dti結構601的截面圖，其中圖6b示出了襯底101的區(qū)域607的放大的視圖。所示實施例的dti結構601與如上參考圖5a至圖5c所述的dti結構501的區(qū)別在于外延區(qū)603的結構，而介電區(qū)605與dti結構501的介電區(qū)505相似。在所示實施例中，每個外延區(qū)603都包含包括si的多個第一外延層609(圖6a中未清晰示出，但如圖6b所示)和包括si1-zgez的多個第二外延層611(6a中未清晰示出，但如圖6b所示)，其以交替的方式形成。在所示實施例中，第一外延層609和第二外延層611形成超晶格結構，且階段613包括第一外延層609中的一個和第二外延層611中的一個。在一些實施例中，可利用與如上參考圖4至圖5c所述的dti結構501的外延區(qū)503的各種外延層相似的方法形成第一外延層609和第二外延層611，且此處不重復描述。在一些實施例中，第二外延層611中的ge的原子分數z可介于約0.1和約1.0之間，第一外延層609的厚度介于約3nm和約20nm之間，第二外延層611的厚度介于約3nm和約20nm之間，且每個外延區(qū)603的階段613的數目都介于約5和約50之間。通過形成具有超晶格結構的外延區(qū)603，形成多量子阱結構，其有利于增強吸收大于約1.5μm(遠紅外(fir)波段)的波長的光。在一些實施例中，dti結構601形成與圖5b中所示的柵格相似的柵格。

圖7至圖9分別示出根據一些實施例的bsi圖像傳感器芯片700、800和900的一部分。在一些實施中，例如如上分別參考圖5a和圖6a所述的dti結構501和601的dti結構用于bsi圖像傳感器芯片700、800和900。在一些實施例中，配置bsi圖像傳感器芯片700、800和900，從而使得感光區(qū)103感測到的光從襯底101的背面101b進入襯底101。參考圖7，bsi圖像傳感器芯片700包含襯底101內的dti結構701，從而使得dti結構701形成與圖5b中所示相似的柵格。在一些實施例中，dti結構701可具有與如上分別參考圖5a和圖6a所述的dti結構501或601相似的結構，此處不重復描述。dti結構701從襯底101的正面101a朝向襯底101的背面101b延伸。感光區(qū)103插入相鄰的dti結構701之間。

在一些實施例中，一個或多個有源和/或無源器件703(為了說明的目的，在圖7中示為單個晶體管)形成于襯底101的正面101a上。一個或多個有源和/或無源器件703可包含n型金屬氧化物半導體(nmos)器件和/或p型金屬氧化物半導體(pmos)器件，例如晶體管、電容器、電阻器、二極管、光電二極管、保險絲等。本領域技術人員應理解，以上示例是用于說明目的，而非意欲以任何形式限制本發(fā)明。對于特定應用來說，也可使用其他電路。

互連結構705形成于襯底101的正面101a上?；ミB結構705可包含通過使用任何合適的方法(例如鑲嵌、雙鑲嵌等)形成的導電部件(例如，包含銅、鋁、鎢、其組合等的導線和通孔)的層間介電(ild)層707和/或一個或多個金屬層間介電(imd)層709。ild707和imd709可包含具有設置于這種導電部件之間的例如低于約4.0或甚至是2.0的k值的低k介電材料。在一些實施例中，ild707和imd709可由例如通過使用任意合適的方法(例如旋涂、化學汽相沉積(cvd)、等離子體增強的cvd(pecvd)等)形成的磷硅酸鹽玻璃(psg)、硼磷硅酸鹽玻璃(bpsg)、氟硅酸鹽玻璃(fsg)、sioxcy、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其復合物、其組合物等制成。互連結構電連接各種有源和/或無源器件(例如感光區(qū)104)，以在bsi圖像傳感器芯片700內形成電路。

在一些實施例中，鈍化層711形成于互連結構705上。鈍化層711可由具有大于3.9的k值的非低k介電材料形成。在一些實施例中，鈍化層711可包含一個或多個氧化硅層、氮化硅層等，且可利用cvd、pecvd、熱氧化等形成。

底部抗反射涂(barc)層713形成于襯底101的背面101b上。在一些實施例中，barc層713包括合適的介電材料，例如氧化硅、氮化硅、氮氧化硅、氧化鉿、氧化鉭或其組合，但是也可使用其他材料。在一些實施例中，可利用ald、cvd、pecvd、pvd、金屬有機化學汽相沉積(mocvd)等形成barc層713。

金屬柵格715可形成于barc層713的上方，從而使得金屬柵格715的壁與相應的dti結構701對準。在一些實施例中，金屬柵格715可包括鈦、氮化鈦、鉭、氮化鉭、鋁、銅、鎳、鎢、其合金等且可利用cvd、pvd、mocvd、pdv、鍍敷等形成。濾色器層717形成于金屬柵格715上方。在一些實施例中，濾色器層717包括介電層719，例如，多個濾色器721形成于其內的氧化硅層。在一些實施例中，濾色器721與相應的感光區(qū)103對準。濾色器721可包括聚合材料或樹脂，例如聚甲基丙烯酸甲酯(pmma)、聚甲基丙烯酸甘油酯(pgma)等，其包含著色顏料。

微透鏡723的陣列形成于濾色器層717的上方。在一些實施例中，微透鏡723與相應的濾色器721和相應的感光區(qū)103對準。微透鏡723由任意材料制成，其被圖案化并形成透鏡，例如高透射率的丙烯酸聚合物。在實施例中，利用液態(tài)的材料通過例如旋涂技術形成微透鏡層。也可使用其他方法，例如cvd、pvd等。利用合適的光刻和蝕刻方法圖案化用于微透鏡層的平面材料，以圖案化與有源感光器件的陣列對應的陣列中的平面材料。然后，回流平面材料，以形成用于微透鏡723的適當的彎曲表面。之后，利用例如uv處理使微透鏡723彎曲。在一些實施例中，在形成微透鏡723之后，bsi圖像傳感器芯片700可經受進一步的處理，例如封裝。

圖8示出了根據一些實施例的bsi圖像傳感器芯片800。可利用與如上參考圖7所述的bsi圖像傳感器芯片700相似的材料和方法形成bsi圖像傳感器芯片800，此處不重復描述。bsi圖像傳感器芯片800與bsi圖像傳感器芯片700的不同之處在于襯底101的背面101b的結構。在所示實施例中，減薄襯底101的背面101b直到暴露dti結構701。在一些實施例中，利用cmp工藝、研磨工藝、蝕刻工藝等減薄襯底101的背面101b。在一些實施例中，dti結構701的最上部表面與襯底101的的背面101b基本共面。

圖9示出了根據一些實施例的bsi圖像傳感器芯片900?？衫门c如上參考圖7所述的bsi圖像傳感器芯片700相似的材料和方法形成bsi圖像傳感器芯片900，此處不重復描述。在所示實施例中，dti結構701從襯底101的背面101b形成，而bsi圖像傳感器芯片700的dti結構701從襯底101的正面101a形成。在這種實施例中，形成一個或多個有源和/或無源器件703、互連結構705和/或鈍化層711之后，可形成dti結構701。在一些實施例中，襯底101可包括插入相鄰的感光區(qū)103之間的淺溝槽隔離(sti)區(qū)901。在一些實施例中，可通過圖案化襯底101的正面101a以在襯底101內形成溝槽并用合適的介電材料填充該溝槽來形成sti結構。sti區(qū)901可以與相應的dti結構701對準。

圖10和圖11分別示出根據一些實施例的fsi圖像傳感器芯片1000和1100的一部分。在一些實施例中，配置fsi圖像傳感器芯片1000和1100，從而使得感光區(qū)103感測到的光從襯底101的正面101a進入襯底101。在一些實施例中，可利用與如上參考圖7至圖9分別所述的bsi圖像傳感器芯片700、800和900相似的材料和方法形成fsi圖像傳感器芯片1000和1100，此處不重復描述。參考圖10，dti結構701從襯底101的背面101b形成。在這種實施例中，形成一個或多個有源和/或無源器件703、互連結構705、濾色器層717和/或微透鏡723之后，可形成dti結構701。參考圖11，dti結構701從襯底101的正面101a形成。

圖12是示出了根據一些實施例的形成深溝槽隔離(dti)結構的方法1200的流程圖。方法1200始于步驟1201，其中如上參考圖1和2所述，凹槽(例如圖2中所示的凹槽201)形成于襯底(例如圖1中所示的襯底101)內。在步驟1203中，如上參考圖3所述，去除該凹槽的側壁和底部損壞的部分。在一些實施例中，如上參考圖3所述，損壞去除步驟將該凹槽轉換為帶刻面的凹槽(例如圖3中所示的凹槽301)。在步驟1205中，如上參考圖4、圖5a至圖5c、圖6a和圖6b所述，外延區(qū)(例如圖5a和6a中所示的外延區(qū)503和603)形成于帶刻面的凹槽的側壁和底部上。在步驟1207中，如上參考圖4、圖5a至圖5c、圖6a和圖6b所述，用介電材料(例如圖4中所示的介電材料407)填充帶刻面的凹槽，以形成介電區(qū)(例如圖5a和圖6a中分別所示的介電區(qū)505和605)。

此處示出的各種實施例適于形成圖像傳感器的深溝槽隔離結構，其可提供一些優(yōu)勢。通過深溝槽隔離結構包含具有sige的一個或多個外延層，可有利地提高紅、nir和fir條件下的光的吸收系數。而且，此處示出的實施例有利地減少了圖像傳感器的相鄰感光區(qū)之間的串擾。

根據實施例，一種方法包含在襯底內形成多個感光區(qū)。凹槽形成于該襯底內，該襯底包括第一半導體材料，該凹槽被插入相鄰的感光區(qū)之間。通過沿著該凹槽的側壁去除該襯底的被損壞的層來擴大該凹槽，從而形成擴大的凹槽。在該擴大的凹槽的側壁和底部上形成外延區(qū)，該外延區(qū)的至少一部分包括第二半導體材料，該第二半導體材料與第一半導體材料不同。在該外延區(qū)上形成電解質區(qū)，該外延區(qū)沿該介電區(qū)的側壁延伸。

根據另一實施例，一種方法包含在襯底內形成多個感光區(qū)，該襯底包括第一半導體材料。多個帶刻面的凹槽形成于該襯底內，多個帶刻面的凹槽的每一個都被插入相應相鄰的感光區(qū)之間。外延區(qū)形成于多個帶刻面的凹槽內，該外延區(qū)包括第二半導體材料，該半導體材料不同于該第一半導體材料。用介電材料填充多個帶刻面的凹槽。

根據又一實施例，半導體結構包括：襯底，該襯底包括第一半導體材料；該襯底內的感光區(qū)；以及鄰近該感光區(qū)的深溝槽隔離(dti)結構，該dti結構從該襯底的第一表面延伸至該襯底內。該dti結構包括：外延區(qū)，該外延區(qū)包括第二半導體材料，該第二半導體材料不同于該第一半導體材料；以及介電區(qū)，該外延區(qū)沿著該介電區(qū)的側壁延伸。

本發(fā)明的實施例提供了一種形成半導體結構的方法，包括：在襯底中形成多個感光區(qū)；在所述襯底中形成凹槽，所述襯底包括第一半導體材料，所述凹槽插入在相鄰的感光區(qū)之間；通過沿著所述凹槽的側壁去除所述襯底的被損壞的層以擴大所述凹槽；在擴大的凹槽的側壁和底部上形成外延區(qū)，所述外延區(qū)的至少一部分包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；以及在所述外延區(qū)上形成介電區(qū)，所述外延區(qū)沿著所述介電區(qū)的側壁延伸。

根據本發(fā)明的一個實施例，其中，形成所述外延區(qū)包括形成所述第二半導體材料的一個或多個外延層。

根據本發(fā)明的一個實施例，其中，形成所述外延區(qū)包括形成所述第一半導體材料和所述第二半導體材料的交替的外延層。

根據本發(fā)明的一個實施例，其中，形成所述凹槽包括在所述襯底上執(zhí)行各向異性干蝕刻工藝。

根據本發(fā)明的一個實施例，其中，去除所述被損壞的層包括在所述襯底上執(zhí)行各向異性濕蝕刻工藝。

根據本發(fā)明的一個實施例，其中，形成所述介電區(qū)包括：用介電材料填充所述擴大的凹槽；以及平坦化所述介電材料。

根據本發(fā)明的一個實施例，其中，所述擴大的凹槽的側壁和底部具有一個或多個刻面。

本發(fā)明的實施例還提供了一種形成半導體結構的方法，包括：在襯底中形成多個感光區(qū)，所述襯底包括第一半導體材料；在所述襯底中形成多個帶刻面的凹槽，所述多個帶刻面的凹槽的每個都插入相應鄰近的感光區(qū)之間；在所述多個帶刻面的凹槽中形成外延區(qū)，所述外延區(qū)包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；以及用介電材料填充所述多個帶刻面的凹槽。

根據本發(fā)明的一個實施例，其中，形成所述多個帶刻面的凹槽包括：在所述襯底上執(zhí)行第一蝕刻工藝，以在所述襯底中形成多個凹槽；以及在所述襯底上執(zhí)行第二蝕刻工藝，所述第二蝕刻工藝去除所述多個凹槽的側壁和底部的一部分，以形成所述多個帶刻面的凹槽。

根據本發(fā)明的一個實施例，其中，所述第一蝕刻工藝是各向異性干蝕刻工藝，并且其中，所述第二蝕刻工藝是各向異性濕蝕刻工藝。

根據本發(fā)明的一個實施例，其中，形成所述外延區(qū)包括：沿著所述多個帶刻面的凹槽的側壁和底部形成所述第一半導體材料的第一外延層；以及在所述第一外延層上方形成所述第二半導體材料的第二外延層。

根據本發(fā)明的一個實施例，其中，利用選擇性外延生長工藝形成所述第一外延層和所述第二外延層。

根據本發(fā)明的一個實施例，方法還包括：平坦化所述介電材料，所述介電材料的最上部表面與所述襯底的最上部表面齊平。

根據本發(fā)明的一個實施例，其中，所述第一半導體材料是si，并且其中，所述第二半導體材料是sige。

本發(fā)明的實施例還提供了一種半導體結構，包括：襯底，所述襯底包括第一半導體材料；感光區(qū)，位于所述襯底中；以及深溝槽隔離(dti)結構，鄰近所述感光區(qū)，所述深溝槽隔離結構從所述襯底的第一表面延伸至所述襯底中，所述深溝槽隔離結構包括：外延區(qū)，包括第二半導體材料，所述第二半導體材料不同于所述第一半導體材料；和介電區(qū)，所述外延區(qū)沿著所述介電區(qū)的側壁延伸。

根據本發(fā)明的一個實施例，其中，所述第一半導體材料是si，并且其中，所述第二半導體材料是sige或iii-v族半導體材料。

根據本發(fā)明的一個實施例，其中，所述外延區(qū)具有帶刻面的側壁。

根據本發(fā)明的一個實施例，半導體結構還包括位于所述襯底的第一表面上的有源器件。

根據本發(fā)明的一個實施例，半導體結構還包括位于所述襯底的第二表面上的有源器件，所述襯底的第二表面與所述襯底的第一表面相對。

根據本發(fā)明的一個實施例，其中，所述外延區(qū)插入在所述襯底和所述介電區(qū)之間。

上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發(fā)明的各個實施例。本領域普通技術人員應該理解，可以很容易地使用本發(fā)明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現相同優(yōu)點的處理和結構。本領域普通技術人員也應該意識到，這種等效構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。