超結器件及其制造方法與流程
本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種超結(super junction)器件；本發(fā)明還涉及一種超結器件的制造方法。
背景技術：
超結結構就是交替排列的N型柱和P型柱組成結構。如果用超結結構來取代垂直雙擴散MOS晶體管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移區(qū)，在導通狀態(tài)下通過N型柱提供導通通路，導通時P型柱不提供導通通路；在截止狀態(tài)下由PN立柱共同承受反偏電壓，就形成了超結金屬-氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。
現(xiàn)有不采用超結結構的硅功率器件，導通電阻跟擊穿電壓具有如下關系：
Rds(on)∝BC2.5；
這使得高壓下，器件的導通電阻變得無法接受。
采用超結的結構，可以實現(xiàn)：
Rds(on)∝BV；
這極大的降低了高壓下，器件的導通電阻，在高壓器件中有非常廣泛的應用。
技術實現(xiàn)要素：
本發(fā)明所要解決的技術問題是提供一種超結器件，能增加夾斷電壓，提高超結單元的耗盡電容隨反向偏置電壓的降低趨勢，提高高壓下的電容，減小開關中的電壓劇烈變化、降低過沖，改善電路和系統(tǒng)的電磁干擾性能。為此，本發(fā)明還提供一種超結器件的制造方法。
為解決上述技術問題，本發(fā)明提供的超結器件的電荷流動區(qū)包括由多個在橫向上交替排列的N型柱和P型柱組成的超結結構；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；每一個所述超結單元的頂部形成有一個超結器件單元。
各所述超結器件單元中包括有P型背柵，各所述P型背柵位于對應的所述P型柱的頂部，至少一個所述超結器件單元的所述P型背柵和底部對應的所述P型柱具有一個間隔區(qū)域，該間隔區(qū)域通過N型摻雜使所述P型背柵和對應的所述P型柱進行分隔。
所述間隔區(qū)域使對應的所述超結單元在反向偏置時使所述P型柱的電壓大于所述P型背柵的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
進一步的改進是，所述間隔區(qū)域全部由一個N型摻雜區(qū)組成，通過調節(jié)所述間隔區(qū)域的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域的高度為所述P型背柵和底部對應的所述P型柱之間的間距，所述間隔區(qū)域的高度越大，所述夾斷電壓越大；所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大。
進一步的改進是，所述間隔區(qū)域的高度大于等于0.5微米。
進一步的改進是，所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度大于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10。
進一步的改進是，所述間隔區(qū)域由多個在縱向上交替排列的N型摻雜區(qū)和P型摻雜區(qū)組成且所述間隔區(qū)域的上下兩端都為N型摻雜區(qū)；通過調節(jié)所述間隔區(qū)域的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域的高度為所述P型背柵和底部對應的所述P型柱之間的間距，所述間隔區(qū)域的高度越大，所述夾斷電壓越大；所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大。
進一步的改進是，所述間隔區(qū)域的各所述N型摻雜區(qū)的高度大于等于0.5微米。
進一步的改進是，所述間隔區(qū)域的各所述N型摻雜區(qū)的摻雜濃度大于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10。
進一步的改進是，所述超結器件由具有相同夾斷電壓的所述超結單元組合而成；或者，所述超結器件由具有不同夾斷電壓的所述超結單元組合而成。
進一步的改進是，所述超結器件為超結MOSFET，各所述P型背柵中形成有源區(qū)，漏區(qū)形成于所述超結結構的底部，各所述超結器件單元的柵極結構覆蓋對應的所述P型背柵的部分區(qū)域且該部分區(qū)域的表面用于形成連接源區(qū)和漏區(qū)的溝道。
進一步的改進是，所述超結MOSFET為平面柵超結MOSFET，各所述超結器件單元的柵極結構為形成于所述P型背柵的表面平面柵結構并從頂部覆蓋所述P型背柵；所述超結MOSFET為溝槽柵超結MOSFET，各所述超結器件單元的柵極結構為形成于溝槽中的溝槽柵結構并從側面覆蓋所述P型背柵。
為解決上述技術問題，本發(fā)明提供的超結器件的制造方法包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱和P型柱組成的超結結構。
步驟二、在形成有所述超結結構的半導體襯底表面淀積形成一層N型外延層；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；每一個所述超結單元的頂部的所述N型外延層中用于形成一個超結器件單元，所述N型外延層的N型摻雜濃度等于后續(xù)步驟三中形成的間隔區(qū)域的所需要的N型摻雜濃度。
步驟三、采用光刻、P型離子注入和熱退火工藝形成各所述超結器件單元的P型背柵，各所述P型背柵位于對應的所述P型柱的頂部，至少一個所述超結器件單元的所述P型背柵和底部對應的所述P型柱具有一個間隔區(qū)域，所述間隔區(qū)域直接由所述N型外延層組成，該間隔區(qū)域通過N型摻雜使所述P型背柵和對應的所述P型柱進行分隔。
所述間隔區(qū)域使對應的所述超結單元在反向偏置時使所述P型柱的電壓大于所述P型背柵的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
進一步的改進是，通過調節(jié)所述間隔區(qū)域的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓。
所述間隔區(qū)域的高度為所述P型背柵和底部對應的所述P型柱之間的間距，所述間隔區(qū)域的高度越大，所述夾斷電壓越大，所述間隔區(qū)域的高度通過步驟三中所述P型背柵的P型離子注入能量和注入劑量進行調節(jié)。
所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大，所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度通過步驟二中形成所述N型外延層時調節(jié)。
進一步的改進是，所述N型外延層的摻雜濃度大于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10；所述N型外延層的厚度為4微米～7微米，所述間隔區(qū)域的高度大于等于0.5微米。
為解決上述技術問題，本發(fā)明提供的超結器件的制造方法，包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱和P型柱組成的超結結構。
步驟二、在形成有所述超結結構的半導體襯底表面淀積形成一層N型外延層或本 征外延層；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；每一個所述超結單元的頂部的所述N型外延層中用于形成一個超結器件單元，所述N型外延層的N型摻雜濃度低于后續(xù)步驟三中形成的間隔區(qū)域的所需要的N型摻雜濃度。
步驟三、至少一個所述超結器件單元的所述P型柱頂部需要形成所述間隔區(qū)域，采用光刻、N型離子注入和熱退火工藝在需要形成所述間隔區(qū)域的所述N型外延層中疊加N型摻雜形成所述間隔區(qū)域。
采用光刻、P型離子注入和熱退火工藝形成各所述超結器件單元的P型背柵，各所述P型背柵位于對應的所述P型柱的頂部；所述間隔區(qū)域位于對應的所述超結器件單元的所述P型背柵和底部對應的所述P型柱之間，所述間隔區(qū)域通過N型摻雜使所述P型背柵和對應的所述P型柱進行分隔。
所述間隔區(qū)域使對應的所述超結單元在反向偏置時使所述P型柱的電壓大于所述P型背柵的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
進一步的改進是，通過調節(jié)所述間隔區(qū)域的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓。
所述間隔區(qū)域的高度為所述P型背柵和底部對應的所述P型柱之間的間距，所述間隔區(qū)域的高度越大，所述夾斷電壓越大，所述間隔區(qū)域的高度通過步驟三中所述P型背柵的P型離子注入能量和注入劑量進行調節(jié)。
所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大，所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度通過步驟三中的N型離子注入工藝進行調節(jié)。
進一步的改進是，所述N型外延層的摻雜濃度小于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10，所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度大于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10；所述N型外延層的厚度為4微米～7微米，所述間隔區(qū)域的高度大于等于0.5微米。
為解決上述技術問題，本發(fā)明提供的超結器件的制造方法包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱和P型柱組成的超結結構。
步驟二、每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；每一個所述 超結單元的頂部用于形成一個超結器件單元；至少一個所述超結器件單元的所述P型柱頂部需要形成所述間隔區(qū)域。
在形成有所述超結結構的半導體襯底表面淀積形成第一N型外延子層，之后采用光刻、P型離子注入和熱退火工藝在需要形成所述間隔區(qū)域的所述第一N型外延子層中進行P型摻雜形成所述間隔區(qū)域的P型摻雜區(qū)，所述P型摻雜區(qū)的底部的所述第一N型外延子組成所述間隔區(qū)域的N型摻雜區(qū)。
重復進行所述第一N型外延子層淀積工藝以及之后的形成P型摻雜區(qū)的工藝形成多個在縱向上交替排列的N型摻雜區(qū)和P型摻雜區(qū)。
在最后一次P型摻雜區(qū)形成后淀積形成第二N型外延子層。
步驟三、采用光刻、P型離子注入和熱退火工藝在所述第二N型外延層中形成各所述超結器件單元的P型背柵，所述間隔區(qū)域對應的所述P型背柵底部的所述第二N型外延層作為N型摻雜區(qū)縱向疊加在底部的P型摻雜區(qū)上，由疊加后的多個在縱向上交替排列的N型摻雜區(qū)和P型摻雜區(qū)組成所述間隔區(qū)域。
所述間隔區(qū)域通過N型摻雜使所述P型背柵和對應的所述P型柱進行分隔。
所述間隔區(qū)域使對應的所述超結單元在反向偏置時使所述P型柱的電壓大于所述P型背柵的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
進一步的改進是，通過調節(jié)所述間隔區(qū)域的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域的高度為所述P型背柵和底部對應的所述P型柱之間的間距，所述間隔區(qū)域的高度越大，所述夾斷電壓越大。
所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大；所述間隔區(qū)域的N型摻雜區(qū)的摻雜濃度通過所述第一N型外延子層或所述第二N型外延子層外延生長時調節(jié)或通過所述第一N型外延子層或所述第二N型外延子層外延后再進行N型離子注入調節(jié)。
進一步的改進是，所述間隔區(qū)域的各所述N型摻雜區(qū)的高度大于等于0.5微米；所述第二N型外延子層的厚度為4微米～7微米；所述間隔區(qū)域的各所述N型摻雜區(qū)的摻雜濃度大于等于對應所述超結單元的所述N型柱的摻雜濃度的1/10。
本發(fā)明通過在超結器件單元中設置間隔區(qū)域，間隔區(qū)域通過N型摻雜使P型背柵 和對應的P型柱進行分隔，這樣在設置有間隔區(qū)域的超結單元反偏時，P型柱頂部的電位和P型背柵的電位不相等，一般超結器件單元反偏時P型背柵接地、N型柱接高電壓，這樣P型柱頂部的電位將會高于P型背柵的電位，從而能增加超結單元完全耗盡時所需的夾斷電壓，而夾斷電壓的增加能夠提高超結單元的耗盡電容隨反向偏置電壓的降低趨勢，提高高壓下的電容也即在相同的電壓下增加間隔區(qū)域后電容會越高，這會減小開關中的電壓劇烈變化、降低過沖，改善電路和系統(tǒng)的電磁干擾性能。對于超結器件為超結MOSFET器件時，超結單元的耗盡電容對應于柵漏電容(Cgd)。
另外，本發(fā)明將間隔區(qū)域設置為由多個在縱向上交替排列的N型摻雜區(qū)和P型摻雜區(qū)組成時，也即相對于采用單獨的一個N型摻雜區(qū)組成間隔區(qū)域，交替排列的N型摻雜區(qū)和P型摻雜區(qū)具有更高的擊穿電壓，所以本發(fā)明通過設置交替排列的N型摻雜區(qū)和P型摻雜區(qū)的間隔區(qū)域的結構能使超結單元保持較高的擊穿電壓值。
附圖說明
下面結合附圖和具體實施方式對本發(fā)明作進一步詳細的說明：
圖1是超結功率器件的Cgd曲線示意圖；
圖2是現(xiàn)有超結器件的結構示意圖；
圖3是本發(fā)明第一實施例超結器件的結構示意圖；
圖4是本發(fā)明第一實施例超結器件的Cgd曲線仿真圖；
圖5是本發(fā)明第一實施例超結器件的Coss曲線仿真圖；
圖6是本發(fā)明第一實施例超結器件的擊穿電壓仿真圖；
圖7是本發(fā)明第二實施例超結器件的結構示意圖。
具體實施方式
超結器件相比于傳統(tǒng)的高壓器件，極大的降低了導通電阻。在相同的面積下，器件的導通電阻可以達到傳統(tǒng)器件的1/5～1/10。在相同導通電阻的情況下，超結器件的電容只有傳統(tǒng)器件的1/5～1/10。
低的電容，可以大幅提高器件的開關速度，降低開關的損耗，跟傳統(tǒng)器件相比具有更高的效率。
在器件開啟的時候，器件的漏極電壓變化率為：
其中，VD為漏極電壓，為漏極電壓變化率；RG為柵極總的串聯(lián)電阻，包括器 件自身的柵電阻以及驅動電路所串聯(lián)的柵電阻；CGD為器件的柵漏電容，VGP為器件的平臺電壓，在器件符合長溝道近似的情況下：
I為超結在導通的時候所流過的漏極電流，VTH為閾值電壓。VGS為外加驅動電路所加的最高柵極電壓，通常為10～15V。
器件在關斷的時候，對應的
因此為了保證器件的導通和關斷的時間大致相等，一般在器件設計的時候，讓因為超結器件大幅降低了器件的電容，所以導致CGD(VD)很小，通常在幾個pF，因此很高，這樣使得電路的電壓過沖比較高，嚴重的時候甚至會導致器件的損壞。過高也會導致器件對其它電路的電磁干擾(EMI)的增大。
本發(fā)明實施例采用增加CGD的方法來解決這一問題：
超結功率器件的CGD的曲線通常如圖1所示，圖1中的曲線是以擊穿電壓為650V，導通電阻為1ohm的超結NMOSFET器件為例得到：
在這里柵極和源極電壓均為0V，改變漏極電壓。上圖中橫軸為漏極電壓，由于源極電壓為0，漏極電壓Vd也即為漏極和源極之間的源漏電壓Vds，縱軸為對應的電容值。隨著Vds的增加，CGD急劇減小。當Vds為15V～20V之間的某一值的時候，電容值下降到最低點，此后逐步增大到一個穩(wěn)定值。Cgd最低點處的Vds電壓，通常稱為夾斷(Pitch-Off)電壓；如圖1中的Cp0為Cgd曲線的最低點，該電容值對應的電壓Vds1即為夾斷電壓。
這個電壓是由超結器件的結構決定的。
現(xiàn)有超結器件：
下面以N型超結，也就是漂移區(qū)為N型的來介紹，具體為如圖2所示的現(xiàn)有超結NMOSFET器件的結構為例來介紹，現(xiàn)有超結NMOSFET器件包括：
柵極1，通常是由多晶硅組成，厚度通常在3000-5000A之間。
柵氧化層2，用來是實現(xiàn)柵極1和溝道的隔離，柵氧化層2的厚度決定了柵極1的耐壓，通常為了保證一定的柵極1的耐壓，柵氧化層2的厚度一般大于。
源區(qū)3，由N型重摻雜區(qū)組成，摻雜的劑量通常是在1e15/cm2以上。
P型背柵5，P型背柵5通常由P阱組成，P型背柵5的被柵極1覆蓋的表面用于形成溝道，所以P型背柵5也為溝道區(qū)，P型背柵5的摻雜劑量通常是在5e13/cm2～1e14/cm2之間，它的摻雜劑量決定了器件的閾值電壓，摻雜劑量越高，器件的閾值電壓越高。
背柵引出區(qū)4，由P型重摻雜區(qū)組成，用于形成空穴的收集區(qū)。
交替排列的N型柱7和P型柱6，由多個交替排列的N型柱7和P型柱6組成超結結構，圖2中僅示意出了一個N型柱7以及和N型柱7鄰接的兩個P型柱6，每一個P型柱6的頂部都形成了一個超結器件單元，相鄰兩個超結器件單元共用一個N型柱7。
N型柱7作為超結器件單元的N型漂移區(qū)，漂移區(qū)的摻雜的體濃度通常是在1e15/cm3～5e16/cm3之間，漂移區(qū)的厚度決定了器件的擊穿電壓。
P型柱6為N型柱7的P型互補摻雜，它是用來橫向跟N型漂移區(qū)耗盡，從而可以同時實現(xiàn)高的摻雜濃度和高的擊穿電壓。P型柱6在工藝上通常有兩種實現(xiàn)方式，一種是通過多次外延形成，另外一種是通過挖槽和P型硅填入形成的。
超結結構形成于N型高摻雜的半導體襯底如硅襯底9表面，其體濃度1e19/cm3以上，其高的摻雜濃度是為了減小襯底的電阻，漏極形成于襯底9的底部表面。
在超結結構和襯底9之間包括N型緩沖層8，N型緩沖層8的主要目的是為了防止因為工藝的熱過程，高摻雜的襯底9的原子擴散到漂移區(qū)即N型柱7，造成漂移區(qū)的摻雜濃度提高，從而降低器件的擊穿電壓。N型緩沖層8的摻雜濃度通常跟N型柱7的摻雜濃度基本保持一致。
圖2中，P型柱6和P型背柵5是接觸并連接在一起的，在漏極加電壓，P型背柵5接0V時，因為P型柱6因為跟上面的P型背柵5相連而也為0V，N型柱7跟漏極電壓相連，在比較低的電壓下P型柱6和N型柱7在橫向會發(fā)生完全耗盡，這個時候柵極1下方的電場基本上不受到漏極電壓的控制，CGD大幅降低。
在這里假定P型柱6的寬度為WP，摻雜濃度為NA。N型柱7的寬度為WN，摻雜濃度為ND，在通常超結的設計里面有WN＝WP＝W，NA＝ND＝N
這個完全耗盡對應的電壓近似為：
在這里VPitch為夾斷電壓；εs為材料的介電常數(shù)。Q通常是在1.6e-7/cm2～3.2e-7/cm2。
以硅材料為例，同時代入典型值Q＝1.6e-7/cm2,W＝5μm，可以得到VPitch＝18.9V。結合圖1的曲線可知，增加Pitch-Off電壓，能夠減緩Cgd的電容值隨電壓急劇降低的趨勢，提高在高壓下Cgd的值，可以降低dv/dt，從而能夠減小對外界的電磁干擾。
本發(fā)明第一實施例超結器件：
如圖3所示，是本發(fā)明第一實施例超結器件的結構示意圖；本發(fā)明第一實施例超結器件的電荷流動區(qū)包括由多個在橫向上交替排列的N型柱7和P型柱6組成的超結結構；每一所述N型柱7和其鄰近的所述P型柱6組成一個超結單元；每一個所述超結單元的頂部形成有一個超結器件單元。
各所述超結器件單元中包括有P型背柵5，各所述P型背柵5位于對應的所述P型柱6的頂部，至少一個所述超結器件單元的所述P型背柵5和底部對應的所述P型柱6具有一個間隔區(qū)域(space)10，該間隔區(qū)域10通過N型摻雜使所述P型背柵5和對應的所述P型柱6進行分隔。
所述間隔區(qū)域10使對應的所述超結單元在反向偏置時使所述P型柱6頂部的電壓大于所述P型背柵5的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
本發(fā)明第一實施例中，所述間隔區(qū)域10全部由一個N型摻雜區(qū)組成，通過調節(jié)所述間隔區(qū)域10的高度以及N型摻雜區(qū)的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域10的高度為所述P型背柵5和底部對應的所述P型柱6之間的間距，所述間隔區(qū)域10的高度越大，所述夾斷電壓越大；所述間隔區(qū)域10的N型摻雜區(qū)的摻雜濃度越高，所述夾斷電壓越大。
所述間隔區(qū)域10的高度大于等于0.5微米。
所述間隔區(qū)域10的N型摻雜區(qū)的摻雜濃度大于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10。
本發(fā)明第一實施例超結器件以為超結MOSFET中的平面柵超結N型MOSFET即NMOSFET為例進行說明，超結器件單元還包括：
柵極1，通常是由多晶硅組成，厚度通常在3000-5000A之間。
柵氧化層2，用來是實現(xiàn)柵極1和溝道的隔離，柵氧化層2的厚度決定了柵極1的耐壓，通常為了保證一定的柵極1的耐壓，柵氧化層2的厚度一般大于。
源區(qū)3，由形成于所述P型背柵5中的N型重摻雜區(qū)組成，摻雜的劑量通常是在1e15/cm2以上。
所述P型背柵5通常由P阱組成，P型背柵5的被柵極1覆蓋的表面用于形成溝道，所以P型背柵5也為溝道區(qū)，P型背柵5的摻雜劑量通常是在5e13/cm2～1e14/cm2之間，它的摻雜劑量決定了器件的閾值電壓，摻雜劑量越高，器件的閾值電壓越高。
背柵引出區(qū)4，由形成于所述P型背柵5中的P型重摻雜區(qū)組成，用于形成空穴的收集區(qū)，所述背柵引出區(qū)4和所述源區(qū)3連接在一起并都通過接觸孔連接到源極。
圖3中僅示意出了一個N型柱7以及和N型柱7鄰接的兩個P型柱6，每一個P型柱6的頂部都形成了一個超結器件單元，相鄰兩個超結器件單元共用一個N型柱7。
N型柱7作為超結器件單元的N型漂移區(qū)，漂移區(qū)的摻雜的體濃度通常是在1e15/cm3～5e16/cm3之間，漂移區(qū)的厚度決定了器件的擊穿電壓。
P型柱6為N型柱7的P型互補摻雜，它是用來橫向跟N型漂移區(qū)耗盡，從而可以同時實現(xiàn)高的摻雜濃度和高的擊穿電壓。P型柱6在工藝上通常有兩種實現(xiàn)方式，一種是通過多次外延形成，另外一種是通過挖槽和P型硅填入形成的。
超結結構形成于N型高摻雜的半導體襯底如硅襯底9表面，其體濃度1e19/cm3以上，其高的摻雜濃度是為了減小襯底的電阻，漏極形成于襯底9的底部表面。
在超結結構和襯底9之間包括N型緩沖層8，N型緩沖層8的主要目的是為了防止因為工藝的熱過程，高摻雜的襯底9的原子擴散到漂移區(qū)即N型柱7，造成漂移區(qū)的摻雜濃度提高，從而降低器件的擊穿電壓。N型緩沖層8的摻雜濃度通常跟N型柱7的摻雜濃度基本保持一致。
比較圖2和圖3所示可知，本發(fā)明第一實施例和圖2所示的現(xiàn)有結構的區(qū)別之處為，本發(fā)明第一實施例中增加了一個間隔區(qū)域10。間隔區(qū)域10的摻雜濃度可以跟N型柱7一樣也可以，也可以是不一樣，間隔區(qū)域10的N型摻雜區(qū)的摻雜濃度大于等于N型柱7的摻雜濃度的1/10即可。在工藝實現(xiàn)上，間隔區(qū)域10可以是在7N型柱7的基礎上，重新做一次外延層，外延的濃度可以跟7相同也可以不同，可以比7更濃也可以更淡。間隔區(qū)域10也可以是由離子注入而成，注入的能量可以在200keV～2MeV 這個范圍內，注入的劑量可以在5e11/cm2～2e12/cm2這個范圍內。
在漏極加電壓，P型背柵5接0V時，本發(fā)明第一實施例的P型柱6因為跟上面的P型背柵5不相連，故P型柱6的電壓會高于0V，所述間隔區(qū)域10的高度越大、P型柱6的電壓會越高；間隔區(qū)域10的N型摻雜區(qū)的摻雜濃度越高、P型柱6的電壓也會越高，但是太高的摻雜濃度會導致器件擊穿電壓的降低。N型柱7跟漏極電壓相連，由P型柱6的電壓高于0V，故P型柱6和N型柱7在橫向發(fā)生完全耗盡所需的漏極電壓要大于圖2所示的現(xiàn)有結構，所以本發(fā)明第一實施例能增加Pitch-Off電壓，能夠減緩Cgd的電容值隨電壓急劇降低的趨勢，提高在高壓下Cgd的值，可以降低dv/dt，從而可以實現(xiàn)降低過沖以及能夠減小對外界的電磁干擾。
如圖4所示，是本發(fā)明第一實施例超結器件的Cgd曲線仿真圖，為利用計算機仿真得到的結果，在這里假定間隔區(qū)域10的摻雜濃度和N型柱7的摻雜濃度跟7相同，改變僅是P型背柵5和P型柱6之間間距即間隔區(qū)域10的高度，共仿真了3種情況：曲線101對應于高度為0微米，曲線102對應于高度為2微米，曲線103對應于高度為4微米，曲線101也即為圖2所示的現(xiàn)有結構的仿真曲線；可以看到：
曲線103的Pitch-Off電壓要大于曲線102的Pitch-Off電壓，曲線102的Pitch-Off電壓大于曲線101的Pitch-Off電壓；
曲線103的Cgd的電容值隨電壓急劇降低的趨勢要緩于曲線102，曲線102的Cgd的電容值隨電壓急劇降低的趨勢要緩于曲線101；在漏極電壓較小時3根曲線有一定的重疊，隨著漏極電壓的增加，曲線103的Cgd的電容值大于曲線102的Cgd的電容值，曲線102的Cgd的電容值大于曲線101的Cgd的電容值。
由上可知，本發(fā)明第一實施例確實能增加Pitch-Off電壓，能夠減緩Cgd的電容值隨電壓急劇降低的趨勢，提高在高壓下Cgd的值，可以降低dv/dt，從而可以實現(xiàn)降低過沖以及能夠減小對外界的電磁干擾
同時，本發(fā)明第一實施例的結構還能降低在低電壓下的輸出電容(Coss)，這樣一方面減小了器件的開關損耗，另一方面也減低了器件輸出電容隨電壓Vds變化的非線性度，使得器件易于使用。如圖5所示，是本發(fā)明第一實施例超結器件的Coss曲線仿真圖，仿真了半個元胞，尺寸為5.5微米長1.0微米寬，縱坐標的電容單位為F，也即為5.5微米2的電容值。在這里假定間隔區(qū)域10的摻雜濃度和N型柱7的摻雜濃度相同，改變僅是P型背柵5和P型柱6之間間距即間隔區(qū)域10的高度，共仿真了4 種情況：曲線201對應于高度為0微米，曲線202對應于高度為0微米，曲線203對應于高度為2微米，曲線204對應于高度為4微米；即曲線201和202都為圖2所示的現(xiàn)有結構的仿真曲線；可以看到：在低壓下，曲線203和204的電容值要小于曲線201和202的電容值，所以本發(fā)明第一實施例還能降低在低電壓下的輸出電容(Coss)。
本發(fā)明第一實施例中，所述超結結構能夠由具有相同夾斷電壓的所述超結單元組合而成，這時侯，可以將所有的超結單元都設置為相同，不同超結單元的所述間隔區(qū)域10的高度和摻雜濃度都相同。
所述超結結構也能夠由具有不同夾斷電壓的所述超結單元組合而成；這樣不同元胞的Cgd隨Vds變化的曲線不同，其夾斷電壓也不同，從而可以提高器件的最小的Cgd。這時超結單元能設置為多種結構：
有的超結器件單元中可以不設置所述間隔區(qū)域10，也即P型柱6和P型背柵5直接結構，和圖2所示的現(xiàn)有超結器件單元結構相同。但是必須包含有具有高度不為零的所述間隔區(qū)域10的超結器件單元，各超結器件單元的所述間隔區(qū)域10能夠相同，也能夠不同如高度或摻雜濃度不同。
或者，所有超結器件單元中都設置有所述間隔區(qū)域10，但是所述間隔區(qū)域10根據(jù)高度和摻雜濃度的不同分為多種，不同的所述間隔區(qū)域10被一個以上的超結器件單元采用。
本發(fā)明第一實施例采用圖3所示的超結MOSFET為例進行說明，該超結MOSFET為平面柵超結MOSFET，各所述超結器件單元的柵極結構為形成于所述P型背柵的表面平面柵結構并從頂部覆蓋所述P型背柵。將平面柵替換為溝槽柵也能得到溝槽柵超結MOSFET，各所述超結器件單元的柵極結構為形成于溝槽中的溝槽柵結構并從側面覆蓋所述P型背柵。
本發(fā)明第一實施例中，所述間隔區(qū)域的高度越大，器件的Pitch-Off電壓越高，但是高度大的間隔區(qū)域10會降低器件的擊穿電壓。如圖6所示，是本發(fā)明第一實施例超結器件的擊穿電壓仿真圖；曲線301和302的區(qū)別僅為間隔區(qū)域10的高度不同，曲線301對應于高度為2微米，曲線302對應于高度為4微米；可以看到：曲線302對應的擊穿電壓被曲線301的擊穿電壓降低了100V以上。
所以本發(fā)明第一實施例中，雖然通過采用增加間隔區(qū)域10的高度能夠增加器件的夾斷電壓，但是同時會帶來器件的擊穿電壓降低的不利影響；所以本發(fā)明第一實施 例通常將所述間隔區(qū)域10的高度設置在0.5微米～4微米之間。
為了即增加夾斷電壓，又實現(xiàn)使器件的擊穿電壓保持較高值，本發(fā)明采用了如下第二實施例結構。
本發(fā)明第二實施例：
如圖7所示，是本發(fā)明第二實施例超結器件的結構示意圖,本發(fā)明第二實施例結構和本發(fā)明第一實施例結構的區(qū)別之處為：
本發(fā)明第二實施例的所述間隔區(qū)域10由多個在縱向上交替排列的N型摻雜區(qū)10a和P型摻雜區(qū)10b組成且所述間隔區(qū)域10的上下兩端都為N型摻雜區(qū)10a；通過調節(jié)所述間隔區(qū)域10的高度以及N型摻雜區(qū)10a的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域10的高度為所述P型背柵5和底部對應的所述P型柱6之間的間距，所述間隔區(qū)域10的高度越大，所述夾斷電壓越大；所述間隔區(qū)域10的N型摻雜區(qū)10a的摻雜濃度越高，所述夾斷電壓越大。
所述間隔區(qū)域10的各所述N型摻雜區(qū)10a的高度大于等于0.5微米。所述間隔區(qū)域10的各所述N型摻雜區(qū)10a的摻雜濃度大于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10。
本發(fā)明第二實施例中，通過設置縱向交替排列的N型摻雜區(qū)10a和P型摻雜區(qū)10b，在漏極加電壓的時候，從P型背柵5到P型柱6之間，各P型摻雜區(qū)10b的電壓會越來越高，P型背柵5的電壓為0V，P型柱6的電壓最高，所以各P型摻雜區(qū)10b被完全耗盡所需的電壓依次增加，P型柱6的被完全耗盡需要的電壓更高，因此Pitch-Off電壓更加的提高。采用這個方法可以進一步提高Pitch-Off電壓。當同時，由于縱向交替排列的N型摻雜區(qū)10a和P型摻雜區(qū)10b能夠互相耗盡，相對于本發(fā)明第一實施例結構，本發(fā)明第二實施例能夠保持較高的擊穿電壓。
如圖3所示，本發(fā)明第一實施例超結器件的制造方法包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱7和P型柱6組成的超結結構。
可以采用多層外延加離子注入方式，也可以采用溝槽填充的工藝。
超結結構形成于N型高摻雜的半導體襯底如硅襯底9表面，其體濃度1e19/cm3以上，其高的摻雜濃度是為了減小襯底的電阻，后續(xù)形成的漏極位于襯底9的底部表面。
在超結結構和襯底9之間包括N型緩沖層8。
步驟二、在形成有所述超結結構的半導體襯底表面淀積形成一層N型外延層；每一所述N型柱7和其鄰近的所述P型柱6組成一個超結單元；每一個所述超結單元的頂部的所述N型外延層中用于形成一個超結器件單元，所述N型外延層的N型摻雜濃度等于后續(xù)步驟三中形成的間隔區(qū)域10的所需要的N型摻雜濃度。
步驟三、采用光刻、P型離子注入和熱退火工藝形成各所述超結器件單元的P型背柵5，各所述P型背柵5位于對應的所述P型柱6的頂部，至少一個所述超結器件單元的所述P型背柵5和底部對應的所述P型柱6具有一個間隔區(qū)域10，所述間隔區(qū)域10直接由所述N型外延層組成，該間隔區(qū)域10通過N型摻雜使所述P型背柵5和對應的所述P型柱6進行分隔。
所述間隔區(qū)域10使對應的所述超結單元在反向偏置時使所述P型柱6的電壓大于所述P型背柵5的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
通過調節(jié)所述間隔區(qū)域10的高度以及N型摻雜區(qū)10A的摻雜濃度調節(jié)所述夾斷電壓。
所述間隔區(qū)域10的高度為所述P型背柵5和底部對應的所述P型柱6之間的間距，所述間隔區(qū)域10的高度越大，所述夾斷電壓越大，所述間隔區(qū)域10的高度通過步驟三中所述P型背柵5的P型離子注入能量和注入劑量進行調節(jié)。調節(jié)方法為：
當所有所述間隔區(qū)域10的高度都相同時，所述P型背柵5的P型離子注入能量和注入劑量都相同。
當具有不同高度的所述間隔區(qū)域10時，通過增加所述P型背柵5的P型離子注入能量能使注入深度更大、所述間隔區(qū)域10的高度越??；通過增加所述P型背柵5的P型離子注入劑量能使后續(xù)熱退火工藝中擴散的深度更大、所述間隔區(qū)域10的高度越小。
所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度越高，所述夾斷電壓越大，所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度通過步驟二中形成所述N型外延層時調節(jié)。
所述N型外延層的摻雜濃度大于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10；所述N型外延層的厚度為4微米～7微米，所述間隔區(qū)域10的高度大于等于0.5微米。
之后，進行N型重摻雜形成源區(qū)3，摻雜的劑量通常是在1e15/cm2以上。
進行P型重摻雜形成背柵引出區(qū)4，背柵引出區(qū)4用于形成空穴的收集區(qū)，所述背柵引出區(qū)4和所述源區(qū)3連接在一起并后續(xù)會都通過接觸孔連接到源極。
形成柵氧化層2或柵極1；柵極1，通常是由多晶硅組成，厚度通常在3000-5000A之間。柵氧化層2用來是實現(xiàn)柵極1和溝道的隔離，柵氧化層2的厚度決定了柵極1的耐壓，通常為了保證一定的柵極1的耐壓，柵氧化層2的厚度一般大于。P型背柵5的被柵極1覆蓋的表面用于形成溝道，所以P型背柵5也為溝道區(qū)，P型背柵5的摻雜劑量通常是在5e13/cm2～1e14/cm2之間，它的摻雜劑量決定了器件的閾值電壓，摻雜劑量越高，器件的閾值電壓越高。
形成正面金屬引出源極和柵極，形成背面金屬引出漏極。
如圖3所示，本發(fā)明第二實施例超結器件的制造方法包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱7和P型柱6組成的超結結構。
可以采用多層外延加離子注入方式，也可以采用溝槽填充的工藝。
超結結構形成于N型高摻雜的半導體襯底如硅襯底9表面，其體濃度1e19/cm3以上，其高的摻雜濃度是為了減小襯底的電阻，后續(xù)形成的漏極位于襯底9的底部表面。
在超結結構和襯底9之間包括N型緩沖層8。
步驟二、在形成有所述超結結構的半導體襯底表面淀積形成一層N型外延層或本征外延層；每一所述N型柱7和其鄰近的所述P型柱6組成一個超結單元；每一個所述超結單元的頂部的所述N型外延層中用于形成一個超結器件單元，所述N型外延層的N型摻雜濃度低于后續(xù)步驟三中形成的間隔區(qū)域10的所需要的N型摻雜濃度。
步驟三、至少一個所述超結器件單元的所述P型柱6頂部需要形成所述間隔區(qū)域10，采用光刻、N型離子注入和熱退火工藝在需要形成所述間隔區(qū)域10的所述N型外延層中疊加N型摻雜形成所述間隔區(qū)域10。較佳為，所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度大于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10。
采用光刻、P型離子注入和熱退火工藝形成各所述超結器件單元的P型背柵5，各所述P型背柵5位于對應的所述P型柱6的頂部，至少一個所述超結器件單元的所述P型背柵5和底部對應的所述P型柱6具有一個間隔區(qū)域10，所述間隔區(qū)域10直接由所述N型外延層組成，該間隔區(qū)域10通過N型摻雜使所述P型背柵5和對應的 所述P型柱6進行分隔。
所述間隔區(qū)域10使對應的所述超結單元在反向偏置時使所述P型柱6的電壓大于所述P型背柵5的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
通過調節(jié)所述間隔區(qū)域10的高度以及N型摻雜區(qū)10A的摻雜濃度調節(jié)所述夾斷電壓。
所述間隔區(qū)域10的高度為所述P型背柵5和底部對應的所述P型柱6之間的間距，所述間隔區(qū)域10的高度越大，所述夾斷電壓越大，所述間隔區(qū)域10的高度通過步驟三中所述P型背柵5的P型離子注入能量和注入劑量進行調節(jié)。調節(jié)方法為：
當所有所述間隔區(qū)域10的高度都相同時，所述P型背柵5的P型離子注入能量和注入劑量都相同。
當具有不同高度的所述間隔區(qū)域10時，通過增加所述P型背柵5的P型離子注入能量能使注入深度更大、所述間隔區(qū)域10的高度越?。煌ㄟ^增加所述P型背柵5的P型離子注入劑量能使后續(xù)熱退火工藝中擴散的深度更大、所述間隔區(qū)域10的高度越小。
所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度越高，所述夾斷電壓越大，所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度通過步驟三中的N型離子注入工藝進行調節(jié)。較佳為，所述N型外延層的摻雜濃度小于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10。
所述N型外延層的厚度為4微米～7微米。所述間隔區(qū)域10的高度大于等于0.5微米。
之后，進行N型重摻雜形成源區(qū)3，摻雜的劑量通常是在1e15/cm2以上。
進行P型重摻雜形成背柵引出區(qū)4，背柵引出區(qū)4用于形成空穴的收集區(qū)，所述背柵引出區(qū)4和所述源區(qū)3連接在一起并后續(xù)會都通過接觸孔連接到源極。
形成柵氧化層2或柵極1；柵極1，通常是由多晶硅組成，厚度通常在3000-5000A之間。柵氧化層2用來是實現(xiàn)柵極1和溝道的隔離，柵氧化層2的厚度決定了柵極1的耐壓，通常為了保證一定的柵極1的耐壓，柵氧化層2的厚度一般大于。P型背柵5的被柵極1覆蓋的表面用于形成溝道，所以P型背柵5也為溝道區(qū)，P型背柵 5的摻雜劑量通常是在5e13/cm2～1e14/cm2之間，它的摻雜劑量決定了器件的閾值電壓，摻雜劑量越高，器件的閾值電壓越高。
形成正面金屬引出源極和柵極，形成背面金屬引出漏極。
本發(fā)明第二實施例方法中，所述間隔區(qū)域10的N型摻雜區(qū)10A的摻雜濃度通過N型離子注入工藝進行單獨調節(jié)，這樣N型外延層的摻雜濃度就能按照終端結構的要求進行設計，有利于終端設計。
如圖7所示，本發(fā)明第三實施例超結器件的制造方法包括如下步驟：
步驟一、提供一半導體襯底，在超結器件的電荷流動區(qū)形成由多個在橫向上交替排列的N型柱7和P型柱6組成的超結結構。
可以采用多層外延加離子注入方式，也可以采用溝槽填充的工藝。
超結結構形成于N型高摻雜的半導體襯底如硅襯底9表面，其體濃度1e19/cm3以上，其高的摻雜濃度是為了減小襯底的電阻，后續(xù)形成的漏極位于襯底9的底部表面。
在超結結構和襯底9之間包括N型緩沖層8。
步驟二、每一所述N型柱7和其鄰近的所述P型柱6組成一個超結單元；每一個所述超結單元的頂部用于形成一個超結器件單元；至少一個所述超結器件單元的所述P型柱6頂部需要形成所述間隔區(qū)域10。
在形成有所述超結結構的半導體襯底表面淀積形成第一N型外延子層，之后采用光刻、P型離子注入和熱退火工藝在需要形成所述間隔區(qū)域10的所述第一N型外延子層中進行P型摻雜形成所述間隔區(qū)域10的P型摻雜區(qū)10b，所述P型摻雜區(qū)10b的底部的所述第一N型外延子組成所述間隔區(qū)域10的N型摻雜區(qū)10a。
重復進行所述第一N型外延子層淀積工藝以及之后的形成P型摻雜區(qū)10b的工藝形成多個在縱向上交替排列的N型摻雜區(qū)10a和P型摻雜區(qū)10b；
在最后一次P型摻雜區(qū)10b形成后淀積形成第二N型外延子層。
步驟三、采用光刻、P型離子注入和熱退火工藝在所述第二N型外延層中形成各所述超結器件單元的P型背柵5，所述間隔區(qū)域10對應的所述P型背柵5底部的所述第二N型外延層作為N型摻雜區(qū)10a縱向疊加在底部的P型摻雜區(qū)10b上，由疊加后的多個在縱向上交替排列的N型摻雜區(qū)10a和P型摻雜區(qū)10b組成所述間隔區(qū)域10。
所述間隔區(qū)域10通過N型摻雜使所述P型背柵5和對應的所述P型柱6進行分隔。
所述間隔區(qū)域10使對應的所述超結單元在反向偏置時使所述P型柱6的電壓大于所述P型背柵5的電壓，從而增加所述超結單元完全耗盡時所需的夾斷電壓，提高所述超結單元在反向偏置過程中耗盡電容隨反向偏置電壓的降低趨勢，使相同的反向偏置電壓下所述超結單元的耗盡電容更高。
通過調節(jié)所述間隔區(qū)域10的高度以及N型摻雜區(qū)10a的摻雜濃度調節(jié)所述夾斷電壓；所述間隔區(qū)域10的高度為所述P型背柵5和底部對應的所述P型柱6之間的間距，所述間隔區(qū)域10的高度越大，所述夾斷電壓越大。
所述間隔區(qū)域10的N型摻雜區(qū)10a的摻雜濃度越高，所述夾斷電壓越大；所述間隔區(qū)域10的N型摻雜區(qū)10a的摻雜濃度通過所述第一N型外延子層或所述第二N型外延子層外延生長時調節(jié)或通過所述第一N型外延子層或所述第二N型外延子層外延后再進行N型離子注入調節(jié)。
所述間隔區(qū)域10的各所述N型摻雜區(qū)10a的高度大于等于0.5微米；所述第二N型外延子層的厚度為4微米～7微米；所述間隔區(qū)域10的各所述N型摻雜區(qū)10a的摻雜濃度大于等于對應所述超結單元的所述N型柱7的摻雜濃度的1/10。
之后，進行N型重摻雜形成源區(qū)3，摻雜的劑量通常是在1e15/cm2以上。
進行P型重摻雜形成背柵引出區(qū)4，背柵引出區(qū)4用于形成空穴的收集區(qū)，所述背柵引出區(qū)4和所述源區(qū)3連接在一起并后續(xù)會都通過接觸孔連接到源極。
形成柵氧化層2或柵極1；柵極1，通常是由多晶硅組成，厚度通常在3000-5000A之間。柵氧化層2用來是實現(xiàn)柵極1和溝道的隔離，柵氧化層2的厚度決定了柵極1的耐壓，通常為了保證一定的柵極1的耐壓，柵氧化層2的厚度一般大于。P型背柵5的被柵極1覆蓋的表面用于形成溝道，所以P型背柵5也為溝道區(qū)，P型背柵5的摻雜劑量通常是在5e13/cm2～1e14/cm2之間，它的摻雜劑量決定了器件的閾值電壓，摻雜劑量越高，器件的閾值電壓越高。
形成正面金屬引出源極和柵極，形成背面金屬引出漏極。
以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
- 還沒有人留言評論。精彩留言會獲得點贊！