本發(fā)明涉及半導體制造領域，尤其涉及一種PMOS晶體管及其形成方法。

背景技術：

MOS(金屬-氧化物-半導體)晶體管，是現(xiàn)代集成電路中最重要的元件之一。所述MOS晶體管包括：P型金屬氧化物半導體(PMOS)晶體管和N型金屬氧化物半導體(NMOS)晶體管。通過提高MOS晶體管溝道區(qū)的應力可以提高載流子遷移率，進而提高MOS晶體管的驅動電流，減少MOS晶體管的漏電。對于PMOS晶體管，為了提高PMOS晶體管溝道區(qū)的應力，在PMOS晶體管源漏區(qū)形成鍺硅(SiGe)應力層，通過硅和鍺硅之間晶格失配形成的壓應力來提高PMOS晶體管溝道區(qū)中空穴的遷移率，從而提高PMOS晶體管的性能。

形成上述PMOS晶體管的方法包括：提供半導體襯底，在所述半導體襯底表面形成柵極結構，所述柵極結構兩側有側墻，在所述柵極結構兩側的半導體襯底內形成第一溝槽，所述第一溝槽的形狀為∑形，在所述第一溝槽內形成鍺硅層。鍺硅層中的應力主要是通過所述第一溝槽靠近溝道區(qū)的尖端釋放的。第一溝槽靠近溝道區(qū)尖端的位置影響形成的PMOS晶體管的性能。

隨著特征尺寸進一步縮小，源漏區(qū)形成之后，需要將柵極結構兩側的半導體襯底上的側墻通過刻蝕去除以增加柵極結構之間的間距，具體的，形成源漏區(qū)之后，需要在源漏區(qū)表面形成覆蓋層，然后去除柵極結構兩側的側墻，但是在去除側墻的過程中，會對側墻附近暴露的部分鍺硅層造成損傷，影響PMOS晶體管的性能。因此，現(xiàn)有技術形成的PMOS晶體管的性能和可靠性較差。

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種PMOS晶體管及其形成方法，提高PMOS晶體管的性能和可靠性。

為解決上述問題，本發(fā)明提供一種PMOS晶體管的形成方法，包括：提 供半導體襯底，所述半導體襯底表面具有多個柵極結構，所述柵極結構兩側的側壁表面具有側墻，所述側墻的暴露面與半導體襯底表面具有第一交界線；在柵極結構兩側的半導體襯底中形成第一溝槽，沿著平行于第一交界線的方向所述第一溝槽與半導體襯底頂部表面具有第二交界線，所述第二交界線與所述第一交界線重合，或所述第二交界線位于相鄰側墻之間暴露的半導體襯底表面；對第一溝槽進行處理，形成向柵極結構底部區(qū)域突出的第二溝槽，沿著平行于第一交界線的方向所述第二溝槽與半導體襯底頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合，或所述第三交界線位于相鄰側墻之間暴露的半導體襯底表面；在第二溝槽中填充第一應力層；在第一應力層的頂部表面形成覆蓋層；刻蝕去除所述側墻。

可選的，所述第一溝槽的剖面形狀為U型。

可選的，形成所述第一溝槽的方法包括：采用各向異性等離子體刻蝕工藝刻蝕柵極結構兩側的半導體襯底，刻蝕氣體包括NF₃、HBr和N₂，NF₃的流量為10sccm～100sccm，HBr的流量為100sccm～500sccm，N₂的流量為5sccm～200sccm，源射頻功率為100瓦～2000瓦，偏置射頻功率為100瓦～500瓦，刻蝕腔室壓力2毫托～50毫托。

可選的，所述第一溝槽的深度為10nm～80nm，寬度為10nm～80nm。

可選的，所述第二溝槽的剖面形狀為西格瑪形狀。

可選的，對第一溝槽進行處理以形成向柵極結構底部區(qū)域突出的第二溝槽的方法為：沿著第一溝槽對半導體襯底進行濕法刻蝕，刻蝕溶液為四甲基氫氧化銨溶液，四甲基氫氧化銨的濃度為10％-30％，刻蝕溫度為0攝氏度～200攝氏度。

可選的，所述第一應力層的材料為鍺硅。

可選的，所述覆蓋層的材料為硅。

可選的，所述第二溝槽的兩側具有尖端；所述PMOS晶體管的形成方法還包括：在所述尖端接觸的半導體襯底中形成第三溝槽；在第二溝槽填充第一應力層的同時在第三溝槽中填充第二應力層。

可選的，在所述尖端接觸的半導體襯底中形成第三溝槽的方法為：在所述第二溝槽的側壁形成第一介質層；刻蝕第一介質層，僅在第二溝槽兩側的尖端處留有第一介質層；以所述尖端處留有的第一介質層為掩膜，在第二溝槽側壁形成第二介質層；刻蝕去除所述尖端處留有的第一介質層，形成開孔；以第二介質層為掩膜，沿著所述開孔刻蝕半導體襯底；去除第二介質層。

可選的，所述第一介質層的厚度為0.5nm～5nm，所述第二介質層的厚度為0.5nm～5nm。

可選的，所述第一介質層的材料為氮化硅，所述第二介質層的材料氧化硅。

可選的，所述在第二溝槽的側壁形成第一介質層的工藝為低壓化學氣相沉積，采用的氣體包括SiH₄和N₂，SiH₄的流量為800sccm～1000sccm，N₂的流量為5000sccm～10000sccm，沉積腔室的壓力為2torr～10torr，溫度為300攝氏度～500攝氏度。

可選的，在第二溝槽側壁形成第二介質層的工藝為氧化工藝，采用的氣體包括氧氣，氧氣的流量為800sccm～1000sccm，腔室的壓力為2torr～10torr，溫度為0攝氏度～100攝氏度。

可選的，刻蝕第一介質層，僅在第二溝槽兩側的尖端處留有第一介質層的方法為：采用熱磷酸溶液刻蝕第一介質層，僅在第二溝槽兩側的尖端留有第一介質層，磷酸的濃度為70％～90％，刻蝕溫度為120攝氏度～200攝氏度。

可選的，刻蝕去除所述尖端留有的第一介質層以形成所述開孔的方法為：采用磷酸溶液刻蝕去除所述尖端處留有的第一介質層以形成所述開孔，磷酸的濃度為70％～90％，刻蝕溫度為120攝氏度～200攝氏度。

可選的，以第二介質層為掩膜，沿著所述開孔刻蝕半導體襯底的方法為：以第二介質層為掩膜，采用等離子體刻蝕工藝沿所述開孔刻蝕半導體襯底，刻蝕氣體包括NF₃、HBr和N₂，NF₃的流量為10sccm～100sccm，HBr的流量為100sccm～500sccm，N₂的流量為5sccm～200sccm，源射頻功率為100瓦～2000瓦，偏置射頻功率為100瓦～500瓦，刻蝕腔室壓力2毫托～50毫托。

可選的，去除所述第二介質層的方法為：采用氫氟酸溶液刻蝕去除第二 介質層，氫氟酸的濃度為20％～50％，刻蝕溫度為10攝氏度～50攝氏度。

本發(fā)明還提供了一種采用上述任意一項方法形成的PMOS晶體管，包括：半導體襯底，所述半導體襯底表面具有柵極結構；位于柵極結構兩側半導體襯底中的第二溝槽；位于第二溝槽中的第一應力層；位于所述第一應力層頂部表面的覆蓋層，所述覆蓋層覆蓋第一應力層的頂部表面；位于所述柵極結構和所述覆蓋層之間的開口。

可選的，所述第二溝槽的兩側具有尖端；所述PMOS晶體管還包括：位于所述尖端接觸的半導體襯底中的第三溝槽；位于所述第三溝槽中的第二應力層。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明提供的PMOS晶體管的形成方法，所述側墻的暴露面與半導體襯底表面具有第一交界線；在柵極結構兩側的半導體襯底中形成第一溝槽，沿著平行于第一交界線的方向所述第一溝槽與半導體襯底頂部表面具有第二交界線，所述第二交界線與所述第一交界線重合，或所述第二交界線位于相鄰側墻之間暴露的半導體襯底表面；對第一溝槽進行處理，形成向柵極結構底部區(qū)域突出的第二溝槽，沿著平行于第一交界線的方向所述第二溝槽與半導體襯底頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合，或所述第三交界線位于相鄰側墻之間暴露的半導體襯底表面；在第二溝槽中填充第一應力層；在第一應力層的頂部表面形成覆蓋層；刻蝕去除所述側墻的過程中，由于所述第一應力層的頂部表面能夠被所述覆蓋層覆蓋，所以第一應力層不會受到刻蝕損傷，從而提高了PMOS晶體管的性能。

進一步的，所述第二溝槽的兩側具有尖端，在所述尖端接觸的半導體襯底中形成第三溝槽，在第二溝槽填充第一應力層的同時在第三溝槽中填充第二應力層。由于形成了第三溝槽，第一應力層和第二應力層施加到溝道中的應力增強，提高了PMOS晶體管的性能。

本發(fā)明提供的PMOS晶體管，由于位于第二溝槽中的第一應力層的頂部表面能夠被所述覆蓋層覆蓋，位于所述柵極結構和覆蓋層之間的開口不暴露所述第一應力層，所述第一應力層不會受到損傷，提高了PMOS晶體管的性 能。

進一步的，所述第二溝槽兩側具有尖端，在所述尖端接觸的半導體襯底中具有第三溝槽，在第三溝槽中具有第二應力層，使得第一應力層和第二應力層施加到溝道中的應力增強，提高了PMOS晶體管的性能。

附圖說明

圖1至圖6為本發(fā)明一實施例PMOS晶體管的形成過程的剖面結構示意圖。

圖7至圖29為本發(fā)明另一實施例PMOS晶體管的形成過程的剖面結構示意圖。

具體實施方式

現(xiàn)有技術中形成的PMOS晶體管性能和可靠性較差。

圖1至圖6為本發(fā)明一實施例PMOS晶體管的形成過程的剖面結構示意圖。

參考圖1，提供半導體襯底100，半導體襯底100表面具有柵極結構110，柵極結構110兩側的半導體襯底100表面具有側墻120。

所述柵極結構110包括位于半導體襯底100表面的柵介質層111以及位于柵介質層111表面的柵電極層112。

繼續(xù)參考圖1，在柵極結構110兩側的半導體襯底100表面形成第一溝槽130。

所述第一溝槽130的剖面形狀為碗形。

所述第一溝槽130的形成方法為：形成覆蓋柵極結構110頂部表面的掩膜層，所述掩膜層具有位于柵極結構110兩側的開口；以所述掩膜層為掩膜先采用各向異性干法刻蝕工藝后采用各向同性干法刻蝕工藝刻蝕半導體襯底100，形成第一溝槽130。

參考圖2，采用濕法刻蝕工藝沿著第一溝槽130(參考圖1)刻蝕半導體襯底100，形成第二溝槽140。

第二溝槽140的剖面形狀為西格瑪形狀。

參考圖3，在第二溝槽140(參考圖2)中填充應力層150。

所述應力層150的材料為鍺硅。

形成所述應力層150的方法為外延生長工藝。

形成應力層150時進行原位摻雜或者形成應力層150后對應力層150進行離子注入，然后進行退火處理。

參考圖4，在應力層150頂部表面形成覆蓋層160。

所述覆蓋層160的材料為硅，用于防止后續(xù)形成的金屬硅化物層直接形成在應力層150上而造成應力層150與金屬硅化物層的接觸面之間發(fā)生錯位。

參考圖5，刻蝕去除側墻120(參考圖4)。

去除側墻120的目的是在柵極結構110之間形成較大的空間，使得后續(xù)形成的覆蓋半導體襯底100和柵極結構110的刻蝕阻擋層不至于較厚。較薄的刻蝕阻擋層在后續(xù)形成接觸孔時容易去除，后續(xù)在接觸孔中形成的導電插塞和應力層150之間電學連接性能好。

在刻蝕去除側墻120的過程中，容易在應力層150與側墻120底部接觸的位置形成開口170。

研究發(fā)現(xiàn)，上述方法形成的PMOS晶體管依然存在性能和可靠性差的原因在于：

由于所述第一溝槽的剖面形狀為碗形，第一溝槽在形成的過程中，需要先進行各向異性的干法刻蝕工藝，后進行各向同性的干法刻蝕工藝，各向同性的干法刻蝕增加了第一溝槽的橫向刻蝕，使得第一溝槽暴露出所述側墻與所述半導體襯底的交界面，沿著第一溝槽濕法刻蝕半導體襯底形成第二溝槽后，第二溝槽暴露出所述側墻與所述半導體襯底的交界面，使得在第二溝槽中填充的應力層的頂部表面部分位于側墻底部。后續(xù)去除所述側墻的過程中，容易對所述應力層進行刻蝕，造成所述應力層中形成開口(參考圖5)，降低了PMOS晶體管的性能。

為了在刻蝕去除側墻的過程中避免在所述應力層中形成開口，可以在形 成碗形的第一溝槽后減薄所述側墻，進而使得后續(xù)形成的應力層的頂部表面不位于所述側墻的底部。但是這會引起更為嚴重的問題，具體的，由于對所述側墻進行了減薄的處理，在沿著第一溝槽濕法刻蝕半導體襯底以形成第二溝槽的過程中，會導致位于所述柵極結構兩側的第二溝槽的側壁穿通(參考圖6)。

本發(fā)明提出了一種PMOS晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有多個柵極結構，所述柵極結構兩側的側壁表面具有側墻，所述側墻的暴露面與半導體襯底表面具有第一交界線；在柵極結構兩側的半導體襯底中形成第一溝槽，沿著平行于第一交界線的方向所述第一溝槽與半導體襯底頂部表面具有第二交界線，所述第二交界線與所述第一交界線重合，或所述第二交界線位于相鄰側墻之間暴露的半導體襯底表面；對第一溝槽進行處理，形成向柵極結構底部區(qū)域突出的第二溝槽，沿著平行于第一交界線的方向所述第二溝槽與半導體襯底頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合，或所述第三交界線位于所述相鄰側墻之間暴露的半導體襯底表面；在第二溝槽中填充第一應力層；在第一應力層的頂部表面形成覆蓋層；刻蝕去除所述側墻。

在刻蝕去除所述側墻的過程中，由于所述第一應力層的頂部表面能夠被所述覆蓋層覆蓋，所以第一應力層不會受到刻蝕損傷，從而提高了PMOS晶體管的性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

結合參考圖7、圖8、圖9和圖10，提供半導體襯底200，半導體襯底200表面具有多個柵極結構210，柵極結構210兩側的側壁表面具有側墻220，側墻220的暴露面與半導體襯底200表面具有第一交界線。

圖7為一實施例中PMOS晶體管形成過程中的俯視圖，圖8為沿著圖7中A-A1軸線方向的剖視圖。圖9為另一實施例中PMOS晶體管形成過程中的俯視圖，圖10為沿著圖9中A-A1軸線方向的剖視圖。

所述半導體襯底200可以是單晶硅，多晶硅或非晶硅；所述半導體襯底 200也可以是硅、鍺、鍺化硅、砷化鎵等半導體材料；所述半導體襯底200可以是體材料，也可以是復合結構，如絕緣體上硅；所述半導體襯底200還可以是其它半導體材料，這里不再一一舉例。本實施例中，所述半導體襯底200的材料為硅。

本實施例中，半導體襯底200的晶向為<100>。

需要說明的是，在本發(fā)明的其它實施例中，半導體襯底200也可以為其它的晶向，如<101>、<001>、<010>或<110>等。

所述柵極結構210包括位于半導體襯底200表面的柵介質層211和位于柵介質層211表面的柵電極層212。

柵介質層211的材料為氧化硅或高K介質材料(K值大于3.9)，所述高K材料為HfO₂、La₂O₃、HfSiON、HfAlO₂、SiO₂、ZrO₂、Al₂O₃、HfO₂、HfSiO₄、La₂O₃、HfSiON或HfAlO₂。柵電極層212的材料為多晶硅或金屬材料。

柵極結構210的形成方法為：沉積柵介質材料層和柵電極材料層，在所述柵電極材料層表面形成圖形化的掩膜層，所述圖形化的掩膜層定義形成的柵極結構210的位置，以圖形化的掩膜層作為掩膜，采用刻蝕工藝刻蝕所述柵介質材料層和柵電極材料層，形成柵極結構210。

沉積所述柵介質材料層的方法可以是金屬有機氣相化學沉積，原子層沉積工藝或等離子體增強化學氣相沉積工藝。形成所述柵電極材料層的方法可以是物理氣相沉積或化學氣相沉積，比如濺射工藝、電鍍工藝、原子層沉積工藝或分子束外延生長等。本實施例中，采用等離子體增強化學氣相沉積工藝形成所述柵介質材料層和所述柵電極材料層。

柵極結構210兩側的半導體襯底200表面具有側墻220。所述側墻220可以保護柵極結構210，并定義待形成的源漏區(qū)和柵極結構210之間的距離。

所述側墻220的材料包括氮化硅，氧化硅或者氮氧化硅等絕緣材料。本實施例中所述側墻220的材料為氮化硅。

所述側墻220形成的方法為：采用沉積工藝形成覆蓋半導體襯底200和柵極結構210的側墻材料層；采用各向異性干法刻蝕工藝刻蝕所述側墻材料層，在柵極結構210兩側的半導體襯底200上形成側墻220。

沉積所述側墻材料層的工藝可以是等離子體化學氣相沉積、原子層沉積工藝或低壓化學氣相沉積工藝，本實施例中，采用等離子體化學氣相沉積工藝形成所述側墻材料層。

參考圖7和圖9，側墻220的暴露面與半導體襯底200表面具有第一交界線。側墻220指的是位于柵極結構210兩側的側壁表面的側墻220。

結合參考圖7、圖8、圖9和圖10，在柵極結構210兩側的半導體襯底200中形成第一溝槽230，沿著平行于第一交界線的方向所述第一溝槽230與半導體襯底200頂部表面具有第二交界線，所述第二交界線與第一交界線重合，或所述第二交界線位于相鄰側墻220之間暴露的半導體襯底200表面。

在一個實施例中，參考圖7和圖8，在柵極結構210兩側的半導體襯底200中形成第一溝槽230，沿著平行于第一交界線的方向所述第一溝槽230與半導體襯底200頂部表面具有第二交界線，所述第二交界線與第一交界線重合。

所述第一溝槽230的剖面形狀為U形。

所述第一溝槽230的形成方法為：形成覆蓋柵極結構210頂部表面的掩膜層；圖形化所述掩膜層，所述圖形化的掩膜層定義第一溝槽230的位置；以所述圖形化的掩膜層為掩膜，采用各向異性干法刻蝕工藝刻蝕半導體襯底200，形成第一溝槽230。

采用各向異性等離子體刻蝕工藝刻蝕半導體襯底200，形成U形的第一溝槽230，具體的工藝參數(shù)為：刻蝕氣體包括NF₃、HBr和N₂，NF₃的流量為10sccm～100sccm，HBr的流量為100sccm～500sccm，N₂的流量為5sccm～200sccm，源射頻功率為100瓦～2000瓦，偏置射頻功率為100瓦～500瓦，刻蝕腔室壓力2毫托～50毫托。

第一溝槽230的深度為10nm～80nm，寬度為10nm～80nm。

隨著特征尺寸進一步減小，柵極結構210的密度增加，柵極結構210之間的空間越來越小，為了使得后續(xù)形成的刻蝕阻擋層在柵極結構210之間的半導體襯底200表面的厚度不至于過厚而影響后續(xù)形成的導電插塞與源漏區(qū)的電連接，后續(xù)需要將柵極結構210兩側的側墻220去除以增加柵極結構210 之間的空間。但是在去除側墻220的過程中，若后續(xù)形成的第一應力層的頂部表面一部分位于側墻220底部，會對第一應力層也進行刻蝕，造成第一應力層中形成開口，開口的形成會降低PMOS晶體管的性能。

所述第一溝槽230的剖面形狀為U形，在形成U型的第一溝槽230時采用各向異性的刻蝕方法，沿著平行于第一交界線的方向所述第一溝槽230與半導體襯底200頂部表面具有第二交界線，所述第二交界線與所述第一交界線重合。后續(xù)對第一溝槽230進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽，在第二溝槽中填充第一應力層，在第一應力層表面形成覆蓋層，后續(xù)形成的第一應力層的頂部表面能夠被覆蓋層覆蓋。在后續(xù)刻蝕去除所述側墻220的過程中，所述第一應力層不會受到刻蝕損傷。

需要說明的是，第一溝槽230的剖面形狀可以為其它形狀，如倒梯形等，沿著平行于第一交界線的方向，第一溝槽230與半導體襯底200頂部表面具有第二交界線，所述第二交界線與第一交界線重合。

在另一實施例中，參考圖9和圖10，在柵極結構210兩側的半導體襯底200中形成第一溝槽230，沿著平行于第一交界線的方向所述第一溝槽230與半導體襯底200頂部表面具有第二交界線，所述第二交界線位于相鄰側墻220之間暴露的半導體襯底200表面。

第一溝槽230的剖面形狀為U形，第一溝槽230的剖面形狀可以為其它形狀，如倒梯形等。

形成第一溝槽230的方法參照圖7和圖8中形成第一溝槽230的形成方法。

由于所述第二交界線位于相鄰側墻220之間暴露的半導體襯底200表面。后續(xù)對第一溝槽230進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽，在第二溝槽中填充第一應力層，在第一應力層表面形成覆蓋層，后續(xù)形成的第一應力層的頂部表面能夠被覆蓋層覆蓋。在后續(xù)刻蝕去除所述側墻220的過程中，所述第一應力層不會受到刻蝕損傷。

結合參考圖11、圖12、圖13和圖14，對第一溝槽230(參考圖8和10)進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽240，沿著平行于第 一交界線的方向所述第二溝槽240與半導體襯底200頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合，或所述第三交界線位于相鄰側墻220之間暴露的半導體襯底200表面。

在一個實施例中，參考圖11和圖12，對第一溝槽230(參考圖8)進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽240，沿著平行于第一交界線的方向所述第二溝槽240與半導體襯底200頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合。

在另一個實施例中，參考圖13和圖14，對第一溝槽230(參考圖10)進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽240，沿著平行于第一交界線的方向所述第二溝槽240與半導體襯底200頂部表面具有第三交界線，所述第三交界線位于相鄰側墻220之間暴露的半導體襯底200表面。

對第一溝槽230進行處理，形成向柵極結構210底部區(qū)域突出的第二溝槽240的方法為：沿著第一溝槽230濕法刻蝕半導體襯底200，形成第二溝槽240。

所述濕法刻蝕的溶液可以為有機堿性溶液，還可以為無機堿性溶液。

所述濕法刻蝕的溶液為有機堿性溶液時，所述有機堿性溶液可以為四甲基氫氧化銨(Tetramethy lammonium Hydroxide，TMAH)；所述濕法刻蝕的溶液為無機堿性溶液時，所述無機堿性溶液為KOH、NaOH和NH₄OH中的一種或任意組合。

本實施例中，沿著第一溝槽230濕法刻蝕半導體襯底200以形成第二溝槽240采用的刻蝕溶液為四甲基氫氧化銨溶液，四甲基氫氧化銨的濃度為10％-30％，刻蝕溫度為0攝氏度～200攝氏度。

由于第二溝槽240的形成工藝為濕法刻蝕，所述濕法刻蝕中采用的刻蝕溶液沿著單晶硅晶向<110>或<100>的腐蝕速率較快，因此，采用濕法刻蝕工藝形成的第二溝槽240向溝道一側突出。

本實施例中，第二溝槽240的剖面形狀為西格瑪?shù)男螤睿诙喜?40兩側具有尖端241。

西格瑪形狀的第二溝槽240有利于將后續(xù)填充于第二溝槽240的第一應力層的應力釋放到溝道中。

需要說明的是，本實施例中，沿著第一溝槽230濕法刻蝕半導體襯底200后形成第二溝槽240，沿著平行于第一交界線的方向所述第二溝槽240與半導體襯底200頂部表面具有第三交界線，所述第三交界線相對于所述第二交界線不會橫向移動。后續(xù)在第二溝槽240中填充了第一應力層，在第一應力層表面形成覆蓋層，所述第一應力層的頂部表面能夠被所述覆蓋層覆蓋。在刻蝕去除所述側墻的過程中，所述第一應力層不會刻蝕損傷。

結合參考圖15和圖16，在第二溝槽240(參考圖12和圖14)中填充第一應力層250。

所述第一應力層250的材料為鍺硅(SiGe)。

采用外延生長工藝在第二溝槽240中填充第一應力層250。

形成第一應力層250時進行原位摻雜或者形成第一應力層250后對第一應力層250進行離子注入，然后進行退火處理，以形成源漏區(qū)。

在第二溝槽240中填充第一應力層250后，所述第一應力層250的頂部表面不位于側墻220的底部。

結合參考圖17和圖18，在第一應力層250頂部表面形成覆蓋層260。

所述覆蓋層260的材料為硅，用于防止后續(xù)形成的金屬硅化物層直接形成在第一應力層250表面而造成第一應力層250與金屬硅化物層的接觸面發(fā)生錯位。

形成所述覆蓋層260的方法為外延生長工藝。

由于第一應力層250的頂部表面不位于側墻220的底部，在第一應力層250的頂部表面形成的覆蓋層260，所述覆蓋層250能夠覆蓋所述第一應力層250。

參考圖19a和圖20a，去除側墻220(參考圖17和圖18)。

去除側墻220的目的是在柵極結構210之間形成較大的空間，使得后續(xù)形成的覆蓋半導體襯底200和柵極結構210的刻蝕阻擋層不至于較厚。較薄 的刻蝕阻擋層在后續(xù)形成接觸孔時容易去除，使得后續(xù)在接觸孔中形成的導電插塞和第一應力層250之間電學連接性能好。

由于第一應力層250的頂部表面能夠被所述覆蓋層覆蓋，去除側墻220時，第一應力層250不會受到損傷。

參考圖19b和圖20b，去除側墻220后，形成開口221。

在圖19b和圖20b中，用虛線表示開口221的區(qū)域。

需要說明的是，第二溝槽240兩側尖端241(參考圖12和圖14)的位置影響PMOS晶體管的性能。具體的，需要使得尖端241靠近半導體襯底200表面的溝道，以提高PMOS晶體管的性能。為了增加尖端241在半導體襯底200中的橫向深度，可以增加沿著第一溝槽230(參考圖8和圖10)濕法刻蝕半導體襯底200的程度，但是這會導致形成的尖端241在半導體襯底200中的縱向深度也增加，在第二溝槽240中填充的第一應力層250施加到溝道中的應力受到限制。

為了提高所述第一應力層施加到溝道中的應力，本實施例中，還包括：在第二溝槽兩側尖端接觸的半導體襯底中形成第三溝槽；在所述第二溝槽填充第一應力層的同時在所述第三溝槽中填充第二應力層。

在第二溝槽兩側尖端接觸的半導體襯底中形成第三溝槽的方法為：在形成第二溝槽后，在所述第二溝槽的側壁形成第一介質層；刻蝕第一介質層，僅在第二溝槽兩側的尖端處留有第一介質層；以尖端處留有的第一介質層為掩膜，在第二溝槽側壁形成第二介質層；刻蝕去除所述尖端處留有的第一介質層，形成開孔；以第二介質層為掩膜，沿著所述開孔刻蝕半導體襯底；去除第二介質層。

參考圖21，形成第二溝槽240后，在第二溝槽240的側壁形成第一介質層270。

本實施例中，第一介質層270不僅覆蓋第二溝槽240的側壁，也覆蓋了柵極結構210。在其它實施例中，形成的第一介質層270可以僅覆蓋第二溝槽240的側壁。

在后續(xù)去除尖端241(參考圖12)處的第一介質層270的過程中，第一介質層270和后續(xù)形成的第二介質層相比具有高的刻蝕選擇比，具體的，第一介質層270的刻蝕速率大于第二介質層的刻蝕速率。

本實施例中，所述第一介質層270的材料為氮化硅。

第一介質層270的厚度為0.5nm～5nm。

可以采用沉積工藝，如等離子體氣相化學沉積工藝或低壓化學氣相沉積工藝沉積第一介質層270。

本實施例中，采用低壓化學氣相沉積工藝形成第一介質層270，具體工藝參數(shù)為：采用的氣體包括SiH₄和N₂，SiH₄的流量為800sccm～1000sccm，N₂的流量為5000sccm～10000sccm，沉積腔室壓力為2torr～10torr，溫度為300攝氏度～500攝氏度。

參考圖22，刻蝕第一介質層270(參考圖21)，僅在第二溝槽240的尖端241(參考圖12)處留有第一介質層270。

把尖端241處留有的第一介質層270稱為尖端介質層271。

采用各向同性的刻蝕工藝刻蝕第一介質層270，由于第二溝槽240在尖端241(參考圖12)處的角度較小，刻蝕第一介質層270后會在尖端241處留有第一介質層270。

在本實施例中，采用熱磷酸溶液刻蝕第一介質層270，僅在第二溝槽240的尖端241留有第一介質層270，除尖端241處的其它位置上的第一介質層270均被熱磷酸溶液刻蝕去除，具體的工藝參數(shù)為：磷酸的濃度為70％～90％，刻蝕溫度為120攝氏度～200攝氏度。

參考圖23，以尖端241(參考圖12)處留有的第一介質層270(參考圖21)為掩膜，在第二溝槽240側壁形成第二介質層280。

以尖端241處留有的第一介質層270為掩膜，即以尖端介質層271為掩膜，在第二溝槽240側壁形成第二介質層280。

形成第二介質層280的方法為氧化工藝，可以為干法氧化或濕法氧化，本實施例中，采用干法氧化形成第二介質層280，具體的工藝參數(shù)為：采用的 氣體包括氧氣，氧氣的流量為800sccm～1000sccm，腔室的壓力為2torr～10torr，溫度為0攝氏度～100攝氏度。

需要說明的是，尖端介質層271作為掩膜，指的是，尖端介質層271遮蓋部分第二溝槽240的側壁，采用氧化工藝形成第二介質層280的過程中，尖端介質層271所遮蓋的第二溝槽240側壁表面不會形成第二介質層280，而尖端介質層271暴露出的第二溝槽240側壁表面形成第二介質層280。

在后續(xù)去除尖端介質層271的過程中，尖端介質層271和第二介質層280具有高的刻蝕選擇比。

本實施例中，第二介質層280的材料為氧化硅。

本實施例中，第二介質層280的厚度為0.5nm～5nm。

本實施例中，在形成第一溝槽230后，沒有去除定義第一溝槽230位置的掩膜層，形成的第二介質層280位于第二溝槽240的側壁，而不會在柵極結構210頂部表面形成第二介質層280。

參考圖24，刻蝕去除尖端241(參考圖12)處留有的第一介質層270(參考圖21)，形成開孔290。

刻蝕去除尖端241處留有的第一介質層270，即去除尖端介質層271(參考圖23)，形成開孔290。

所述開孔290暴露出第二溝槽240側壁的部分半導體襯底200。

尖端介質層271的材料為氮化硅，本實施例中，采用濕法刻蝕去除尖端介質層271，采用的刻蝕溶液為磷酸溶液，磷酸的濃度為70％～90％，刻蝕溫度為120攝氏度～200攝氏度。在其它實施例中，可以采用干法刻蝕去除尖端介質層271。

刻蝕去除尖端介質層271的過程，尖端介質層271和第二介質層280具有高的刻蝕選擇比，刻蝕尖端介質層271的刻蝕溶液不會對第二介質層280進行刻蝕。

需要說明的是，刻蝕去除尖端介質層271的過程，也會對側墻220進行刻蝕，但是由于尖端介質層271的區(qū)域較小，刻蝕的時間較少，對側墻220 的刻蝕的影響較小。

參考圖25，以第二介質層280為掩膜，沿開孔290(參考圖24)刻蝕半導體襯底200。

本實施例中，以第二介質層280為掩膜，采用等離子體刻蝕工藝沿開孔290刻蝕半導體襯底200，工藝參數(shù)為：刻蝕氣體包括NF₃、HBr和N₂，NF₃的流量為10sccm～100sccm，HBr的流量為100sccm～500sccm，N₂的流量為5sccm～200sccm，源射頻功率為100瓦～2000瓦，偏置射頻功率為100瓦～500瓦，刻蝕腔室壓力2毫托～50毫托。

沿著開孔290刻蝕半導體襯底200，形成第三溝槽291。

本實施例中，第三溝槽291的剖面形狀為U型。

在其它實施例中，可以采用濕法刻蝕沿著開孔290刻蝕半導體襯底200。

參考圖26，去除第二介質層280(參考圖25)。

第二介質層280的材料為氧化硅，可以采用氫氟酸溶液或者氟化銨緩沖的氫氟酸溶液刻蝕去除第二介質層280。

本實施例中，采用氫氟酸溶液刻蝕去除第二介質層280，氫氟酸的濃度為20％～50％，刻蝕溫度為10攝氏度～50攝氏度。

參考圖27，在第二溝槽240(參考圖26)填充第一應力層250的同時在第三溝槽291(參考圖26)中填充第二應力層251。

第一應力層250和第二應力層251的材料為鍺硅(SiGe)。

采用外延生長工藝形成第一應力層250和第二應力層251。

形成第三溝槽291之后，在第二溝槽240填充第一應力層250的同時在第三溝槽291中填充第二應力層251。由于形成了第三溝槽291，使得第一應力層250和第二應力層251施加到溝道中的應力增強，提高了PMOS晶體管的性能。

形成第一應力層250和第二應力層251時進行原位摻雜，或者形成第一應力層250和第二應力層251后對第一應力層250和第二應力層251進行離 子注入，然后進行退火處理，以形成源漏區(qū)。

參考圖28，在第一應力層250頂部表面形成覆蓋層260。

所述覆蓋層260的材料為硅，用于防止后續(xù)形成的金屬硅化物層直接形成在第一應力層250頂部表面而造成第一應力層250與金屬硅化物層的接觸面發(fā)生錯位。

參考圖29，刻蝕去除側墻220(參考圖28)。

去除側墻220的目的是在柵極結構210之間形成較大的空間，使得后續(xù)形成的覆蓋半導體襯底200和柵極結構210的刻蝕阻擋層不至于較厚。較薄的刻蝕阻擋層在后續(xù)形成接觸孔時容易去除，使得后續(xù)在接觸孔中形成的導電插塞和第一應力層250之間電學連接性能好。

本發(fā)明還提供了一種PMOS晶體管，所述PMOS晶體管由上述PMOS晶體管的形成方法形成，包括：半導體襯底，所述半導體襯底表面具有柵極結構，位于柵極結構兩側的半導體襯底中的第二溝槽，位于第二溝槽中的第一應力層；位于所述第一應力層頂部表面的覆蓋層，所述覆蓋層覆蓋第一應力層的頂部表面；位于所述柵極結構和所述覆蓋層之間的開口。

結合參考圖12、圖14、圖19b和圖20b，所述PMOS晶體管包括半導體襯底200，半導體襯底200表面具有柵極結構210，位于柵極結構210兩側的半導體襯底200中第二溝槽240，位于第二溝槽240中的第一應力層250；位于第一應力層250頂部表面的覆蓋層260，覆蓋層260覆蓋第一應力層250的頂部表面；位于柵極結構210和覆蓋層260之間的開口221。

由于位于第二溝槽中的第一應力層的頂部表面能夠被所述覆蓋層覆蓋，位于所述柵極結構和覆蓋層之間的開口不暴露所述第一應力層的頂部表面，在形成所述開口的過程中，所述第一應力層不會受到損傷，提高了PMOS晶體管的性能。

所述PMOS晶體管還可以包括：位于所述第二溝槽兩側的尖端；位于所述尖端接觸的半導體襯底中的第三溝槽；位于所述第三溝槽中的第二應力層。

結合參考圖12、圖26和圖29，所述PMOS晶體管還包括：位于第二溝 槽240兩側的尖端241；位于尖端241接觸的半導體襯底200中的第三溝槽291；位于第三溝槽291中的第二應力層251。

所述第二溝槽兩側具有尖端；在所述尖端接觸的半導體襯底中具有第三溝槽，在第三溝槽中具有第二應力層，使得第一應力層施加到溝道中的應力增強，提高了PMOS晶體管的性能。

本發(fā)明具有以下優(yōu)點：

本發(fā)明提供的PMOS晶體管的形成方法，所述側墻的暴露面與半導體襯底表面具有第一交界線；在柵極結構兩側的半導體襯底中形成第一溝槽，沿著平行于第一交界線的方向所述第一溝槽與半導體襯底頂部表面具有第二交界線，所述第二交界線與所述第一交界線重合，或所述第二交界線位于相鄰側墻之間暴露的半導體襯底表面；對第一溝槽進行處理，形成向柵極結構底部區(qū)域突出的第二溝槽，沿著平行于第一交界線的方向所述第二溝槽與半導體襯底頂部表面具有第三交界線，所述第三交界線與所述第一交界線重合，或所述第三交界線位于相鄰側墻之間暴露的半導體襯底表面；在第二溝槽中填充第一應力層；在第一應力層的頂部表面形成覆蓋層；刻蝕去除所述側墻的過程中，由于所述第一應力層的頂部表面能夠被所述覆蓋層覆蓋，所以第一應力層不會受到刻蝕損傷，從而提高了PMOS晶體管的性能。

進一步的，所述第二溝槽的兩側具有尖端，在所述尖端接觸的半導體襯底中形成第三溝槽，在第二溝槽填充第一應力層的同時在第三溝槽中填充第二應力層。由于形成了第三溝槽，第一應力層和第二應力層施加到溝道中的應力增強，提高了PMOS晶體管的性能。

本發(fā)明提供的PMOS晶體管，由于位于第二溝槽中的第一應力層的頂部表面能夠被所述覆蓋層覆蓋，位于所述柵極結構和覆蓋層之間的開口不暴露所述第一應力層，所述第一應力層不會受到損傷，提高了PMOS晶體管的性能。

進一步的，所述第二溝槽兩側具有尖端，在所述尖端接觸的半導體襯底中具有第三溝槽，在第三溝槽中具有第二應力層，使得第一應力層和第二應力層施加到溝道中的應力增強，提高了PMOS晶體管的性能。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。