本發(fā)明涉及半導(dǎo)體芯片制造工藝技術(shù)領(lǐng)，尤其是涉及一種低柵漏電容溝槽型功率器件及其制造方法。

背景技術(shù)：

隨著電子消費(fèi)產(chǎn)品需求的增長(zhǎng)，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)的需求越來(lái)越大。功率場(chǎng)效應(yīng)管主要包括垂直雙擴(kuò)散場(chǎng)效應(yīng)管VDMOS(Vertical Double-Diffused MOSFET)和橫向雙擴(kuò)散場(chǎng)效應(yīng)管LDMOS(Lateral Double-Diffused MOSFET)兩種類型。其中，溝槽型VDMOS晶體管(Trench Vertical MOS)由于其器件的集成度較高，導(dǎo)通電阻較低，具有較低的柵-漏電荷密度、較大的電流容量，因而具備較低的開(kāi)關(guān)損耗和較快的開(kāi)關(guān)速度，被廣泛地應(yīng)用在功率器件領(lǐng)域。

圖1示出了現(xiàn)有的垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)的有源區(qū)的結(jié)構(gòu)示意圖。如圖1所示，在襯底10和N型外延處形成漏極，在P型外延30與金屬層70處形成漏極，漏極50設(shè)置在N型外延層20和P型外延層30的內(nèi)部，并且使用介質(zhì)材料60將漏極50與金屬層70隔開(kāi)。這種將漏源兩極分別設(shè)置在器件的兩側(cè)的結(jié)構(gòu)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。

垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)的最重要的性能參數(shù)就是工作損耗，工作損耗可以分為導(dǎo)通損耗，截止損耗和開(kāi)關(guān)損耗三部分。其中導(dǎo)通損耗由導(dǎo)通電阻決定，截止損耗受反向漏電流大小影響，開(kāi)關(guān)損耗是指器件開(kāi)關(guān)過(guò)程中寄生電容充放電帶來(lái)的損耗。為了滿足功率器件適應(yīng)高頻應(yīng)用的要求，降低功率器件的開(kāi)關(guān)損耗，提高器件的 工作效率，具有重要的意義。

功率器件的開(kāi)關(guān)損耗大小由寄生電容大小決定，寄生電容可以分為柵源電容，柵漏電容和源漏電容三部分。其中柵漏電容對(duì)器件的開(kāi)關(guān)損耗影響最大，柵漏電容可以分為氧化層電容和耗盡層電容兩部分，氧化層電容受柵氧厚度影響，耗盡層電容受工藝和器件結(jié)構(gòu)影響較大。

技術(shù)實(shí)現(xiàn)要素：

基于上述問(wèn)題，本發(fā)明提供一種低柵漏電容溝槽型功率器件及其制造方法，通過(guò)將多晶硅生成的柵電極使用介質(zhì)隔開(kāi)，減小了寄生電容的有效面積，從而減小了柵漏電容。

根據(jù)本發(fā)明的一個(gè)方面，提供一種低柵漏電容溝槽功率器件，包括有源區(qū)、分壓區(qū)、截止環(huán)和劃片道，所述有源具體包括襯底，依次設(shè)置在所述襯底上的N型外延層、P型外延層和金屬層，其特征在于，所述有源區(qū)還包括：貫穿設(shè)置在所述N型外延層、P型外延層以及金屬層內(nèi)部的多個(gè)氧化硅區(qū)，以及設(shè)置在每個(gè)所述氧化硅區(qū)內(nèi)部?jī)蓚?cè)的柵電極。

其中，所述多個(gè)氧化硅區(qū)間隔設(shè)置。

其中，所述襯底為硅片。

根據(jù)本發(fā)明的另一個(gè)方面，提供一種制造上述低柵漏電容溝槽功率器件的方法，該方法包括制備有源區(qū)、分壓區(qū)、截止環(huán)和劃片道，其特征在于，所述制備有源區(qū)的過(guò)程具體包括：

S1、制備依次疊加的襯底、N型外延層和P型外延層，所述襯底為硅片；

S2、在所述P型外延層的上表面的預(yù)設(shè)區(qū)域刻蝕形成多個(gè)溝槽，所述溝槽貫穿所述P型外延層，并且所述溝槽的底部位于所述N型外延層中；

S3、在所述P型外延層的上表面以及所述溝槽表面形成氧化硅層；

S4、在所述溝槽中填充多晶硅；

S5、將所述溝槽中的多晶硅的中間區(qū)域去除，形成兩個(gè)具有設(shè)定厚度的多晶硅層；

S6、將所述溝槽中去除多晶硅的區(qū)域使用氧化硅進(jìn)行填充，形成包圍所述多晶硅層的氧化硅區(qū)；

S7、在所述P型外延層上部和所述溝槽的氧化硅層上部制備金屬層。

其中，所述步驟S2具體包括：

在所述P型外延層的表面，以光刻膠為掩膜，刻蝕形成溝槽，所述溝槽的底部位于所述N型外延層的內(nèi)部。

其中，所述氧化硅層通過(guò)對(duì)所述P型外延層和所述N型外延層進(jìn)行熱氧化形成。

其中，所述步驟S4具體包括：

在所述氧化硅層上制備多晶硅，并將所述溝槽填充至與所述P型外延上的多晶硅等高；

去除所述P型外延層上的多晶硅和氧化硅層，并將所述凹槽中高于所述P型外延層的多晶硅去掉。

其中，所述步驟S6具體包括：

對(duì)所述凹槽中的多晶硅層和所述P型外延層的表面進(jìn)行熱氧化，形成氧化硅覆蓋在所述P型外延層表面并填充所述凹槽中去除所述多晶硅的區(qū)域；

去除所述P型外延層上的氧化硅，形成包圍所述多晶硅層的氧化硅區(qū)。

其中，所述方法還包括：在任一個(gè)步驟之后進(jìn)行高溫退火的步驟。

其中，所述步驟S5之后，步驟S6之前還包括：

在所述P型外延層上的設(shè)定區(qū)域進(jìn)行源區(qū)離子注入。

本發(fā)明所述的低柵漏電容溝槽型功率器件及其制造方法，通過(guò)將 多晶硅生成的柵電極使用介質(zhì)隔開(kāi)，減小了寄生電容的有效面積，從而減小了柵漏電容。另外，本發(fā)明的制造方法工藝簡(jiǎn)單，僅需要在常規(guī)工藝中增加一次刻蝕工藝，能夠顯著降低器件的寄生電容，減小導(dǎo)通損耗，同時(shí)對(duì)器件的其他性能不會(huì)產(chǎn)生影響。

附圖說(shuō)明

通過(guò)參考附圖會(huì)更加清楚的理解本發(fā)明的特征和優(yōu)點(diǎn)，附圖是示意性的而不應(yīng)理解為對(duì)本發(fā)明進(jìn)行任何限制，在附圖中：

圖1示出了現(xiàn)有的垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)的有源區(qū)的結(jié)構(gòu)示意圖。

圖2示出了現(xiàn)有的垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)器件的結(jié)構(gòu)示意圖。

圖3示出了本發(fā)明的低柵漏電容溝槽型功率器件的有源區(qū)的結(jié)構(gòu)示意圖。

圖4示出了本發(fā)明的制造低柵漏電容溝槽功率器件的方法的流程圖。

圖5到圖11示出了本發(fā)明一個(gè)實(shí)施例的低柵漏電容溝槽功率器件的制造工藝的截面圖。

具體實(shí)施方式

下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)描述。

本發(fā)明的低柵漏電容溝槽型功率器件是在現(xiàn)有的垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)的結(jié)構(gòu)的基礎(chǔ)上進(jìn)行的改進(jìn)，現(xiàn)有的VDMOS功率器件的結(jié)構(gòu)示意圖如圖2所示。

圖2示出了現(xiàn)有的垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)器件的結(jié)構(gòu)示意圖。

如圖2所示，現(xiàn)有的VDMOS功率器件的結(jié)構(gòu)包括有源區(qū)、依次包圍設(shè)置的分壓區(qū)、截止環(huán)以及劃片道。本發(fā)明主要是針對(duì)有源區(qū)進(jìn)行了結(jié)構(gòu)的改造，因此，為了簡(jiǎn)化說(shuō)明，本發(fā)明的功率器件的結(jié)構(gòu)以及 制作方法均只針對(duì)有源區(qū)進(jìn)行描述，對(duì)功率器件的其他部件的結(jié)構(gòu)以及制作方法不做具體的限定，現(xiàn)有的功率器件的結(jié)構(gòu)以及制作工藝均適用于本申請(qǐng)的功率器件。

圖3示出了本發(fā)明的低柵漏電容溝槽型功率器件的有源區(qū)的結(jié)構(gòu)示意圖。

在本發(fā)明的一個(gè)實(shí)施例中，提供一種低柵漏電容溝槽功率器件，包括有源區(qū)、分壓區(qū)、截止環(huán)和劃片道，所述有源區(qū)具體包括：

襯底10，依次設(shè)置在所述襯底10上的N型外延層20、P型外延層30和金屬層70，貫穿設(shè)置在N型外延層20、P型外延層30以及金屬層70內(nèi)部的多個(gè)氧化硅區(qū)40，以及設(shè)置在每個(gè)氧化硅區(qū)40內(nèi)部?jī)蓚?cè)的柵電極80。

在本實(shí)施例中，多個(gè)氧化硅區(qū)40間隔設(shè)置，每個(gè)氧化硅區(qū)40中的兩個(gè)都設(shè)置有柵電極80。另外，本申請(qǐng)將柵電極80設(shè)置成兩個(gè)，在保證柵極結(jié)構(gòu)功能的同時(shí)，可以減小寄生電容的有效面積，從而減小了柵漏電容。

另外，本實(shí)施例中的襯底為硅片，其晶向、摻雜類型根據(jù)功率器件的需要進(jìn)行具體設(shè)置。另外，本實(shí)施例的襯底是N型襯底，其摻雜有N型雜質(zhì)離子，N型雜質(zhì)離子可以為磷離子、砷離子、銻離子中的一種或幾種。

N型外延層與襯底的材料可以相同或是不同，在本實(shí)施例中，N型外延層使用的是摻雜的硅片或是在襯底上直接摻雜N型離子形成的。

P型外延層是摻雜有P型離子的硅片,P型摻雜離子可以是硼離子、鎵離子、銦離子中的一種或幾種。

本實(shí)施例中的功率器件的其他部分結(jié)構(gòu)，如源區(qū)、漏區(qū)等，與現(xiàn)有技術(shù)中的功率器件的結(jié)構(gòu)相同，在此處不再詳述。

在本發(fā)明的另一個(gè)實(shí)施例中，提供一種制造上述低柵漏電容溝槽 功率器件的方法。

圖4示出了本發(fā)明的制造低柵漏電容溝槽功率器件的方法的流程圖。

參照?qǐng)D4，本發(fā)明的一個(gè)實(shí)施例的制造低柵漏電容溝槽功率器件的方法，包括制備有源區(qū)、分壓區(qū)、截止環(huán)和劃片道，其中，有源區(qū)的制備具體包括：

S1、制備依次疊加的襯底、N型外延層和P型外延層，在本實(shí)施例中，襯底為硅片；

S2、在所述P型外延層的上表面的預(yù)設(shè)區(qū)域刻蝕形成多個(gè)溝槽，所述溝槽貫穿所述P型外延層，并且所述溝槽的底部位于所述N型外延層中；

在一個(gè)實(shí)施例中，在所述P型外延層的表面，以光刻膠為掩膜，刻蝕形成多個(gè)溝槽，所述溝槽的底部位于所述N型外延層的內(nèi)部。

S3、在所述P型外延層的上表面以及所述溝槽表面形成氧化硅層；

在另一個(gè)實(shí)施例中，所述氧化硅層通過(guò)對(duì)所述P型外延層和所述N型外延層進(jìn)行熱氧化形成。

S4、在所述溝槽中填充多晶硅；

上述步驟S4具體為：在所述氧化硅層上制備多晶硅，并將所述溝槽填充至與所述P型外延上的多晶硅等高；

去除所述P型外延層上的多晶硅和氧化硅層，并將所述凹槽中高于所述P型外延層的多晶硅去掉。

S5、將所述溝槽中的多晶硅的中間區(qū)域去除，形成兩個(gè)具有設(shè)定厚度的多晶硅層；

S6、將所述溝槽中去除多晶硅的區(qū)域使用氧化硅進(jìn)行填充，形成包圍所述多晶硅層的氧化硅區(qū)；

上述步驟S6具體為：對(duì)所述凹槽中的多晶硅層和所述P型外延層的表面進(jìn)行熱氧化，形成氧化硅覆蓋在所述P型外延層表面并填充所 述凹槽中去除所述多晶硅的區(qū)域；

去除所述P型外延層上的氧化硅，形成包圍所述多晶硅層的氧化硅區(qū)。

S7、在所述P型外延層上部和所述溝槽的氧化硅層上部制備金屬層。

在上述方法中，可以在任一個(gè)步驟之后進(jìn)行高溫退火。

另外，在本實(shí)施例的方法中還包括在步驟S5之后，步驟S6之前在P型外延層上的預(yù)設(shè)區(qū)域進(jìn)行源區(qū)離子的注入，該設(shè)定區(qū)域?yàn)樵诰o鄰氧化硅層的P型外延層上進(jìn)行離子注入，形成源區(qū)，其注入方法是通過(guò)設(shè)置掩膜采用自對(duì)準(zhǔn)的方法注入，具體過(guò)程與現(xiàn)有的注入方法相同，在此不再詳述。

在上述方法的實(shí)施例中，根據(jù)可替代的實(shí)施方案也可以執(zhí)行其他順序的步驟。例如，本發(fā)明的替代實(shí)施方案可以以不同次序執(zhí)行以上概述的步驟。此外，上述方法中單獨(dú)步驟可以包括以各種次序進(jìn)行的多個(gè)子步驟，只要適合于單獨(dú)步驟即可。此外，根據(jù)特定的應(yīng)用可以添加或去除附加的步驟。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化方案、修改方案和替代方案。

圖5到圖11示出了本發(fā)明一個(gè)實(shí)施例的低柵漏電容溝槽功率器件的制造工藝的截面圖。

在本發(fā)明的又一個(gè)實(shí)施例中，使用硅片作為襯底10，在襯底上依次制備N型外延層20、P型外延層30。

然后使用光刻膠為掩膜，在P型襯底和N型襯底上制備多個(gè)溝槽，每個(gè)溝槽都貫穿P型外延層，并且溝槽的底部位于N型外延層中，如圖5所示。

在本實(shí)施例中，溝槽的寬度和深度根據(jù)制備的功率器件的類型和性能具體設(shè)定。

參照?qǐng)D6，形成溝槽后，進(jìn)行熱氧化，在P型外延層和溝槽的表面 形成氧化硅層40。

然后在氧化硅層40上進(jìn)行多晶硅50的填充，在本實(shí)施例中，為了制作工藝簡(jiǎn)單，直接在氧化硅上使用多晶硅進(jìn)行填充，使得凹槽中的多晶硅與P型外延層的多晶硅等高，如圖7所示。

然后將P型外延層上的多晶硅和氧化硅層去掉，并且將溝槽中的多晶硅設(shè)置程與P型外延層的表面平起，如圖8所示。

之后再次利用光刻膠為掩膜，刻蝕去除溝槽中的多晶硅，保留溝槽側(cè)壁的多晶硅，形成具有設(shè)定厚度的多晶硅曾，在此處的多晶硅層的厚度要大于制備成功后形成柵電極的多晶硅層的厚度，如圖9所示，以便于后面的過(guò)程中進(jìn)行熱氧化時(shí)消耗多晶硅。

此后在與氧化硅層緊鄰的P型外延層的表面進(jìn)行離子注入，形成源區(qū)(未示出)。

源區(qū)注入完成后，繼續(xù)使用熱氧化形成氧化硅對(duì)去除多晶硅的區(qū)域進(jìn)行填充。在本實(shí)施例中，由于使用熱氧化形成氧化硅，因此形成的氧化硅分布在溝槽中和P型外延層的表面，如圖10所示。

最后使用常規(guī)的工藝完成介質(zhì)(氧化硅)的刻蝕和金屬層70的制備，在這一過(guò)程中，氧化硅40將多晶硅50完全包圍，從而與N型外延層20和P型外延層30隔開(kāi)，形成柵電極，如圖11所示。

本發(fā)明所述的低柵漏電容溝槽型功率器件及其制造方法，通過(guò)將多晶硅生成的柵電極使用介質(zhì)隔開(kāi)，減小了寄生電容的有效面積，從而減小了柵漏電容。另外，本發(fā)明的制造方法工藝簡(jiǎn)單，僅需要在常規(guī)工藝中增加一次刻蝕工藝，能夠顯著降低器件的寄生電容，減小導(dǎo)通損耗，同時(shí)對(duì)器件的其他性能不會(huì)產(chǎn)生影響。

雖然結(jié)合附圖描述了本發(fā)明的實(shí)施方式，但是本領(lǐng)域技術(shù)人員可以在不脫離本發(fā)明的精神和范圍的情況下做出各種修改和變型，這樣的修改和變型均落入由所附權(quán)利要求所限定的范圍之內(nèi)。