半導(dǎo)體裝置及其制造和運(yùn)行方法和制造半導(dǎo)體組件的方法
【專利摘要】本發(fā)明涉及半導(dǎo)體裝置及其制造和運(yùn)行方法和制造半導(dǎo)體組件的方法。該半導(dǎo)體裝置包括上和下接觸板以及多個(gè)芯片組件。每個(gè)芯片組件具有半導(dǎo)體芯片，其具有半導(dǎo)體本體，半導(dǎo)體本體具有上側(cè)和與上側(cè)對(duì)置的在垂直方向上隔開(kāi)的下側(cè)。在上側(cè)上分別布置有單獨(dú)的上主電極和控制電極。芯片組件分別具有獨(dú)立的布置在有關(guān)的芯片組件的半導(dǎo)體芯片的下側(cè)上的下主電極或在每個(gè)芯片組件中布置在該芯片組件的半導(dǎo)體本體的下側(cè)上的共同的下主電極。在每個(gè)芯片組件中借助其控制電極能夠控制在上主電極與下主電極之間的電流。芯片組件通過(guò)介電填料以材料決定的方式彼此連接成固定復(fù)合體。嵌入復(fù)合體中的控制電極互連結(jié)構(gòu)將芯片組件的控制電極彼此導(dǎo)電連接。
【專利說(shuō)明】半導(dǎo)體裝置及其制造和運(yùn)行方法和制造半導(dǎo)體組件的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置、用于制造半導(dǎo)體組件的方法、用于制造半導(dǎo)體裝置的方法和用于運(yùn)行半導(dǎo)體裝置的方法。

【背景技術(shù)】
[0002]具有目前位于市場(chǎng)上的壓接式封裝單元的半導(dǎo)體裝置擁有復(fù)雜的構(gòu)造，以便使在壓接式封裝單元中包含的半導(dǎo)體芯片與這些單元的主電極、例如發(fā)射極和集電極、源極和漏極或陽(yáng)極和陰極電連接，和/或與控制電極、例如柵極或基極電連接。


【發(fā)明內(nèi)容】

[0003]因此，存在對(duì)這種半導(dǎo)體裝置的改進(jìn)的設(shè)計(jì)、對(duì)改進(jìn)的制造方法和改進(jìn)的半導(dǎo)體裝置的運(yùn)行的需求。為此，本發(fā)明提供一種根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置、一種根據(jù)權(quán)利要求22所述的用于制造半導(dǎo)體組件的方法、一種根據(jù)權(quán)利要求28所述的用于制造半導(dǎo)體裝置的方法和一種根據(jù)權(quán)利要求29所述的用于運(yùn)行半導(dǎo)體裝置的方法。本發(fā)明的擴(kuò)展方案和改進(jìn)方案是從屬權(quán)利要求的主題。
[0004]半導(dǎo)體裝置包括上接觸板和下接觸板以及多個(gè)芯片組件。所述芯片組件中的每一個(gè)具有半導(dǎo)體芯片，其具有半導(dǎo)體本體，該半導(dǎo)體本體擁有上側(cè)和與該上側(cè)對(duì)置的下側(cè)，其中上側(cè)在垂直方向上與下側(cè)隔開(kāi)。此外，所述芯片組件中的每一個(gè)具有布置在上側(cè)上的單獨(dú)的(即僅屬于有關(guān)的芯片組件的)上主電極和布置在上側(cè)上的單獨(dú)的(即僅屬于有關(guān)的芯片組件的)控制電極。此外，所述芯片組件中的每一個(gè)可以具有單獨(dú)的(即屬于有關(guān)的芯片組件的)下主電極，該下主電極被布置在有關(guān)的芯片組件的半導(dǎo)體芯片的半導(dǎo)體本體的下側(cè)上，或者芯片組件可以具有共同的下主電極，該下主電極被布置在芯片組件的半導(dǎo)體本體中的每個(gè)的下側(cè)上。
[0005]借助控制電極，可以控制在該芯片組件的單獨(dú)的上主電極和該芯片組件的單獨(dú)的下主電極或共同的下主電極之間的電流。此外，在上主電極與下主電極之間的電流路徑也被稱作“負(fù)載路段”。
[0006]在此意義下如下電極被理解為主電極，在這些電極之間半導(dǎo)體本體在半導(dǎo)體芯片的運(yùn)行期間被負(fù)載電流流經(jīng)。半導(dǎo)體芯片例如可以包含二極管、或M0SFET、IGBT、一般而言IGFET、雙極型晶體管、晶閘管或任意的其它的可控的功率半導(dǎo)體器件。上主電極和下主電極一般可以為任意的被集成到相應(yīng)半導(dǎo)體芯片中的功率半導(dǎo)體器件的陽(yáng)極和陰極、陰極和陽(yáng)極、漏極和源極、源極和漏極、發(fā)射極和集電極或集電極和發(fā)射極。控制電極、例如(例如MOSFET, IGBT, IGFET、晶閘管的)柵極端子或(例如除IGBT之外的雙極型晶體管的)基極端子為控制端子，通過(guò)該控制端子可以控制相應(yīng)的上主電極與下主電極之間的負(fù)載電流。在所述芯片組件中的每一個(gè)中，控制電極位于半導(dǎo)體本體的上側(cè)上。
[0007]此外，該半導(dǎo)體裝置具有介電的填料，所述芯片組件通過(guò)該填料以材料決定的方式彼此連接成固定的復(fù)合體。嵌入固定的復(fù)合體中的控制電極互連結(jié)構(gòu)將芯片組件的控制電極彼此導(dǎo)電地連接。為此，介電填料可以連續(xù)地在相鄰的芯片組件之間延伸?？蛇x地，介電填料甚至可以在相鄰的芯片組件的半導(dǎo)體本體之間連續(xù)地延伸并且分別直接與該半導(dǎo)體本體、即與其半導(dǎo)體材料鄰接。
[0008]在用于制造半導(dǎo)體組件的方法中，提供載體、以及介電填料和多個(gè)芯片組件。所述芯片組件中的每一個(gè)具有半導(dǎo)體芯片，其具有半導(dǎo)體本體，其中該半導(dǎo)體本體具有上側(cè)和與上側(cè)對(duì)置的下側(cè)，并且其中上側(cè)在垂直方向上與下側(cè)隔開(kāi)。此外，所述芯片組件中的每一個(gè)包含布置在上側(cè)上的單獨(dú)的上主電極和布置在上側(cè)上的單獨(dú)的控制電極。所述芯片組件并排地被布置在載體上。此后，控制電極借助控制電極互連結(jié)構(gòu)導(dǎo)電地彼此連接。布置在載體上的芯片組件和將控制電極電連接的控制電極互連結(jié)構(gòu)被嵌入填料中。隨后，填料被硬化，使得芯片組件相互之間以及控制電極互連結(jié)構(gòu)與芯片組件通過(guò)填料固定地彼此連接，并且芯片組件與控制電極互連結(jié)構(gòu)和填料一起形成固定的復(fù)合體。此外，所提供的芯片組件中的每一個(gè)要么具有單獨(dú)的下主電極，該下主電極被布置在有關(guān)的芯片組件的半導(dǎo)體本體的下側(cè)上，要么在固定的復(fù)合體上布置所述芯片組件共同的下主電極，在所述芯片組件中的每一個(gè)中該下主電極被布置在該芯片組件的半導(dǎo)體本體的下側(cè)上。在所述芯片組件中的每一個(gè)中，可以借助其控制電極來(lái)控制在該芯片組件的單獨(dú)的上主電極和單獨(dú)的或共同的下主電極之間的電流。
[0009]從可如前面所闡述的那樣來(lái)制造的半導(dǎo)體組件出發(fā)，可以產(chǎn)生具有上面提及的特征的半導(dǎo)體裝置。為此，提供上接觸板和下接觸板，并且將半導(dǎo)體組件布置在上接觸板與下接觸板之間，使得在所述芯片組件中的每一個(gè)中上主電極與上接觸板導(dǎo)電連接并且下主電極與下接觸板導(dǎo)電連接。
[0010]為了能夠?qū)崿F(xiàn)如前面所闡述的那樣構(gòu)建的和/或制造的半導(dǎo)體裝置的電氣運(yùn)行，所述半導(dǎo)體裝置可以被插入在導(dǎo)電的上壓力接觸件與導(dǎo)電的下壓力接觸件之間，使得在上壓力接觸件與上接觸板之間存在壓力接觸，而上壓力接觸件和上接觸板不以材料決定的方式連接，并且在下壓力接觸件與下接觸板之間存在壓力接觸，而下壓力接觸件和下接觸板不以材料決定的方式連接。上壓力接觸件和下壓力接觸件連接到電壓源上，使得不同的電位施加在上壓力接觸件和下壓力接觸件上。

【專利附圖】

【附圖說(shuō)明】
[0011]隨后借助實(shí)施例參照附圖來(lái)闡述本發(fā)明。在這些圖中，相同的附圖標(biāo)記表示相同或起相同作用的部分。
[0012]圖1至圖29示出根據(jù)第一實(shí)施例的半導(dǎo)體裝置和半導(dǎo)體組件的制造。
[0013]圖30至圖51示出根據(jù)第二實(shí)施例的半導(dǎo)體裝置和半導(dǎo)體組件的制造。
[0014]圖52至圖75示出根據(jù)第三實(shí)施例的半導(dǎo)體裝置和半導(dǎo)體組件的制造。
[0015]圖76至圖79示出用于制造半導(dǎo)體裝置的控制電極互連結(jié)構(gòu)的不同幾何結(jié)構(gòu)，其中所有芯片組件的控制端子具有至芯片組件的共同的控制連接點(diǎn)的等長(zhǎng)的連接線路。
[0016]圖80和圖81示出用于將多個(gè)芯片組件嵌入填料中的另一方法的不同步驟。
[0017]圖82示出半導(dǎo)體裝置，該半導(dǎo)體裝置被插入在兩個(gè)導(dǎo)電壓力件之間并且通過(guò)所述壓力件被電接觸。

【具體實(shí)施方式】
[0018]第一實(shí)施例首先，半導(dǎo)體裝置的第一實(shí)施例以及用于制造該半導(dǎo)體裝置的方法借助圖1至29來(lái)闡述。
[0019]圖1示出半導(dǎo)體芯片I以及用于制造如在圖2中所示的芯片組件2的其它部件。半導(dǎo)體芯片I包括由半導(dǎo)體基本材料構(gòu)成的半導(dǎo)體本體10，在該半導(dǎo)體本體中尤其包含P型導(dǎo)電和η型導(dǎo)電的半導(dǎo)體區(qū)域，用以實(shí)現(xiàn)集成到半導(dǎo)體本體10中的功率半導(dǎo)體器件。此外，半導(dǎo)體芯片I還可以具有任意多的導(dǎo)電層，譬如金屬化、硅化物層或由摻雜的多晶半導(dǎo)體材料(例如多晶硅)構(gòu)成的層，但也可以具有任意多的介電層、譬如氮化物層(例如氮化硅)或氧化物層(例如氧化硅)，或具有鈍化層，譬如酰亞胺層。半導(dǎo)體基本材料可以是任何已知的用于制造半導(dǎo)體器件通常的半導(dǎo)體基本材料，例如任意的元素半導(dǎo)體(例如硅、鍺)、任意的化合物半導(dǎo)體(例如I1-VI半導(dǎo)體、如硒化鋅或硫化鎘，II1-V半導(dǎo)體、如磷化鎵、砷化鎵、磷化銦、銻化錫，或IV-1V半導(dǎo)體、如碳化硅或鍺化硅)。
[0020]半導(dǎo)體本體10具有上側(cè)1t以及與上側(cè)對(duì)置的下側(cè)10b。上側(cè)1t在垂直方向V上與下側(cè)1b隔開(kāi)，其中垂直方向V垂直于下側(cè)1b伸展。在上側(cè)1t上布置有上主電極11，在下側(cè)1b上布置有下主電極12?？刂齐姌O13同樣位于上側(cè)1t上。此外，可選的上介電鈍化層15可以被施加到上側(cè)1t上。該鈍化層15例如可以是聚酰亞胺。
[0021]上主電極11、下主電極12和控制電極13例如可以是薄金屬化層。這樣的金屬化層可以已經(jīng)在制造具有其它相同半導(dǎo)體芯片I的晶片復(fù)合體中的半導(dǎo)體芯片I期間，即還在將晶片分割成彼此無(wú)關(guān)的半導(dǎo)體芯片I之前被施加到半導(dǎo)體本體10上。
[0022]如在圖2中所示，導(dǎo)電的上補(bǔ)償小板21位于上主電極11的背離半導(dǎo)體本體10的側(cè)上，該上補(bǔ)償小板借助上連接層31以材料決定的方式與上主電極11連接。相應(yīng)地，導(dǎo)電的下補(bǔ)償小板22位于下主電極12的背離半導(dǎo)體本體10的側(cè)上，該下補(bǔ)償小板借助下連接層32與下主電極12以材料決定的方式連接。
[0023]補(bǔ)償小板21和22尤其用于減低機(jī)械應(yīng)力，該機(jī)械應(yīng)力在這種補(bǔ)償小板21、22通過(guò)以后闡述的(例如由銅或鋁構(gòu)成的)接觸板41或42被壓力接觸時(shí)出現(xiàn)，其中所述接觸板具有與半導(dǎo)體本體10的熱膨脹系數(shù)極為不同的熱膨脹系數(shù)。在缺少補(bǔ)償小板21、22的情況下，接觸板41和42將直接接觸非常薄的主電極11或12。由于在此形成的熱機(jī)械應(yīng)力，
在最好的情況下半導(dǎo)體芯片I的電特性將改變，在最不利的情況下半導(dǎo)體芯片I也可能斷
m
? ο
[0024]補(bǔ)償小板21和22 (在安裝在上主電極11或下主電極12上之前以及直接在安裝之后)在垂直方向V上具有相對(duì)大的厚度d21’或d22’，例如分別至少0.5mm、分別至少I(mǎi)mm或分別至少1.5_。此外，在補(bǔ)償小板21和22如以后還要闡述的那樣被打磨時(shí)，通過(guò)大厚度應(yīng)避免對(duì)主電極11或12的損傷。
[0025]可選地，上補(bǔ)償小板21和/或下補(bǔ)償小板22可以具有線性熱膨脹系數(shù)，其顯著小于上主電極11和下主電極12的線性熱膨脹系數(shù)，以便實(shí)現(xiàn)線性熱膨脹系數(shù)與半導(dǎo)體本體10的小的線性熱膨脹系數(shù)的適配。例如，上補(bǔ)償小板21和/或下補(bǔ)償小板22在20°C的溫度下可以具有小于llppm/K的線性熱膨脹系數(shù)，或具有甚至小于7ppm/K的線性熱膨脹系數(shù)。上補(bǔ)償小板21和/或下補(bǔ)償小板22在此例如可以由如下材料之一構(gòu)成或具有如下構(gòu)造之一:鑰；金屬基質(zhì)復(fù)合材料(MMC) Jf^BAlSiC (鋁硅碳化物);具有兩個(gè)或更多金屬層的多層材料、例如具有層序列銅鑰銅(Cu-M0-Cu)的三層材料，例如層厚度比為1:4:1，這在20°C的溫度下得到大約7.3ppm/K的Cu-Mo-Cu三層材料的膨脹系數(shù)。
[0026]上連接層31例如可以被構(gòu)造為任意的焊料層，尤其也可以被構(gòu)造為擴(kuò)散焊料層、燒結(jié)層，該燒結(jié)層包含燒結(jié)的金屬粉末(例如銀粉末或銀片)，或被構(gòu)造為導(dǎo)電粘接層。與此無(wú)關(guān)地，下連接層32也可以被構(gòu)造為任意的焊料層，尤其也可以被構(gòu)造為擴(kuò)散焊料層、燒結(jié)層，該燒結(jié)層包含燒結(jié)的金屬粉末(例如銀粉末或銀片)，或被構(gòu)造為導(dǎo)電粘接層。上連接層31和下連接層32尤其可以由相同材料構(gòu)成，但也可以使用針對(duì)這兩個(gè)層所提到的材料的任意組合。
[0027]在圖1中，被用于制造上連接層31或下連接層32的初始材料用31’或用32’來(lái)表示。應(yīng)該以此來(lái)表達(dá)的是，原始連接劑31’和32’在制造連接之后可以以改變的形式存在。
[0028]在構(gòu)造為焊料的初始材料31’、32’(例如包含錫的焊料)的情況下，所得到的連接層31或32可以包含如下材料(例如銅)，該材料在連接過(guò)程期間從上主電極11或下主電極12擴(kuò)散至焊料中，并且因此是完成的連接層31或32的組成部分。為了制造連接，焊料31’、32’例如可以以焊料膏的形式(例如通過(guò)絲網(wǎng)印刷或刮板印刷)被涂敷到主電極11、12上和/或補(bǔ)償小板上。同樣，焊料31’、32’但是也可以以預(yù)制的焊料小板(“預(yù)先形成的焊料”)的形式被裝入上補(bǔ)償小板21與上主電極11之間或下補(bǔ)償小板22與下主電極12之間。在任何情況下，該焊料膏或該焊料小板/這些焊料小板為了制造所闡述的連接而被熔融并且隨后被冷卻，使得在上補(bǔ)償小板21與上主電極11之間或在下補(bǔ)償小板22與下主電極12之間分別形成上連接層31或下連接層32形式的材料決定的連接。
[0029]在構(gòu)造為燒結(jié)層的連接層31或32的情況下，該連接層所基于的初始材料31’或32’可以被構(gòu)造為膏，該膏包含金屬粉末(例如銀粉末或銀片)以及溶劑。為了制造連接層
31、32，該膏例如可以(例如通過(guò)絲網(wǎng)印刷或刮板印刷)被涂敷到主電極11、12和/或補(bǔ)償小板21、22上。由膏形成的膏層于是被布置在上主電極11與上補(bǔ)償小板21之間并且分別接觸該上主電極11和上補(bǔ)償小板21，和/或另一由膏形成的膏層被布置在下主電極12與下補(bǔ)償小板22之間并且分別接觸下主電極12與下補(bǔ)償小板22。在該狀態(tài)下，膏層通過(guò)蒸發(fā)其中所包含的溶劑來(lái)干燥并且此后被燒結(jié)，其中燒結(jié)可以在明顯低于250°C的溫度的情況下進(jìn)行。通過(guò)燒結(jié)，由兩個(gè)膏層31’、32’形成(導(dǎo)電的)上連接層31或(導(dǎo)電的)下連接層32。
[0030]在構(gòu)造為導(dǎo)電粘接層的連接層31或32的情況下，該連接層所基于的初始材料31’或32’構(gòu)造為導(dǎo)電粘接劑。為了制造連接層31、32，粘接劑例如可以(例如通過(guò)絲網(wǎng)印刷或刮板印刷)被涂敷到主電極11、12上和/或補(bǔ)償小板21、22上。由粘接劑形成的上膠粘劑層被布置在上主電極11與上補(bǔ)償小板21之間并且分別接觸該上主電極11與上補(bǔ)償小板21。通過(guò)隨后的硬化，由上膠粘劑層形成導(dǎo)電的上連接層31。相應(yīng)地，由粘接劑形成的下膠粘劑層被布置在下主電極12與下補(bǔ)償小板22之間并且分別接觸該下主電極12與下補(bǔ)償小板22。通過(guò)隨后的硬化，由下膠粘劑層形成導(dǎo)電的下連接層32。
[0031]如此外在圖3中和在圖4中以垂直剖面所示的那樣，然后多個(gè)芯片組件2并排地被放置在共同的載體300的相同側(cè)上，其中多個(gè)芯片組件中的每一個(gè)都具有半導(dǎo)體芯片I并且如所闡述的那樣裝備有上補(bǔ)償小板21和下補(bǔ)償小板22?？蛇x地，放置可如所示的那樣進(jìn)行，使得所有芯片組件2的上補(bǔ)償小板21背離載體300。然而，原則上，也可以在芯片組件2中的一個(gè)或多個(gè)芯片組件中上補(bǔ)償小板21背離載體300，而在芯片組件2的一個(gè)或多個(gè)另外的芯片組件中上補(bǔ)償小板21朝向載體300。
[0032]芯片組件2在載體300上的放置可以進(jìn)行為使得這些芯片組件相對(duì)于彼此位于預(yù)先給定的位置中。為了避免所放置的芯片組件2的滑動(dòng)，載體300的表面可以被構(gòu)造為使得芯片組件2附著到該表面上。例如，載體300為此可以配備有粘接膜，芯片組件2被放置到該粘接膜上。
[0033]如此外在圖5中所示，在將芯片組件2放置到載體300上之后，將控制電極互連結(jié)構(gòu)70施加到固定在載體300上的芯片組件2上，使得該芯片組件2的控制電極13通過(guò)控制電極互連結(jié)構(gòu)70彼此導(dǎo)電連接?？刂齐姌O互連結(jié)構(gòu)70例如可以被構(gòu)造為預(yù)制的、柵格狀的印刷電路板，或被構(gòu)造為預(yù)制的、導(dǎo)電的沖壓柵格。在任何情況下，控制電極互連結(jié)構(gòu)70具有導(dǎo)體結(jié)構(gòu)72，如在根據(jù)圖6的放大的部分A和根據(jù)圖7的部分A的垂直剖面中示出的。在印刷電路板的情況下，導(dǎo)體結(jié)構(gòu)72可以通過(guò)介電載體的平面金屬化(例如FR-4)來(lái)構(gòu)造。在導(dǎo)電的沖壓柵格的情況下，導(dǎo)體結(jié)構(gòu)72例如可以通過(guò)對(duì)金屬板的沖壓來(lái)產(chǎn)生。在導(dǎo)體結(jié)構(gòu)72與控制電極13之間的導(dǎo)電連接可以借助連接層33 (參見(jiàn)圖10)、例如焊料、具有燒結(jié)的金屬粉末的層、導(dǎo)電的粘接劑或單純的壓力接觸來(lái)制造。
[0034]在根據(jù)圖10的裝置中，控制電極互連結(jié)構(gòu)70直接處于鈍化層15上。替代于此，控制電極互連結(jié)構(gòu)70和/或控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72也可以與鈍化層15隔開(kāi)。在鈍化層15與控制電極互連結(jié)構(gòu)70之間或在鈍化層15與導(dǎo)體結(jié)構(gòu)72之間然后形成的自由空間以后將以填料4來(lái)填充。為了保證在控制電極互連結(jié)構(gòu)70或控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)與控制電極13之間所需的電連接，連接層33必須被構(gòu)成為相應(yīng)地更厚，和/或控制電極互連結(jié)構(gòu)70或其導(dǎo)體結(jié)構(gòu)72必須在控制電極13之上具有突起部，該突起部朝著控制電極13的方向延伸。
[0035]可選地，在控制電極互連結(jié)構(gòu)70與控制電極13連接之前、期間或之后導(dǎo)電連接件78可以被施加到控制電極互連結(jié)構(gòu)70上，并且與導(dǎo)體結(jié)構(gòu)72導(dǎo)電連接，這可以借助焊料、具有燒結(jié)的金屬粉末的層、導(dǎo)電粘接劑通過(guò)焊接或通過(guò)超聲波接合來(lái)進(jìn)行。
[0036]圖8和圖9示出對(duì)應(yīng)于圖3或圖4的、然而在將控制電極互連結(jié)構(gòu)70安裝在控制電極13上之后的俯視圖或垂直剖面。該圖示僅應(yīng)理解為示意性的。尤其，利用圖9應(yīng)示出，芯片組件2 (由于上補(bǔ)償小板21)可以在垂直方向V上可以突出超過(guò)控制電極互連結(jié)構(gòu)70。圖10示出根據(jù)圖9的視圖的放大的區(qū)段。其中也示出了已經(jīng)闡述的連接層33。
[0037]如此外在圖11中所示，在制造在控制電極互連結(jié)構(gòu)70與控制電極13之間的導(dǎo)電連接之后，粘稠的填料4被施加到位于載體300上的芯片組件2之上。此后，填料4如在圖12中所示的那樣借助沖具310被壓向載體300，使得至少位于分別相鄰的芯片組件2之間的間隙以填料4填充。
[0038]此后，填料4被硬化，使得嵌入填料4中的芯片組件2與填料4 一起形成固定的復(fù)合體5。如此外在圖13中所示，沖具310在填料4硬化之后可以從固定的復(fù)合體5被提起，并且復(fù)合體5可以從載體300被移除。圖14示出然后存在的復(fù)合體5。至少在硬化狀態(tài)中為介電的填料4引起芯片組件2固定地且以材料決定的方式彼此連接。例如縮聚的聚合物(例如環(huán)氧樹(shù)脂或基于聚氨酯的澆注材料)適合作為填料。然而，原則上，對(duì)于本發(fā)明的所有擴(kuò)展方案可以使用任意的填料4，只要這些填料在硬化狀態(tài)中為介電的。尤其，根據(jù)本發(fā)明的填料可以由均質(zhì)材料或均質(zhì)材料混合物形成。
[0039]現(xiàn)在，復(fù)合體5的上覆蓋層51可以從復(fù)合體5被去除，使得從復(fù)合體5保留剩余復(fù)合體6，參見(jiàn)圖6?？蛇x地，可以在例如通過(guò)成型銑削去除覆蓋層51之前或之后使復(fù)合體5為所期望的幾何形狀。例如為此在圖16中示出了剩余復(fù)合體6,該剩余復(fù)合體具有基本上矩形的基本輪廓，這在根據(jù)圖18的俯視圖中被示出，在該俯視圖中也可看到上補(bǔ)償小板21。圖17還示出根據(jù)圖16的視圖的放大的部分。
[0040]此外，借助根據(jù)圖16至18的構(gòu)造來(lái)闡述制造。當(dāng)然，其它制造也同樣可以從根據(jù)圖15的裝置出發(fā)來(lái)進(jìn)行。然后，可以在以后的時(shí)間點(diǎn)實(shí)現(xiàn)與期望的幾何形狀的可能期望的適配。
[0041]在任何情況下，填料4在剩余復(fù)合體6中也引起芯片組件2固定地彼此連接。在此情況下，填料4可選地直接緊貼在所述芯片組件2中的每一個(gè)的半導(dǎo)體本體10上，即在其半導(dǎo)體材料上。在此，填料4可以在相鄰的芯片組件2的半導(dǎo)體芯片I的半導(dǎo)體本體10之間連續(xù)地延伸。
[0042]圖19示出根據(jù)圖18的裝置，以及附加地示出被填料4遮蓋的并且因此僅虛線示出的控制電極互連結(jié)構(gòu)70的分布。根據(jù)圖20的圖示對(duì)應(yīng)于根據(jù)圖19的圖示，然而在相對(duì)的側(cè)來(lái)看，使得在此可看到下補(bǔ)償小板22。又虛線示出了被填料4遮蓋的控制電極互連結(jié)構(gòu)70的分布。
[0043]圖21示出圖19中所示的具有芯片組件2的放大的部分B。在此，芯片組件2的半導(dǎo)體芯片I的被填料4掩蓋的半導(dǎo)體10的側(cè)向界限借助點(diǎn)劃線示出。同樣被填料4掩蓋的控制電極13的側(cè)向界限借助點(diǎn)線示出。而未示出控制電極互連結(jié)構(gòu)70的分布。
[0044]圖22示出在圖19中所示的具有剩余復(fù)合體6的側(cè)邊緣6r或填料4的區(qū)段的放大的部分C。在此，被填料4掩蓋的可選地導(dǎo)電的連接件78的側(cè)向界限借助點(diǎn)劃線示出。同樣被填料4掩蓋的控制電極互連結(jié)構(gòu)70的分布借助點(diǎn)線示出。
[0045]只要存在導(dǎo)電的連接件78，該連接件就可以從剩余復(fù)合體6之外通過(guò)連接電極75來(lái)電接觸，該連接電極被引導(dǎo)穿過(guò)在填料4中產(chǎn)生的例如被構(gòu)造為孔或槽的穿通部。圖23和圖24示出關(guān)于此的實(shí)例，圖23和圖24對(duì)應(yīng)于根據(jù)圖19和圖22的部分C。如首先在圖23中所示的，嵌入填料4中的連接件78可以穿過(guò)硬化的填料4來(lái)鉆孔，使得形成構(gòu)造為孔的穿通部44。同樣，代替孔，可以將槽銑削到填料4中，并且可選地也銑削到嵌入該填料中的連接件78中。在任何情況下，穿通部44從剩余復(fù)合體6的側(cè)邊緣6r或填料4出發(fā)在垂直于垂直方向V的方向上進(jìn)入填料4直至至少延伸至連接件78。
[0046]如此外在圖24中所示，然后可以將連接電極75引入穿通部44中，使得該連接電極電接觸連接件78。連接電極75例如可以是螺釘，該螺釘被旋入相對(duì)于螺釘?shù)耐饴菁y尺寸不足地構(gòu)造的孔中，使得外螺紋切入到連接件78中。替代地，也可以首先將與螺釘?shù)耐饴菁y相配的內(nèi)螺紋切割到孔中，該內(nèi)螺紋伸入連接件78中并且螺釘75然后被旋入內(nèi)螺紋，直至旋入連接件78中。另一替代方案在于，將連接電極75的被焊接的尖端推入穿通部44中并且然后將連接電極75與連接件78焊接。焊接所需的熱量可以通過(guò)連接電極75來(lái)輸送。同樣可能的是，借助導(dǎo)電的粘接劑將連接電極75與連接件78機(jī)械并且導(dǎo)電連接。
[0047]如同樣在圖24中所示的，連接電極75可以被用于將控制線路9固定在剩余復(fù)合體6上。通過(guò)這種控制線路9，可以在以后的運(yùn)行期間將電控制信號(hào)、例如“高”電平或“低”電平輸送給控制電極13，例如以便將負(fù)載路段置于導(dǎo)通或截止?fàn)顟B(tài)中。
[0048]替代于如所描述的那樣與控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72導(dǎo)電地并且可選地也以材料決定的方式連接的連接件78，導(dǎo)體結(jié)構(gòu)72也可以直接以借助圖23和圖24所描述的方式通過(guò)連接電極75被電接觸和/或與控制線路9電連接。在這種情況下，因此導(dǎo)體結(jié)構(gòu)72本身承擔(dān)連接件78的作用。
[0049]圖25示出在圖29中所示的完成的半導(dǎo)體裝置7的分解圖，圖26和圖27示出在半導(dǎo)體裝置的裝配期間的半導(dǎo)體裝置7，以及圖28示出根據(jù)圖29的、然而沒(méi)有上接觸板41的裝置的俯視圖。如從這些圖25至29中得出的那樣，半導(dǎo)體裝置7包括具有穿通部44的剩余復(fù)合體6、導(dǎo)電的上接觸板41、導(dǎo)電的下接觸板42以及間隔環(huán)50。剩余復(fù)合體6可以配備有連接電極75和/或控制線路9，如參照?qǐng)D23和圖24所闡述的那樣。
[0050]具有嵌入填料4中的控制電極互連結(jié)構(gòu)70的剩余復(fù)合體6被布置在上接觸板41與下接觸板42之間。上接觸板41用于電并且機(jī)械接觸所述芯片組件2中的每一個(gè)的朝向上接觸板41的補(bǔ)償小板21、22 (在此:上補(bǔ)償小板21)。為此，上接觸件41針對(duì)所述芯片組件2中的每一個(gè)具有上接觸平臺(tái)411 (為此參見(jiàn)圖26)，該上接觸平臺(tái)電并且機(jī)械接觸有關(guān)的芯片組件2的補(bǔ)償小板21、22之一(在此:上補(bǔ)償小板21)。
[0051]相應(yīng)地，下接觸板41用于電并且機(jī)械接觸所述芯片組件2中的每一個(gè)的朝向下接觸板42的補(bǔ)償小板21、22 (在此:下補(bǔ)償小板22)。為此，下接觸件42針對(duì)所述芯片組件2中的每一個(gè)具有下接觸平臺(tái)421，該下接觸平臺(tái)電并且機(jī)械接觸有關(guān)的芯片組件2的補(bǔ)償小板21、22之一(在此:下補(bǔ)償小板22)。
[0052]例如銅適合作為上接觸件41和/或下接觸件42的材料，銅可選地可以在表面上配備有薄的鎳層。然而，原則上也可以使用任意的其它的導(dǎo)電材料，尤其是金屬或金屬合金，例如招或招合金或銅合金，或者具有涂層或者沒(méi)有涂層。
[0053]在所示的實(shí)例中，在半導(dǎo)體裝置7的芯片組件2中的每一個(gè)中，上接觸小板21位于芯片組件2的朝向上接觸板41的側(cè)上，并且下接觸小板22位于芯片組件2的朝向下接觸板42的側(cè)上。
[0054]與此不同地，其它半導(dǎo)體裝置可以具有芯片組件2的第一子集和芯片組件2的第二子集，其中在第一子集的芯片組件2中的每一個(gè)中上接觸小板21位于芯片組件2的朝向上接觸板41的側(cè)上，并且下接觸小板22位于芯片組件2的朝向下接觸板42的側(cè)上，并且其中在第二子集的芯片組件3中的每一個(gè)中上接觸小板21位于芯片組件2的朝向下接觸板42的側(cè)上，并且下接觸小板22位于芯片組件2的朝向上接觸板41的側(cè)上。
[0055]同樣可能的是，在半導(dǎo)體裝置的芯片組件2中的每一個(gè)中，上接觸小板21位于芯片組件2的朝向下接觸板41的側(cè)上，并且下接觸小板22位于芯片組件2的朝向上接觸板41的側(cè)上。
[0056]布置在接觸板41與42之間的并且環(huán)形地圍繞剩余復(fù)合體6的間隔環(huán)50由介電材料、例如陶瓷構(gòu)成。由此防止在接觸板41與42之間的電氣短路。如也在本發(fā)明的所有其它擴(kuò)展方案中那樣，間隔環(huán)50可以不僅與上接觸板41而且與下接觸板42以材料決定的方式、例如通過(guò)焊接、粘接或燒結(jié)來(lái)連接。
[0057]替代于或附加于如前面所闡述的那樣被布置在芯片組件2的半導(dǎo)體芯片I與上接觸板41之間的控制電極互連結(jié)構(gòu)70，控制電極互連結(jié)構(gòu)70或其它控制電極互連結(jié)構(gòu)可以以相應(yīng)的方式也被布置在芯片組件2的半導(dǎo)體芯片I與下接觸板42之間，以便電連接控制電極13，所述控制電極可選地可以被布置在半導(dǎo)體本體10的朝向下接觸件42的側(cè)上。
[0058]只要存在至少一個(gè)控制電極互連結(jié)構(gòu)70，就可以針對(duì)控制電極互連結(jié)構(gòu)70中的每一個(gè)設(shè)置連接電極75和/或?qū)щ姷目刂凭€路9 (參見(jiàn)圖23、24和27至29)，以便能夠從完成的半導(dǎo)體裝置7 (參見(jiàn)圖29)之外電接觸有關(guān)的控制電極互連結(jié)構(gòu)70。在此，每個(gè)這種控制電極互連結(jié)構(gòu)70可以與其它控制電極互連結(jié)構(gòu)70的構(gòu)型無(wú)關(guān)地如根據(jù)圖23和圖24所闡述的那樣通過(guò)導(dǎo)電的并且可選地也以材料決定的方式與導(dǎo)體結(jié)構(gòu)72連接的、導(dǎo)電的連接件78從剩余復(fù)合體6之外來(lái)電接觸，或所述控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72甚至可以承擔(dān)連接件78的作用。
[0059]在任何情況下，連接電極75或如在圖27和圖29中所示的那樣控制線路9可以穿過(guò)在間隔環(huán)50中構(gòu)造的通孔或槽55 (參見(jiàn)圖25和圖26)被引導(dǎo)至半導(dǎo)體裝置7的外側(cè)。在間隔環(huán)50之內(nèi)，控制線路9 (和/或連接電極75)導(dǎo)電地連接到控制電極互連結(jié)構(gòu)70上并且因此連接到控制電極13上。若使用連接電極75、例如螺釘，則該連接電極可以不僅被弓I導(dǎo)通過(guò)穿通部44而且也被弓I導(dǎo)通過(guò)通孔或槽55。在螺釘?shù)那闆r下，該螺釘可以具有螺釘頭，當(dāng)該螺釘被旋入連接件78中或被旋入控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72中時(shí)，該螺釘頭直接地或例如通過(guò)墊圈間接地緊貼在間隔環(huán)50上。
[0060]第二實(shí)施例
隨后，半導(dǎo)體裝置的第二實(shí)施例以及用于制造該半導(dǎo)體裝置的方法借助圖30至圖51來(lái)闡述。在第一實(shí)施例中芯片組件2的半導(dǎo)體芯片I在嵌入填料4中之前分別配備有上補(bǔ)償小板21和下補(bǔ)償小板22，而半導(dǎo)體芯片I在第二實(shí)施例中在嵌入之前分別僅配備一個(gè)補(bǔ)償小板。所述補(bǔ)償小板原則上分別可以為上補(bǔ)償小板21，但也可以為下補(bǔ)償小板22。在隨后的圖中這以下補(bǔ)償小板22為例來(lái)闡述。
[0061]圖30示出半導(dǎo)體芯片I以及用于制造如在圖31中所示的芯片組件2的其它部件。半導(dǎo)體芯片I可以與第一實(shí)施例的半導(dǎo)體芯片I一樣地來(lái)構(gòu)造或以與第一實(shí)施例的半導(dǎo)體芯片I相同的方式來(lái)制造。
[0062]如在圖31中所示，導(dǎo)電的下補(bǔ)償小板22位于下主電極12的背離半導(dǎo)體本體10的側(cè)上，該下補(bǔ)償小板借助下連接層32以材料決定的方式與下主電極12連接。
[0063]下補(bǔ)償小板22用于與根據(jù)第一實(shí)施例的下補(bǔ)償小板22相同的目的并且其可以具有與根據(jù)第一實(shí)施例的下補(bǔ)償小板22相同的特性并且以與根據(jù)第一實(shí)施例的下補(bǔ)償小板22相同的方式與下主電極12連接。相應(yīng)地，下連接層32具有與根據(jù)第一實(shí)施例的下連接層32相同的構(gòu)造并且以與根據(jù)第一實(shí)施例的下連接層32相同的方式且由與根據(jù)第一實(shí)施例的下連接層32相同的初始材料32’來(lái)制造。
[0064]圖32示出在顛倒(auf den Kopf gedreht)的位置中的根據(jù)圖31的裝置。在該位置中，如此外在圖33中所示，多個(gè)芯片組件2并排地被放置到共同的載體300的相同側(cè)上，使得芯片組件2的半導(dǎo)體芯片I的上側(cè)1t朝向載體300，其中多個(gè)芯片組件中的每一個(gè)都具有如根據(jù)圖30和圖31所闡述的構(gòu)造。
[0065]可選地，如前面所描述的導(dǎo)電連接件78也還可以被放置到載體300上的芯片組件2芳邊。
[0066]可以將芯片組件2和必要時(shí)連接件78放置到載體300上，使得芯片組件2和必要時(shí)連接件78相對(duì)于彼此位于預(yù)先給定的位置中。為了避免所放置的芯片組件2的滑動(dòng)，載體300的表面可以被構(gòu)造為使得芯片組件2和必要時(shí)連接件78附著到所述表面上。例如，載體300為此可以配備有粘接膜，芯片組件2和必要時(shí)連接件78被放置到該粘接膜上。圖34示出具有固定在載體300上的芯片組件2的根據(jù)圖33的裝置的放大的區(qū)段。
[0067]如此外在圖35中所示，在將芯片組件2和必要時(shí)連接件78放置到載體300之后，將粘稠的填料4施加到位于載體300上的芯片組件2和必要時(shí)連接件78之上。此后，填料4如在圖36中所示的那樣借助沖具310被壓向載體300，使得至少位于分別相鄰的芯片組件2之間的間隙以填料4填充。
[0068]此后，填料4被硬化，使得嵌入填料4中的芯片組件2與填料4 一起形成固定的復(fù)合體5。如此外在圖37中所示，沖具310在填料4硬化之后可以從固定的復(fù)合體5被提起，并且復(fù)合體5可以從載體300被移除。圖38示出然后存在的復(fù)合體5。至少在硬化狀態(tài)中為介電的填料4引起芯片組件2固定地且以材料決定的方式彼此連接。填料4可以由與第一實(shí)施例的填料4相同的材料構(gòu)成，或以與第一實(shí)施例的填料4相同的方式來(lái)處理并且具有與第一實(shí)施例的填料4相同的特性。
[0069]圖39示出根據(jù)圖38的顛倒的裝置，圖40示出具有嵌入填料4中的芯片組件2的根據(jù)圖39的裝置的放大的區(qū)段，并且圖41示出面臨上主電極11和控制接觸部13的根據(jù)圖39的整個(gè)復(fù)合體5的俯視圖。從圖40和圖41中可看出，上主電極11和控制電極13未被填料4覆蓋，這因此引起上主電極11和控制電極13在嵌入填料4中期間朝向載體300并且通過(guò)載體300來(lái)保護(hù)以免與填料4接觸。上主電極11和控制電極13因此露出，使得它們能毫無(wú)問(wèn)題地被電接觸?？蛇x地，還可以執(zhí)行預(yù)防性的清潔步驟，以便清除上主電極11和控制電極13上的可能的污物。
[0070]如此外在圖42中所示，將控制電極互連結(jié)構(gòu)70施加到根據(jù)圖41的復(fù)合體5上，使得芯片組件2的控制電極13和必要時(shí)連接件78通過(guò)控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72并且因此通過(guò)控制電極互連結(jié)構(gòu)70彼此導(dǎo)電地連接。
[0071]控制電極互連結(jié)構(gòu)70例如又可以被構(gòu)造為預(yù)制的柵格狀的印刷電路板或被構(gòu)造為預(yù)制的導(dǎo)電的沖壓格柵，被放到復(fù)合體5上并且與控制電極13以及必要時(shí)與連接件78導(dǎo)電連接。相應(yīng)的導(dǎo)電連接例如可以借助焊料或具有燒結(jié)的金屬粉末的層或?qū)щ姷恼辰觿﹣?lái)制造。在導(dǎo)電的沖壓柵格的情況下，導(dǎo)體結(jié)構(gòu)72例如可以通過(guò)對(duì)金屬板的沖壓來(lái)產(chǎn)生。
[0072]代替將作為預(yù)制單元的控制電極互連結(jié)構(gòu)70施加到復(fù)合體5上，控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72也可以通過(guò)沉積方法被施加到復(fù)合體5上并且可選地被介電層73覆蓋，這隨后借助圖43和圖44示例性地示出。
[0073]圖43示出復(fù)合體5的具有施加到其上的控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72的區(qū)段的放大的垂直剖面。虛線示出了被填料掩蓋的連接件78的位置。導(dǎo)體結(jié)構(gòu)72接觸控制電極13中的每一個(gè)，并且導(dǎo)體結(jié)構(gòu)在連接件78 (只要存在)之上伸展并且同樣接觸該連接件。因此，控制電極13彼此導(dǎo)電連接以及必要時(shí)與連接件78導(dǎo)電連接。
[0074]導(dǎo)體結(jié)構(gòu)72例如可以通過(guò)將導(dǎo)電材料、例如金屬或摻雜的多晶半導(dǎo)體材料沉積到復(fù)合體5上來(lái)實(shí)現(xiàn)。沉積例如可以通過(guò)化學(xué)和/或物理沉積方法、譬如PVD( PVD=Physicalvapor deposit1n,物理氣相沉積)、或者 CVD(CVD=chemical vapor deposit1n,化學(xué)氣相沉積)、通過(guò)濺射或通過(guò)電鍍或非電鍍來(lái)進(jìn)行。沉積可以一致地進(jìn)行。完成的被沉積的導(dǎo)體結(jié)構(gòu)72例如可以具有從30 μ m到70 μ m的范圍內(nèi)的厚度。
[0075]在所提到的方法中的每一種方法中，可以首先在復(fù)合體5上產(chǎn)生導(dǎo)電材料的閉合的層，并且此后將該閉合的層結(jié)構(gòu)化，例如借助掩膜以光刻方式結(jié)構(gòu)化。同樣可能的是，首先將掩膜層施加到復(fù)合體5上，將掩膜層結(jié)構(gòu)化，使得該掩膜層具有開(kāi)口，并且然后將導(dǎo)電材料沉積在結(jié)構(gòu)化的掩膜層上，使得導(dǎo)電材料放在復(fù)合體5上的掩膜開(kāi)口的區(qū)域中并且在構(gòu)造導(dǎo)體結(jié)構(gòu)72的情況下將控制電極13以及必要時(shí)連接件78彼此導(dǎo)電連接。
[0076]為了避免在控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72之間穿過(guò)鈍化部15的電壓擊穿，可以使用具有足夠厚度的鈍化部15，或可選地在沉積導(dǎo)體結(jié)構(gòu)72之前還可以將附加的介電層施加到鈍化層15上。附加的介電層于是被布置在鈍化層15與導(dǎo)體結(jié)構(gòu)72之間。附加的介電層同樣可以通過(guò)一致的沉積被施加到復(fù)合體5上。作為結(jié)果，上主電極12并未或至少未完全被附加的介電層覆蓋。在整面地沉積附加的介電層的情況下，該介電層必須在上主電極12的區(qū)域中被打開(kāi)，以便能夠?qū)崿F(xiàn)上主電極的接觸。例如有機(jī)聚合物、聚酰亞胺、環(huán)氧樹(shù)脂或硅樹(shù)脂適合作為這樣的附加的介電層的材料。
[0077]如此外作為結(jié)果在圖44中所示的，可選地可以將另一例如介電的層73施加到導(dǎo)體結(jié)構(gòu)72上，以便將該導(dǎo)體結(jié)構(gòu)電絕緣。這樣的介電層73的施加可以通過(guò)任意的可用的技術(shù)來(lái)進(jìn)行。例如，介電材料可以通過(guò)沉積(例如PVD或CVD或?yàn)R射)被施加到導(dǎo)體結(jié)構(gòu)72上。同樣可能的是，將所沖壓的介電板或介電膜放到或粘接到導(dǎo)體結(jié)構(gòu)72上。
[0078]在制造復(fù)合體5之后，不僅可以將控制電極互連結(jié)構(gòu)70施加到復(fù)合體5上，而且也還可以給上主電極11分別配備上補(bǔ)償小板21，這在圖45和圖46中被示出。
[0079]上補(bǔ)償小板21用于與根據(jù)第一實(shí)施例的上補(bǔ)償小板22相同的目的并且其可以具有與根據(jù)第一實(shí)施例的上補(bǔ)償小板21相同的特性且以與根據(jù)第一實(shí)施例的上補(bǔ)償小板22相同的方式與上主電極11中的各一個(gè)連接。相應(yīng)地，上連接層31可以具有與根據(jù)第一實(shí)施例的上連接層31相同的構(gòu)造并且以與根據(jù)第一實(shí)施例的上連接層31相同的方式且由與根據(jù)第一實(shí)施例的上連接層31相同的初始材料32’來(lái)制造。通過(guò)上補(bǔ)償小板21以此方式與半導(dǎo)體芯片I連接，該上補(bǔ)償小板形成有關(guān)的芯片組件2的組成部分。
[0080]在裝備上補(bǔ)償小板21之前或之后以及在施加控制電極互連結(jié)構(gòu)70之前或之后，復(fù)合體5可選地可以被施加到載體320上，使得半導(dǎo)體本體10的下側(cè)1b朝向載體320，這作為結(jié)果在圖46中被示出。
[0081]現(xiàn)在可以重新將另外的填料4’以相同方式施加到該裝置上并且此后使該填料硬化，如已經(jīng)借助圖11至13針對(duì)填料4到位于載體300上的芯片組件2上的施加所闡述的那樣。填料4’在此可以具有與填料4相同的特性。在此，填料4’和填料4可以相同或不同。
[0082]作為結(jié)果形成復(fù)合體5’，如在圖47中以部分(還在載體320上)并且在圖48中作為整體(從載體320分離)被示出。圖47和圖48示出在去除這里不僅上覆蓋層51而且下覆蓋層52之前的復(fù)合體5’。在去除這些覆蓋層51和52之后保留剩余復(fù)合體6，如在圖49中作為整體并且在圖50中作為放大的部分被示出。
[0083]在圖47和圖48中，平面El給出在上覆蓋層51與剩余復(fù)合體6之間的界面。相應(yīng)地，平面E2給出在下覆蓋層52與剩余復(fù)合體6之間的界面。平面El和E2優(yōu)選地彼此平行地伸展。
[0084]通過(guò)從復(fù)合體5’中去除上覆蓋層51和下覆蓋層5，硬化的填料4、4’部分地從復(fù)合體5’被去除。此外，在芯片組件2中的每一個(gè)中，有關(guān)的芯片組件2的上補(bǔ)償小板21和下補(bǔ)償小板22分別部分地從復(fù)合體5’被去除。
[0085]在任何情況下，在去除上覆蓋層51和下覆蓋層52之后填料4和/或另外的填料4’也導(dǎo)致芯片組件I固定地并且以材料決定的方式彼此連接并且與填料4 一起形成剩余復(fù)合體6。
[0086]上覆蓋層51和下覆蓋層52的去除例如可以通過(guò)復(fù)合體5’在常規(guī)的晶片研磨設(shè)備中的加工(研磨、拋光、磨光等)來(lái)進(jìn)行。由此可以實(shí)現(xiàn)，剩余復(fù)合體6 (除了小的碟化效應(yīng)之外)具有平面平行的表面6t和6b，(被打磨的)上補(bǔ)償小板21和(被打磨的)下補(bǔ)償小板22在所述表面上與填料4齊平地終止。
[0087]在去除上覆蓋層51和下覆蓋層52之后，在剩余復(fù)合體6中保留芯片組件2中的每一個(gè)的半導(dǎo)體芯片1、上連接層31和下連接層32。此外，然后，在半導(dǎo)體組件2中的每一個(gè)中，上補(bǔ)償小板的在去除上覆蓋層51之后保留的剩余部分和下補(bǔ)償小板22的在去除下覆蓋層52之后保留的剩余部分露出。
[0088]在去除上覆蓋層51之后，上補(bǔ)償小板21的厚度d21相對(duì)于其原始厚度d21’(參見(jiàn)圖45)減小,例如減小了大約0.1mm。但是,被降低的厚度d21仍然可以例如為至少0.4mm,至少0.9mm或至少1.4mm。
[0089]此外，通過(guò)去除下覆蓋層52，下補(bǔ)償小板22的厚度d22相對(duì)于其原始厚度d22’
(參見(jiàn)圖30)減小，例如減小了大約0.1mm。但是，被降低的厚度d22仍然可以例如為至少0.4mm,至少 0.9mm 或至少 1.4mm。
[0090]作為結(jié)果，可以在剩余復(fù)合體6中以與在第一實(shí)施例的剩余復(fù)合體6 (圖16)中相同的方式可選地在用于制造所期望的幾何結(jié)構(gòu)的成型銑削之后通過(guò)連接電極75和/或通過(guò)控制線路9電接觸被填料4、4’覆蓋的控制電極互連結(jié)構(gòu)70或其導(dǎo)電結(jié)構(gòu)72，如這已經(jīng)借助第一實(shí)施例所闡述的。
[0091]此外，剩余復(fù)合體6可以被布置在導(dǎo)電的上接觸板41與導(dǎo)電的下接觸板42之間以及可選地被布置在介電間隔環(huán)50之內(nèi)，使得所述芯片組件2中的每一個(gè)的上接觸板41電并且機(jī)械接觸朝向上接觸板41的補(bǔ)償小板21、22 (在此:上補(bǔ)償小板21)，并且所述芯片組件2中的每一個(gè)的下接觸板42電并且機(jī)械接觸朝向下接觸板42的補(bǔ)償小板21、22 (在此:下補(bǔ)償小板22)。
[0092]上接觸件41和下接觸件42可以具有與第一實(shí)施例的上接觸件41和下接觸件42相同的特性并且由與第一實(shí)施例的上接觸件41和下接觸件42相同的材料構(gòu)成。圖51示出完成的半導(dǎo)體裝置7。
[0093]第三實(shí)施例
隨后，半導(dǎo)體裝置的第三實(shí)施例以及用于制造該半導(dǎo)體裝置的方法借助圖52至圖75來(lái)闡述。在第一實(shí)施例中芯片組件2的半導(dǎo)體芯片I在嵌入填料4中之前分別配備有兩個(gè)補(bǔ)償小板22和22或在第二實(shí)施例中分別配備有補(bǔ)償小板22，而半導(dǎo)體芯片I在第三實(shí)施例中在嵌入之前沒(méi)有配備補(bǔ)償小板。更確切地說(shuō)，在半導(dǎo)體芯片I被嵌入填料4之后，給半導(dǎo)體芯片I裝備補(bǔ)償小板21和22。半導(dǎo)體芯片I因此分別形成芯片組件2。
[0094]圖52示出半導(dǎo)體芯片1，其除了缺少下主電極12之外可以與第一實(shí)施例的半導(dǎo)體芯片I同樣地構(gòu)造或以與第一實(shí)施例的半導(dǎo)體芯片I相同的方式來(lái)制造。半導(dǎo)體本體10的下側(cè)1b因此露出，也就是說(shuō)，該下側(cè)通過(guò)半導(dǎo)體本體10的半導(dǎo)體材料形成。
[0095]圖53示出在顛倒的位置中的根據(jù)圖51的半導(dǎo)體芯片I。在該位置中，如此外在圖54所示的，將多個(gè)半導(dǎo)體芯片I并排地放置到共同的載體300的相同側(cè)上，使得半導(dǎo)體芯片I的上側(cè)1t朝向載體300。圖55示出具有固定在載體300上的半導(dǎo)體芯片I的根據(jù)圖54的裝置的放大的部分。如同樣在圖54中所示的，可選地，如前面所描述的導(dǎo)電的連接件78也還可以被放置到載體300上的半導(dǎo)體芯片I旁邊。
[0096]可以將半導(dǎo)體芯片I和必要時(shí)連接件78放置到載體300上，使得半導(dǎo)體芯片I和必要時(shí)連接件78相對(duì)于彼此位于預(yù)先給定的位置中。為了避免所放置的芯片組件2的滑動(dòng)，載體300的表面可以構(gòu)造為使得半導(dǎo)體芯片I和必要時(shí)連接件78附著到所述表面上。例如，載體300為此可以配備有粘接膜，半導(dǎo)體芯片I和必要時(shí)連接件78被放置到該粘接膜上。
[0097]如此外在圖56中所示的，在將半導(dǎo)體芯片I和必要時(shí)連接件78放置到載體300上之后,將粘稠的填料4施加到位于載體300上的半導(dǎo)體芯片I和必要時(shí)連接件78之上。
[0098]此后，填料4如在圖57中所示的那樣借助沖具310被壓向載體300，使得至少位于分別相鄰的半導(dǎo)體芯片I之間的間隙以填料4填充。
[0099]此后，填料4被硬化，使得嵌入填料4中的半導(dǎo)體芯片I與填料4 一起形成固定的見(jiàn)合體5。
[0100]如此外在圖58中所示的，沖具310在填料4硬化之后可以從固定的復(fù)合體5被提起，并且復(fù)合體5可以從載體300被移除。
[0101]圖59示出然后存在的復(fù)合體5。至少在硬化狀態(tài)中為介電的填料4引起半導(dǎo)體芯片I固定地且以材料決定的方式彼此連接。填料4可以由與第一實(shí)施例的填料4相同的材料構(gòu)成，或以與第一實(shí)施例的填料4相同的方式來(lái)處理并且具有與第一實(shí)施例的填料4相同的特性。
[0102]圖59示出在去除下覆蓋層52之前的復(fù)合體5。由于在復(fù)合體中半導(dǎo)體本體10被顛倒，所以下覆蓋層52位于上面。在去除該覆蓋層52之后，保留剩余復(fù)合體6，如在圖60中所示。在圖59中，平面E2給出在下覆蓋層52與剩余復(fù)合體6之間的界面。平面E2限定剩余復(fù)合體6的下側(cè)6b，并且該平面優(yōu)選地平行于剩余復(fù)合體6的上側(cè)6t伸展。
[0103]通過(guò)將下覆蓋層52從復(fù)合體5去除，這例如可以通過(guò)復(fù)合體5在常規(guī)的晶片研磨設(shè)備中的加工(研磨、拋光、磨光等)來(lái)進(jìn)行，硬化的填料4部分地從復(fù)合體5被去除。在任何情況下，在去除下覆蓋層51之后填料4也導(dǎo)致半導(dǎo)體芯片I固定地并且以材料決定的方式彼此連接并且與填料4 一起形成剩余復(fù)合體6。在去除下覆蓋層52之后，因此在剩余復(fù)合體6中保留半導(dǎo)體芯片I。
[0104]如此外借助圖61至66所示的，可選的金屬化層92被施加到剩余復(fù)合體6的下側(cè)6b上，這例如可以通過(guò)沉積方法、例如通過(guò)化學(xué)和/或物理沉積方法、譬如PVD(PVD=physical vapor deposit1n,物理氣相沉積)、或 CVD (CVD=chemical vapordeposit1n,化學(xué)氣相沉積)、通過(guò)派射或通過(guò)非電鍍來(lái)進(jìn)行。
[0105]所施加的金屬化層92可以如在圖61和圖62中所示的那樣作為閉合的層來(lái)施加，或如在圖63和圖64中所示的那樣作為結(jié)構(gòu)化的層來(lái)施加。在結(jié)構(gòu)化的層的情況下，結(jié)構(gòu)化可以被選擇為使得金屬化層92的所有區(qū)段僅僅接觸半導(dǎo)體本體10的下側(cè)10b。在任何情況下，金屬化層92接觸半導(dǎo)體本體10的下側(cè)10b。金屬化層92因此對(duì)于半導(dǎo)體芯片I中的每一個(gè)為下主電極。此外，該金屬化層承擔(dān)增附劑的功能。該金屬化層可以單層或多層地構(gòu)建，在多層構(gòu)造的情況下，該金屬化層也可以被構(gòu)建為夾心結(jié)構(gòu)。該金屬化層例如可以由鈦構(gòu)成或具有一個(gè)或多個(gè)鈦層?？蛇x地，金屬化層92也可以被放到鈍化層15 (只要存在)上和/或填料4上。
[0106]圖65示例性地示出在顛倒的位置中的根據(jù)圖62的裝置，圖66示出該裝置的放大的區(qū)段，更確切地說(shuō)在可選地成型銑削該裝置以實(shí)現(xiàn)所期望的幾何結(jié)構(gòu)之后。成型銑削可以如在本發(fā)明的所有其它擴(kuò)展方案中那樣在將半導(dǎo)體芯片I壓入填料4中之后的任意時(shí)間點(diǎn)進(jìn)行。根據(jù)圖66的放大的區(qū)段也示出剩余復(fù)合體6的側(cè)邊緣6r，以及可選的、在側(cè)邊緣6r附近嵌入填料4中的連接件78。
[0107]如此外在圖69中所示的，將控制電極互連結(jié)構(gòu)70施加到根據(jù)圖66的裝置上，使得芯片組件2的控制電極13和必要時(shí)連接件78通過(guò)控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72并且因此通過(guò)控制電極互連結(jié)構(gòu)70彼此導(dǎo)電地連接。
[0108]控制電極互連結(jié)構(gòu)70例如又可以被構(gòu)造為預(yù)制的柵格狀的印刷電路板或被構(gòu)造為預(yù)制的導(dǎo)電的沖壓格柵，被放到剩余復(fù)合體6上并且與控制電極13以及必要時(shí)與連接件78導(dǎo)電連接。相應(yīng)的導(dǎo)電連接例如可以借助焊料或具有燒結(jié)的金屬粉末的層或?qū)щ姷恼辰觿┗蚪柚鷨渭兊膲毫佑|連接來(lái)制造。在導(dǎo)電的沖壓柵格的情況下，導(dǎo)體結(jié)構(gòu)72例如可以通過(guò)對(duì)金屬板的沖壓來(lái)產(chǎn)生。
[0109]代替將作為預(yù)制單元的控制電極互連結(jié)構(gòu)70施加到剩余復(fù)合體6上，控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72可以如作為結(jié)果在圖67中所示的那樣也通過(guò)沉積方法被施加到剩余復(fù)合體6上，并且如作為結(jié)果在圖68中所示的那樣被介電層73覆蓋。介電層73保護(hù)導(dǎo)體結(jié)構(gòu)73和控制電極13以免與用于制造上連接層31的初始材料31’接觸，該初始材料在圖69中被示出并且該初始材料如作為結(jié)果在圖70中所示的那樣被施加到控制電極互連結(jié)構(gòu)70和其導(dǎo)體結(jié)構(gòu)72之上以及越過(guò)控制電極13和上主電極11施加到剩余復(fù)合體6上。此外，將用于制造下連接層32的初始材料32’越過(guò)下主電極12并且(只要如在本實(shí)例中那樣被設(shè)置)越過(guò)金屬化層92施加到其上。如尤其借助圖70中的初始材料31’可容易地看到的那樣，可以使用初始材料31’，但也可以使用初始材料32’來(lái)補(bǔ)償剩余復(fù)合體6的表面的不平坦性。
[0110]替代地，然而同樣可能的是，將初始材料31’結(jié)構(gòu)化地僅涂敷在上主電極11之上，但是不涂敷在控制電極13之上并且不涂敷在控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72之上。在該情況下，可選地可以舍棄介電層73。
[0111]初始材料31’用于制造上連接層31，該上連接層將上主電極11與共同的上補(bǔ)償板21以材料決定的方式且導(dǎo)電連接。相應(yīng)地，初始材料32’用于制造下連接層32，該下連接層將下主電極12與共同的下補(bǔ)償板22以材料決定的方式且導(dǎo)電地連接，如這在圖71中并且作為結(jié)果在圖72中所示的。圖73示出針對(duì)圖72的整個(gè)裝置。
[0112]上補(bǔ)償板21和下補(bǔ)償小板22用于與根據(jù)第一實(shí)施例的上補(bǔ)償小板21和下補(bǔ)償小板22相同的目的并且它們可以(除了與垂直方向V垂直的更大延伸之外)具有與根據(jù)第一實(shí)施例的上補(bǔ)償小板21和下補(bǔ)償小板22相同的特性并且以與根據(jù)第一實(shí)施例的上補(bǔ)償小板21和下補(bǔ)償小板22相同的方式與上主電極11和下主電極12連接。相應(yīng)地，上連接層31和下連接層32可以具有與根據(jù)第一實(shí)施例的上連接層31和下連接層32相同的構(gòu)造并且以與根據(jù)第一實(shí)施例的上連接層31和下連接層32相同的方式且由與根據(jù)第一實(shí)施例的上連接層31和下連接層32相同的初始材料31’和32’來(lái)制造。
[0113]作為結(jié)果，在裝備有補(bǔ)償板21、22的剩余復(fù)合體6中可以以與在第一實(shí)施例的剩余復(fù)合體6 (圖16)中相同的方式通過(guò)連接電極75和/或通過(guò)控制線路9電接觸被填料4覆蓋的連接件78或被填料4覆蓋的控制電極互連結(jié)構(gòu)70或其導(dǎo)體結(jié)構(gòu)72，如已經(jīng)借助第一實(shí)施例所闡述的那樣。
[0114]此外，剩余復(fù)合體6可以被布置在導(dǎo)電的上接觸板41與導(dǎo)電的下接觸板42之間以及可選地可以被布置在介電的間隔環(huán)50之內(nèi)，使得上接觸板41電并且機(jī)械接觸上補(bǔ)償板21，并且下接觸板42電并且機(jī)械接觸下補(bǔ)償板22。
[0115]上接觸件41和下接觸件42可以具有與第一實(shí)施例的上接觸件41和下接觸件42相同的特性并且由與第一實(shí)施例的上接觸件41和下接觸件42相同的材料構(gòu)成。圖74示出完成的半導(dǎo)體裝置7，圖75示出其分解圖。
[0116]盡管上接觸板41和/或下接觸件42可選地可以具有上接觸平臺(tái)411或下接觸平臺(tái)421，如前面所描述的那樣。不過(guò)，在接觸件41和42中可以舍棄這種接觸平臺(tái)411或421，接觸件41、42不必分別接觸多個(gè)獨(dú)立的補(bǔ)償小板21或22，而是分別僅接觸補(bǔ)償板21或22。例如，上接觸件41和/或下接觸件42分別可以被構(gòu)造為平坦的金屬板，這簡(jiǎn)化制造。
[0117]為了在具有用于接通和/或關(guān)斷的相同開(kāi)關(guān)閾值的半導(dǎo)體I的情況下實(shí)現(xiàn)同時(shí)的接通或關(guān)斷，可以規(guī)定:導(dǎo)體結(jié)構(gòu)77在其連接部位77與半導(dǎo)體芯片I中的每一個(gè)的控制電極13之間具有的歐姆電阻相等。在導(dǎo)體結(jié)構(gòu)72的材料均質(zhì)或材料結(jié)構(gòu)均勻的情況下，這在本發(fā)明的所有擴(kuò)展方案和實(shí)施例中最簡(jiǎn)單地可以通過(guò)如下方式實(shí)現(xiàn):導(dǎo)體結(jié)構(gòu)72在其連接部位77與控制電極13之間分別具有的線路長(zhǎng)度等長(zhǎng)。關(guān)于此的實(shí)例在圖78中被示出。連接部位77在此通過(guò)導(dǎo)體結(jié)構(gòu)72的如下部位給定，在該部位上導(dǎo)體結(jié)構(gòu)72連接到連接件78 (只要存在)上或連接到連接電極75或控制線路9上。
[0118]圖76、77和79還示出另一擴(kuò)展變型方案，根據(jù)該擴(kuò)展變型方案，控制電極互連結(jié)構(gòu)70還可以具有嵌入填料4中的一個(gè)或多個(gè)無(wú)源器件76。無(wú)源器件76例如可以是歐姆電阻，但也可以是任意的其它的無(wú)源器件、譬如電容器或電感。一個(gè)或多個(gè)集成的柵極電阻76的實(shí)例在圖76、77和79中被示出。這樣的柵極電阻76可以分別僅連接在正好一個(gè)控制電極13之前，或者也可以替代地連接在多個(gè)或所有控制電極13之前。這樣的柵極電阻76例如可以具有至少2歐姆的歐姆電阻。
[0119]如在圖76中所示，無(wú)源器件76可以例如以SMT技術(shù)(表面安裝技術(shù))或以厚層技術(shù)被安裝在控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72上。然而，同樣可能的是，無(wú)源器件76為控制電極互連結(jié)構(gòu)70的導(dǎo)體結(jié)構(gòu)72的組成部分，這在圖77和79中被示出。在所示的實(shí)例中分別涉及歐姆電阻76，這些歐姆電阻通過(guò)導(dǎo)體結(jié)構(gòu)72的局部橫截面變窄來(lái)形成。電阻76要么在每個(gè)半導(dǎo)體芯片I之前要么在多個(gè)彼此并聯(lián)連接的半導(dǎo)體芯片I之前。例如，兩個(gè)、三個(gè)或四個(gè)并聯(lián)連接的半導(dǎo)體芯片I的控制電極13可以通過(guò)共同的柵極電阻76連接到共同的連接部位77上。
[0120]借助圖9至13在前面闡述了一種方法，利用該方法可以將多個(gè)半導(dǎo)體芯片I嵌入共同的填料4中。對(duì)此替代的方法現(xiàn)在借助圖80和81來(lái)闡述。
[0121]首先，如已經(jīng)描述的那樣，提供一種裝置，其中半導(dǎo)體芯片I并排地被布置在共同的載體300上，如這作為結(jié)果示例性地在圖4中所示的。此外，沖具310被置于半導(dǎo)體芯片I之上，使得半導(dǎo)體芯片I被布置在載體300和沖具310的彼此平行的表面區(qū)段之間。此夕卜，分離膜351被置于沖具310與半導(dǎo)體芯片I之間。在保持該裝置的情況下，然后如在圖80中所示，填料4在使用注射設(shè)備350的情況下被注射到分離膜351與載體300之間，使得至少位于分別相鄰的半導(dǎo)體芯片I之間的間隙以填料4填充。通過(guò)分離膜351保護(hù)沖具310以免與填料4接觸。
[0122]圖81示出在注射過(guò)程結(jié)束之后并且在去除注射設(shè)備350時(shí)的裝置。在填料4硬化之后，然后可以將沖具310、分離膜351和載體300從具有半導(dǎo)體裝置2和硬化的填料4的復(fù)合體去除。
[0123]借助到目前為止所闡述的實(shí)例示出了，半導(dǎo)體裝置7的多個(gè)或所有半導(dǎo)體芯片I可以相同。但本發(fā)明也可以被用于在半導(dǎo)體裝置7中使用不同的和/或在空間上不同地被定向的半導(dǎo)體芯片I并且將這些半導(dǎo)體芯片通過(guò)填料4以材料決定的方式彼此連接。兩個(gè)不同的半導(dǎo)體芯片I作為實(shí)例被列舉，所述半導(dǎo)體芯片的半導(dǎo)體本體10具有不同的厚度。半導(dǎo)體芯片I的不同厚度可以有利地通過(guò)使用不同厚度的上補(bǔ)償小板21和/或下補(bǔ)償小板22來(lái)補(bǔ)償。一個(gè)半導(dǎo)體芯片I例如是可控的半導(dǎo)體器件，例如MOSFET或IGBT，另一半導(dǎo)體芯片I是二極管。在具有上接觸板41和下接觸板42的完成的半導(dǎo)體裝置7中，二極管例如可以被構(gòu)造為空轉(zhuǎn)二極管，其電連接在可控的半導(dǎo)體器件的上主電極11與下主電極12之間。半導(dǎo)體裝置7的剩余復(fù)合體6具有平坦的上側(cè)6t并且與該上側(cè)平行的平坦的下側(cè)6b ο
[0124]此外，不同半導(dǎo)體芯片I的半導(dǎo)體本體10的(在垂直方向V上)不同的厚度也可以通過(guò)上連接層31和/或通過(guò)下連接層31來(lái)補(bǔ)償，使得半導(dǎo)體裝置7的剩余復(fù)合體6具有彼此相對(duì)的平面平行的上側(cè)6t和下側(cè)6b。
[0125]在到目前為止所闡述的實(shí)施例中，剩余復(fù)合體6的上側(cè)6t和下側(cè)6b分別平面平行。倘使這些剩余復(fù)合體6分別具有彼此獨(dú)立的上補(bǔ)償小板21和/或下補(bǔ)償小板22，所屬的上接觸板41或下接觸板42就配備有接觸平臺(tái)411或421，這些接觸平臺(tái)中的每一個(gè)被用于接觸其它上補(bǔ)償小板21或下補(bǔ)償小板22。
[0126]以下現(xiàn)在闡述，如在如下半導(dǎo)體裝置7中那樣，該半導(dǎo)體裝置的安裝在接觸板41與42之間的剩余復(fù)合體6具有多個(gè)彼此獨(dú)立的上補(bǔ)償小板21和/或多個(gè)彼此獨(dú)立的下補(bǔ)償小板22，仍然可以實(shí)現(xiàn)簡(jiǎn)單地構(gòu)型的上或下接觸板41或42的使用。簡(jiǎn)單地構(gòu)型的接觸板41或42意指如下接觸板，這些接觸板不具有接觸平臺(tái)411或421，而是這些接觸板具有可較簡(jiǎn)單地制造的結(jié)構(gòu)、譬如分別平坦的表面區(qū)段，該表面區(qū)段為平坦的電接觸面，所述電接觸面接觸所有上或下補(bǔ)償小板21或22。
[0127]起點(diǎn)是半導(dǎo)體裝置7，其剩余復(fù)合體6具有平坦的并且彼此平行的上側(cè)6t和6b。只要該剩余復(fù)合體6具有多個(gè)彼此隔開(kāi)的上補(bǔ)償小板21，上側(cè)6t的一部分就通過(guò)填料4形成。為了實(shí)現(xiàn)上補(bǔ)償小板21從填料4突出并且因此可以通過(guò)上接觸板41的平坦的接觸面被接觸，填料4可以相對(duì)于剩余復(fù)合體6的原始上側(cè)6t下降。
[0128]相應(yīng)內(nèi)容也適用于如下情況:半導(dǎo)體裝置7的剩余復(fù)合體6具有多個(gè)彼此隔開(kāi)的下補(bǔ)償小板22。于是，也就是說(shuō)，下側(cè)6t的一部分通過(guò)填料4形成。為了實(shí)現(xiàn)下補(bǔ)償小板22從填料4突出并且因此可以通過(guò)下接觸板42的平坦的接觸面被接觸，填料4可以相對(duì)于剩余復(fù)合體6的原始下側(cè)6b下降。
[0129]原則上，也存在以下可能性，即，使填料4僅在剩余復(fù)合體6的上側(cè)6t上或僅在剩余復(fù)合體6的下側(cè)6b上下降并且僅在那里使用具有針對(duì)有關(guān)的補(bǔ)償小板21或22的平坦的接觸面的上或下接觸板41或42，而其它下或上接觸板42或41配備有接觸平臺(tái)421或411。
[0130]根據(jù)本發(fā)明的半導(dǎo)體裝置7現(xiàn)在可以如示例性地在圖82中所示的那樣被插入在導(dǎo)電上壓力件81和導(dǎo)電的下壓力件82之間，使得在上壓力件81與上接觸板41之間以及在下壓力件82與下接觸板42之間分別存在電壓力接觸連接。具有半導(dǎo)體裝置7、上壓力件81和下壓力件82的完成的壓力接觸裝置8然后可以被電互連。例如，壓力接觸裝置8可以與歐姆負(fù)載和/或電感負(fù)載500串聯(lián)連接在正供電電位V+與負(fù)供電電位V-之間。
[0131]此外，也可以將多個(gè)、在此僅示例性地九個(gè)、獨(dú)立的并排的剩余復(fù)合體6組合成更大的單元60，使得這些剩余復(fù)合體可以被布置在共同的上接觸板41和下接觸板42之間，并且由這些接觸板41、42分別被電接觸。
[0132]這些剩余復(fù)合體6中的每一個(gè)例如可以具有按兩行和兩列布置的四個(gè)半導(dǎo)體芯片10、按三行和三列布置的九個(gè)半導(dǎo)體芯片10、或如所示的那樣按三行和三列布置的九個(gè)半導(dǎo)體芯片。
[0133]在本發(fā)明的所有擴(kuò)展方案中，控制電極互連結(jié)構(gòu)70可以嵌入填料4中。在此，控制電極互連結(jié)構(gòu)70的背離半導(dǎo)體本體100的側(cè)可以完全或至少逐區(qū)段地被填料4的一部分遮蓋。
[0134]原則上，在本發(fā)明的意義上的半導(dǎo)體裝置中，任意數(shù)目的彼此分離的半導(dǎo)體本體100可以通過(guò)填料4固定地彼此連接。該數(shù)目例如可以為至少9個(gè)、至少25個(gè)或至少36個(gè)。
[0135]應(yīng)指出的是，所闡述的實(shí)施例的特征和方法步驟可以被相互組合，只要未言及其它。
【權(quán)利要求】
1.一種半導(dǎo)體裝置(7)，包括: 上接觸板(41)和下接觸板(42)； 多個(gè)芯片組件(2)，所述芯片組件中的每一個(gè)具有: -半導(dǎo)體芯片(1)，該半導(dǎo)體芯片具有半導(dǎo)體本體(10)，其中所述半導(dǎo)體本體(10)具有上側(cè)和與所述上側(cè)對(duì)置的下側(cè)，并且其中所述上側(cè)在垂直方向(V)上與所述下側(cè)隔開(kāi)； -布置在所述上側(cè)上的單獨(dú)的上主電極(11);以及 -布置在所述上側(cè)上的單獨(dú)的控制電極(13); 其中所述芯片組件(2)要么分別具有獨(dú)立的下主電極(12)，所述獨(dú)立的下主電極被布置在有關(guān)的芯片組件(2)的半導(dǎo)體芯片(100)的下側(cè)上，要么具有共同的下主電極(92)，所述共同的下主電極在所述芯片組件(2)中的每一個(gè)中被布置在該芯片組件(2)的半導(dǎo)體本體(100)的下側(cè)上； 其中在所述芯片組件(2)中的每一個(gè)中，借助該芯片組件的控制電極(13)能夠控制在單獨(dú)的上主電極(11)與單獨(dú)的或共同的下主電極(12，92)之間的電流； 介電填料(4)，通過(guò)所述介電填料將所述芯片組件(2)以材料決定的方式彼此連接成固定復(fù)合體(6)； 控制電極互連結(jié)構(gòu)(70 )，所述控制電極互連結(jié)構(gòu)被嵌入到所述固定的復(fù)合體(6 )中并且所述控制電極互連結(jié)構(gòu)將所述芯片組件(2 )的控制電極(13 )彼此導(dǎo)電連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中 (a)所述芯片組件(2)中的每一個(gè)都具有導(dǎo)電的上補(bǔ)償小板(22)，所述上補(bǔ)償小板被布置在所述上主電極(11)的背離所述半導(dǎo)體本體(10)的側(cè)上，并且借助上連接層(31)與所述上主電極(11)以材料決定的方式且導(dǎo)電地連接；或 (b)所述芯片組件(2)具有共同的導(dǎo)電的上補(bǔ)償板(21)，所述上補(bǔ)償板在所述芯片組件(2)中的每一個(gè)中被布置在所述上主電極(11)的背離所述半導(dǎo)體本體(10)的側(cè)上并且借助上連接層(31)與所述上主電極(11)以材料決定的方式且導(dǎo)電地連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中所述上連接層(31)被構(gòu)造為焊料層、或粘接層或具有燒結(jié)的金屬粉末的層。
4.根據(jù)權(quán)利要求2或3之一所述的半導(dǎo)體裝置，其中 在情況(a)中，所述上補(bǔ)償小板(21)分別具有小于llppm/K或小于7ppm/K的線性熱膨脹系數(shù)；或 在情況(b)中，所述上補(bǔ)償板(21)具有小于llppm/K或小于7ppm/K的線性熱膨脹系數(shù)。
5.根據(jù)權(quán)利要求2至4之一所述的半導(dǎo)體裝置，其中 在情況(a)中，所述上補(bǔ)償小板(21)在垂直方向(V)上分別具有至少0.4 mm、至少0.9mm或至少1.4 _的厚度(d21);或 在情況(b)中，所述上補(bǔ)償板(21)在垂直方向(V)上具有至少0.4 mm、至少0.9 mm或至少1.4 _的厚度(d21)。
6.根據(jù)權(quán)利要求2至5之一所述的半導(dǎo)體裝置，其中所述上接觸板(41)在其朝向所述下接觸板(42)的側(cè)上具有平坦的表面區(qū)段，所述表面區(qū)段 在情況(a)中電接觸所述芯片組件(2)中的每一個(gè)的上補(bǔ)償小板(21)的背離半導(dǎo)體本體(10)的側(cè)；或 在情況(b)中電接觸所述上補(bǔ)償板(21)的背離半導(dǎo)體本體(10)的側(cè)。
7.根據(jù)權(quán)利要求2至5之一所述的半導(dǎo)體裝置，其中所述上接觸板(41)在其朝向所述下接觸板(42)的側(cè)上 在情況(a)中針對(duì)所述芯片組件(2)中的每一個(gè)具有上接觸平臺(tái)(411)，所述上接觸平臺(tái)電接觸所述芯片組件(2)中的每一個(gè)的上補(bǔ)償小板(21)的背離半導(dǎo)體本體(10)的側(cè)；或者 在情況(b)中針對(duì)所述芯片組件(2)中的每一個(gè)具有上接觸平臺(tái)(411)，所述上接觸平臺(tái)電接觸所述上補(bǔ)償板(21)的背離半導(dǎo)體本體(10)的側(cè)。
8.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，其中 (c)所述芯片組件(2)中的每一個(gè)具有導(dǎo)電的下補(bǔ)償小板(22)，所述下補(bǔ)償小板被布置在所述下主電極(12，92)的背離所述半導(dǎo)體本體(10)的側(cè)上并且借助下連接層(32)與所述下主電極(12，92)以材料決定的方式且導(dǎo)電地連接；或 (d)所述芯片組件(2)具有共同的導(dǎo)電的下補(bǔ)償板(22)，所述下補(bǔ)償板在所述芯片組件(2)中的每一個(gè)中被布置在所述下主電極(12，92)的背離所述半導(dǎo)體本體(10)的側(cè)上并且借助下連接層(32)與所述下主電極(12，92)以材料決定的方式且導(dǎo)電地連接。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中所述下連接層(32)被構(gòu)造為焊料層、或粘接層或具有燒結(jié)的金屬粉末的層。
10.根據(jù)權(quán)利要求8或9之一所述的半導(dǎo)體裝置，其中 在情況(c)中，所述下補(bǔ)償小板(22)分別具有小于llppm/K或小于7ppm/K的線性熱膨脹系數(shù)；或 在情況(d)中，所述下補(bǔ)償板(22)具有小于llppm/K或小于7ppm/K的線性熱膨脹系數(shù)。
11.根據(jù)權(quán)利要求8至10之一所述的半導(dǎo)體裝置，其中 在情況(c)中，所述下補(bǔ)償小板(22)在垂直方向(V)上分別具有至少0.4mm、至少0.9mm或至少1.4mm的厚度(d22);或 在情況(d)中，所述下補(bǔ)償板(22)在垂直方向(V)上具有至少0.4 mm、至少0.9 mm或至少1.4 _的厚度(d22)。
12.根據(jù)權(quán)利要求8至11之一所述的半導(dǎo)體裝置，其中所述下接觸板(42)在其朝向所述上接觸板(41)的側(cè)上具有平坦的表面區(qū)段，所述表面區(qū)段 在情況(c)中電接觸所述芯片組件(2)中的每一個(gè)的下補(bǔ)償小板(22)的背離半導(dǎo)體本體(10)的側(cè)；或 在情況(d)中電接觸所述下補(bǔ)償小板(22)的背離半導(dǎo)體本體(10)的側(cè)。
13.根據(jù)權(quán)利要求8至11之一所述的半導(dǎo)體裝置，其中所述下接觸板(42)在其朝向所述上接觸板(41)的側(cè)上 在情況(c)中針對(duì)所述芯片組件(2)中的每一個(gè)具有下接觸平臺(tái)(421)，所述下接觸平臺(tái)電接觸所述芯片組件(2)中的每一個(gè)的下補(bǔ)償小板(22)的背離半導(dǎo)體本體(10)的側(cè)；或者 在情況(d)中針對(duì)所述芯片組件(2)中的每一個(gè)具有下接觸平臺(tái)(421)，所述下接觸平臺(tái)電接觸所述下補(bǔ)償板(22)的背離半導(dǎo)體本體(10)的側(cè)。
14.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，該半導(dǎo)體裝置具有介電的間隔環(huán)(50)，所述間隔環(huán)被布置在所述上接觸板(41)與所述下接觸板(42)之間并且包圍所述芯片組件(2)。
15.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置具有導(dǎo)電的連接件(78)，該連接件 被嵌入填料(4)中； 通過(guò)所述控制電極互連結(jié)構(gòu)(70)與所述控制電極(13)導(dǎo)電地連接； 由連接電極(75 )被電接觸,所述連接電極被弓I導(dǎo)穿過(guò)構(gòu)造在所述填料(4 )中的穿通部(44)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中所述穿通部(44)從所述固定的復(fù)合體(6)的側(cè)邊緣(6r)出發(fā)在與垂直方向(V)垂直的方向上進(jìn)入所述填料(4)延伸直至所述連接件(78)。
17.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，其中所述控制電極互連結(jié)構(gòu)(70)被構(gòu)造為印刷電路板或結(jié)構(gòu)化的金屬化層(72)。
18.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，其中所述芯片組件(2)中的直接相鄰的芯片組件的半導(dǎo)體本體(10)具有至少300 μ m的間隔。
19.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，其中所述控制電極互連結(jié)構(gòu)(70)具有一致地沉積的導(dǎo)體結(jié)構(gòu)(72 )。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其中所述一致地沉積的導(dǎo)體結(jié)構(gòu)(72)具有在從30μπι到70 μ m的范圍內(nèi)的厚度。
21.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置，其中所述控制電極互連結(jié)構(gòu)(70)包含至少一個(gè)無(wú)源器件(78 )，所述無(wú)源器件被嵌入所述填料(4 )中，并且所述無(wú)源器件 被布置在所述控制電極互連結(jié)構(gòu)(70)的導(dǎo)體結(jié)構(gòu)(72)上；和/或 是所述控制電極互連結(jié)構(gòu)(70)的導(dǎo)體結(jié)構(gòu)(72)的組成部分。
22.一種用于制造半導(dǎo)體組件(7)的方法，具有如下步驟: 提供載體(300)； 提供介電的填料(4)； 提供多個(gè)芯片組件(2)，所述芯片組件中的每一個(gè)具有:-半導(dǎo)體芯片(1)，該半導(dǎo)體芯片具有半導(dǎo)體本體(10)，其中所述半導(dǎo)體本體(10)具有上側(cè)和與所述上側(cè)對(duì)置的下側(cè)，并且其中所述上側(cè)在垂直方向(V)上與所述下側(cè)隔開(kāi)； -布置在所述上側(cè)上的單獨(dú)的上主電極(11);以及 -布置在所述上側(cè)上的單獨(dú)的控制電極(13); 將所述芯片組件(2)并排地布置在所述載體(300)上； 將所述控制電極(13)借助控制電極互連結(jié)構(gòu)(70)電連接； 將布置在所述載體(300)上的芯片組件(2)和將所述控制電極(13)電連接的控制電極互連結(jié)構(gòu)(70)嵌入所述填料(4)中，并且隨后將所述填料(4)硬化，使得所述芯片組件(2)彼此之間以及所述控制電極互連結(jié)構(gòu)(70)與所述芯片組件(2)通過(guò)所述填料(4)固定地彼此連接，并且所述芯片組件(2)與所述控制電極互連結(jié)構(gòu)(70)和所述填料(4) 一起形成固定的復(fù)合體(5), 其中要么所提供的芯片組件(2)中的每一個(gè)具有單獨(dú)的下主電極(12)，所述下主電極被布置在有關(guān)的芯片組件(2)的半導(dǎo)體本體(100)的下側(cè)上，或者其中在所述固定的復(fù)合體(6)上布置所述芯片組件(2)共同的下主電極(92)，所述下主電極在所述芯片組件(2)中的每一個(gè)中被布置在該芯片組件(2)的半導(dǎo)體本體(100)的下側(cè)上；以及 其中在所述芯片組件(2)中的每一個(gè)中，借助該芯片組件的控制電極(13)能夠控制在單獨(dú)的上主電極(11)與單獨(dú)的或共同的下主電極(12，92)之間的電流。
23.根據(jù)權(quán)利要求22所述的方法，其中所述控制電極互連結(jié)構(gòu)(70)通過(guò)所述連接電極(75)被電接觸,所述連接電極被弓I導(dǎo)穿過(guò)構(gòu)造在所述填料(4)中的穿通部(44)。
24.根據(jù)權(quán)利要求23所述的方法，其中首先在硬化的填料(4)中產(chǎn)生所述穿通部(44)并且此后將所述連接電極(75)引入到所述穿通部(44)中并且由此與所述控制電極互連結(jié)構(gòu)(70)導(dǎo)電連接。
25.根據(jù)權(quán)利要求24所述的方法，其中首先在硬化的填料(4)中產(chǎn)生所述穿通部(44)，使得所述穿通部從所述固定的復(fù)合體的側(cè)邊緣(6r)出發(fā)在與垂直方向(V)垂直的方向上延伸進(jìn)入所述填料(4)中。
26.根據(jù)權(quán)利要求24或25所述的方法，其中所述連接電極(75)在其被引入到所述穿通部(44)中時(shí)接觸導(dǎo)電的連接件(78)，所述連接件 被嵌入所述填料(4)中； 通過(guò)所述控制電極互連結(jié)構(gòu)(70)與所述控制電極(13)導(dǎo)電地連接。
27.根據(jù)權(quán)利要求22至26之一所述的方法，其中所述控制電極互連結(jié)構(gòu)(70) 被構(gòu)造為預(yù)制的印刷電路板；或 被構(gòu)造為預(yù)制的導(dǎo)電的沖壓格柵；或 通過(guò)一致地沉積導(dǎo)電材料來(lái)產(chǎn)生。
28.一種用于制造半導(dǎo)體裝置(7)的方法，該半導(dǎo)體裝置根據(jù)權(quán)利要求1至21之一來(lái)構(gòu)造，其中該方法包括: 按照根據(jù)權(quán)利要求22至27之一所述的方法制造半導(dǎo)體組件(6)； 提供上接觸板(41)和下接觸板(42)； 將所述半導(dǎo)體組件(6)布置在所述上接觸板(41)與所述下接觸板(42)之間，使得在所述芯片組件(2)中的每一個(gè)中 -所述上主電極(11)與所述上接觸板(41)導(dǎo)電地連接； -所述下主電極(12，92 )與所述下接觸板(42 )導(dǎo)電地連接。
29.一種用于運(yùn)行半導(dǎo)體裝置(7)的方法，具有如下步驟: 提供半導(dǎo)體裝置，該半導(dǎo)體裝置根據(jù)權(quán)利要求1至21之一來(lái)構(gòu)造和/或按照根據(jù)權(quán)利要求28所述的方法來(lái)制造； 提供導(dǎo)電的上壓力接觸件(81)和導(dǎo)電的下壓力接觸件(82)； 將所述半導(dǎo)體裝置(7 )插入在所述上壓力接觸件(81)與所述下壓力接觸件(82 )之間，使得在所述上壓力接觸件和所述上接觸板(41)之間存在單純的壓力接觸，并且在所述下壓力接觸件(82)與所述下接觸板(42)之間存在單純的壓力接觸；以及 將所述上壓力接觸件(81)和所述下壓力接觸件(82)連接到電壓源上，使得不同的電 位(V+，V-)施加在所述上壓力接觸件(81)和所述下壓力接觸件(82)上。
【文檔編號(hào)】H01L23/10GK104425413SQ201410450708
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2014年9月5日 優(yōu)先權(quán)日:2013年9月5日
【發(fā)明者】G.比爾, I.埃舍爾-珀佩爾, J.赫格爾, O.霍爾費(fèi)爾德, P.坎沙特 申請(qǐng)人:英飛凌科技股份有限公司