一種薄膜晶體管及其制備方法、顯示基板和顯示設(shè)備的制作方法
【專利摘要】本發(fā)明公開了一種薄膜晶體管，包括：基板、有源層、第一刻蝕阻擋層、第二刻蝕阻擋層、源電極和漏電極，其中：有源層設(shè)于基板的上方；第一刻蝕阻擋層設(shè)于有源層的上方；第二刻蝕阻擋層設(shè)于第一刻蝕阻擋層的上方；源電極和漏電極設(shè)于第二刻蝕阻擋層的上方，利用第一刻蝕阻擋層和第二刻蝕阻擋層中的過孔，所述源電極和漏電極彼此通過有源層連接；處于溝道位置處的第一刻蝕阻擋層的長(zhǎng)度小于第二刻蝕阻擋層的長(zhǎng)度。本發(fā)明同時(shí)還公開了一種薄膜晶體管的制備方法、陣列基板和顯示設(shè)備。本發(fā)明薄膜晶體管的溝道長(zhǎng)度小于現(xiàn)有薄膜晶體管的溝道長(zhǎng)度，從而減小了薄膜晶體管的尺寸和能耗，提高了液晶面板的開口率，提高了薄膜晶體管的開啟電流，進(jìn)一步提高了薄膜晶體管的整體性能。
【專利說明】一種薄膜晶體管及其制備方法、顯示基板和顯示設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示領(lǐng)域,尤其是一種薄膜晶體管(Thin Film Transistor,TFT)及其制備方法、顯示基板和顯示設(shè)備。

【背景技術(shù)】
[0002]有機(jī)發(fā)光二極管(Organic Light-Emitting D1de,0LED)顯示器由于可以做得更輕更薄，可視角度更大，無輻射，并且能夠顯著節(jié)省電能，從而在當(dāng)前的平板顯示設(shè)備市場(chǎng)占據(jù)了主導(dǎo)地位，被認(rèn)為是最可能的下一代新型平面顯示器。有源矩陣OLED為每一個(gè)像素配備了用于控制該像素的薄膜晶體管作為開關(guān)，所述薄膜晶體管通常包括柵極、源極和漏極以及柵絕緣層和有源層。
[0003]氧化物(Oxide)，如銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)等和非晶硅均可作為薄膜晶體管的有源層材料，與非晶硅薄膜晶體管相比，氧化物薄膜晶體管的載流子濃度是非晶硅薄膜晶體管的十倍左右，載流子遷移率是非晶硅薄膜晶體管的20-30倍，因此，氧化物薄膜晶體管可以大大地提高薄膜晶體管對(duì)于像素電極的充放電速率，提高像素的響應(yīng)速度，進(jìn)而實(shí)現(xiàn)更快的刷新率。氧化物薄膜晶體管能夠滿足需要快速響應(yīng)和較大電流的應(yīng)用場(chǎng)合，如高頻、高分辨率、大尺寸的顯示器以及有機(jī)發(fā)光顯示器等，因此，氧化物薄膜晶體管成為用于新一代IXD，OLED顯示設(shè)備的半導(dǎo)體組件。
[0004]圖1A為現(xiàn)有技術(shù)中刻蝕阻擋型氧化物薄膜晶體管的結(jié)構(gòu)示意圖，圖1B為圖1A所示氧化物薄膜晶體管沿A-A’的截面圖，如圖1A和圖1B所示，圖1B中，11為基板，12為柵極，13為柵極絕緣層，14為有源層，15為刻蝕阻擋層，16為源漏電極，現(xiàn)有的氧化物薄膜晶體管中，由于氧化物半導(dǎo)體層多為非晶半導(dǎo)體氧化物，因此，其與源漏(SD)金屬層的歐姆接觸存在問題，從而容易導(dǎo)致薄膜晶體管的穩(wěn)定性不良。另外，薄膜晶體管的溝道長(zhǎng)度會(huì)影響薄膜晶體管的開啟電流，溝道長(zhǎng)度越小薄膜晶體管的開啟電流就越大，然而現(xiàn)有的刻蝕阻擋型氧化物薄膜晶體管中，由于刻蝕阻擋層的存在，使得現(xiàn)有氧化物薄膜晶體管的溝道長(zhǎng)度較大，開啟電流較小，嚴(yán)重降低了薄膜晶體管的性能，不利于高性能顯示設(shè)備的開發(fā)。


【發(fā)明內(nèi)容】

[0005]為了解決上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出一種薄膜晶體管及其制備方法、顯示基板和顯示設(shè)備。
[0006]根據(jù)本發(fā)明的一方面，提出一種薄膜晶體管，包括:基板、有源層、第一刻蝕阻擋層、第二刻蝕阻擋層、源電極和漏電極，其中:
[0007]所述有源層設(shè)置于所述基板的上方；
[0008]所述第一刻蝕阻擋層設(shè)置于所述有源層的上方；
[0009]所述第二刻蝕阻擋層設(shè)置于所述第一刻蝕阻擋層的上方；
[0010]所述源電極和漏電極設(shè)置于所述第二刻蝕阻擋層的上方，利用所述第一刻蝕阻擋層和第二刻蝕阻擋層中的過孔，所述源電極和漏電極彼此通過所述有源層連接；
[0011]其中，處于溝道位置處的第一刻蝕阻擋層的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層的長(zhǎng)度。
[0012]其中，所述第一刻蝕阻擋層的刻蝕速率高于第二刻蝕阻擋層的刻蝕速率。
[0013]其中，所述第一刻蝕阻擋層與第二刻蝕阻擋層均采用氧化硅制作；或者所述第一刻蝕阻擋層采用氮化硅制作，而第二刻蝕阻擋層采用氧化硅制作。
[0014]其中，還包括鈍化層，所述鈍化層設(shè)置于所述源電極和漏電極的上方。
[0015]其中，所述有源層為金屬氧化物半導(dǎo)體材料。
[0016]根據(jù)本發(fā)明的另一方面，還提出一種陣列基板，包括如上所述的薄膜晶體管。
[0017]根據(jù)本發(fā)明的另一方面，還提出一種顯示設(shè)備，包括如上所述的陣列基板。
[0018]根據(jù)本發(fā)明的再一方面，還提出一種薄膜晶體管的制備方法，該制備方法包括以下步驟:
[0019]在基板上形成半導(dǎo)體層，并進(jìn)行圖形化，得到有源層；
[0020]在所述有源層上形成第一刻蝕阻擋材料層；
[0021]在所述第一刻蝕阻擋材料層上形成第二刻蝕阻擋材料層，進(jìn)行圖形化，得到第一刻蝕阻擋層和第二刻蝕阻擋層，其中，處于溝道位置處的第一刻蝕阻擋層的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層的長(zhǎng)度；
[0022]在所述第二刻蝕阻擋層上形成電極材料層，并進(jìn)行圖形化，得到源電極和漏電極，利用所述第一刻蝕阻擋層和第二刻蝕阻擋層中的過孔，所述源電極和漏電極彼此通過有源層連接。
[0023]其中，所述第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率。
[0024]其中，所述第一刻蝕阻擋層的沉積速率大于所述第二刻蝕阻擋層的沉積速率，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層均采用氧化硅制作；或者所述第一刻蝕阻擋層采用氮化硅制作，而第二刻蝕阻擋層采用氧化硅制作。
[0025]其中，所述有源層為金屬氧化物半導(dǎo)體材料。
[0026]其中，在形成所述源電極和漏電極后，還包括在所述源電極和漏電極上形成鈍化層的步驟。
[0027]根據(jù)上述技術(shù)方案，本發(fā)明薄膜晶體管中設(shè)置了雙層刻蝕阻擋層，并利用位于下層的第一刻蝕阻擋層較位于上層的第二刻蝕阻擋層的刻蝕速率快的特性，使得刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，進(jìn)而使得第一刻蝕阻擋層與第二刻蝕阻擋層形成了一種倒溝槽結(jié)構(gòu)，縮短了源、漏電極之間載流子的傳輸距離，從而減小了薄膜晶體管的溝道長(zhǎng)度。較小的溝道長(zhǎng)度能夠減小薄膜晶體管的尺寸，提高液晶面板的開口率，減少能耗；并且較小的溝道長(zhǎng)度能夠提高薄膜晶體管的開啟電流，提高充電效率，從而大大地提高薄膜晶體管的整體性能，有利于高分辨率產(chǎn)品的開發(fā)。

【專利附圖】

【附圖說明】
[0028]圖1A為現(xiàn)有技術(shù)中的氧化物薄膜晶體管的結(jié)構(gòu)示意圖；
[0029]圖1B為圖1A所示氧化物薄膜晶體管沿A-A’的截面圖；
[0030]圖2為根據(jù)本發(fā)明一實(shí)施例的薄膜晶體管的結(jié)構(gòu)示意圖；
[0031]圖3為根據(jù)本發(fā)明一實(shí)施例的薄膜晶體管制備工藝流程圖。

【具體實(shí)施方式】
[0032]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
[0033]根據(jù)本發(fā)明的一方面，提出一種薄膜晶體管，如圖2所示，該薄膜晶體管依次包括:基板1、有源層4、第一刻蝕阻擋層5、第二刻蝕阻擋層6、源電極和漏電極，其中:
[0034]所述有源層4設(shè)置于所述基板I的上方；
[0035]所述第一刻蝕阻擋層5設(shè)置于所述有源層4的上方；
[0036]所述第二刻蝕阻擋層6設(shè)置于所述第一刻蝕阻擋層5的上方，所述第一刻蝕阻擋層5和第二刻蝕阻擋層6用于保護(hù)處于源漏電極之間的溝道區(qū)域中的有源層4部分不受顯影液和刻蝕液的侵蝕影響；
[0037]所述源電極和漏電極設(shè)置于所述第二刻蝕阻擋層6的上方，通過所述有源層4連接，其中，利用所述第一刻蝕阻擋層5和第二刻蝕阻擋層6中的過孔，所述源電極和漏電極彼此通過所述有源層4連接；
[0038]其中，處于溝道位置處的第一刻蝕阻擋層5的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層6的長(zhǎng)度，即第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)，從而減小了源漏電極之間的距離，即所述薄膜晶體管的溝道長(zhǎng)度，縮短了源、漏電極之間載流子的傳輸距離。
[0039]其中，所述第一刻蝕阻擋層和第二刻蝕阻擋層由能夠?qū)︼@影液和刻蝕液起阻擋作用的材料制成，比如硅的氧化物(S1x)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)和硅的氮氧化物(S1N)中的其中一種或多種。硅的氧化物(S1x)等材料對(duì)顯影液和源、漏刻蝕液不敏感，并且具有良好的介電特性以及對(duì)水汽、氧氣的阻擋特性，因此采用上述材料制作刻蝕阻擋層時(shí)，能夠阻擋顯影液和源、漏極刻蝕液對(duì)有源層4造成的不利影響，并且能夠滿足金屬氧化物薄膜晶體管的特性要求。
[0040]需要特別注意的是，本發(fā)明中，所述第一刻蝕阻擋層5的刻蝕速率高于第二刻蝕阻擋層6的刻蝕速率，這樣就使得刻蝕完成之后，刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，即所述第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)。
[0041]在本發(fā)明一實(shí)施例中，所述第一刻蝕阻擋層5與第二刻蝕阻擋層6采用相同的制作材料，比如氧化硅，但是所述第一刻蝕阻擋層5的沉積速率大于第二刻蝕阻擋層6的沉積速率，進(jìn)而使得第一刻蝕阻擋層5的刻蝕速率高于第二刻蝕阻擋層6的刻蝕速率。
[0042]在本發(fā)明另一實(shí)施例中，所述第一刻蝕阻擋層5與第二刻蝕阻擋層6采用不同的制作材料，比如所述第一刻蝕阻擋層5采用相對(duì)易于刻蝕的氮化硅來制作，所述第二刻蝕阻擋層6采用相對(duì)難于刻蝕的氧化硅來制作，這樣也可以使得第一刻蝕阻擋層5的刻蝕速率高于第二刻蝕阻擋層6的刻蝕速率。
[0043]需要說明的是，本發(fā)明對(duì)于第一刻蝕阻擋層5與第二刻蝕阻擋層6的制作材料和形成方法不作特別的限定，能夠使得第一刻蝕阻擋層5的刻蝕速率高于第二刻蝕阻擋層6的刻蝕速率的任何合理的制作材料和形成方法都落入本發(fā)明的保護(hù)范圍內(nèi)。
[0044]可選地，所述基板I的制作材料包括玻璃、硅片、石英、塑料以及硅片等材料，優(yōu)選為玻璃。
[0045]其中，所述有源層4為金屬氧化物半導(dǎo)體材料，優(yōu)選為載流子遷移率較高的氧化物半導(dǎo)體材料，比如氮氧化鋅(ZnON)、銦鎵鋅氧化物(IGZO)、氧化銦鋅(IZO)、銦錫鋅氧化物(ITZO)等氧化物半導(dǎo)體材料。
[0046]其中，所述源電極和漏電極由導(dǎo)電材料制成，優(yōu)選地，所述導(dǎo)電材料為金屬材料，比如鋁、鋅、錫、鏌、鎢、鈦等常用金屬，或者金屬合金材料。
[0047]本發(fā)明對(duì)于源電極和漏電極的具體區(qū)分不作特殊要求，因?yàn)榫唧w哪個(gè)位置的電極是源電極還是漏電極需要根據(jù)其與像素電極的連接關(guān)系來決定，本申請(qǐng)中定義與像素電極連接的是漏電極。
[0048]在本發(fā)明一實(shí)施例中，所述薄膜晶體管還包括鈍化層8，所述鈍化層8設(shè)置于所述源電極和漏電極的上方。
[0049]此外，對(duì)于頂柵結(jié)構(gòu)的薄膜晶體管，所述薄膜晶體管還包括:位于所述源電極和漏電極7之上的柵極絕緣層，以及位于所述柵極絕緣層之上的柵極。
[0050]對(duì)于底柵結(jié)構(gòu)的薄膜晶體管，如圖2所示，所述薄膜晶體管還包括:位于所述有源層4之下的柵極絕緣層3，以及位于所述柵極絕緣層3之下的柵極2。
[0051]根據(jù)上述任一實(shí)施例的薄膜晶體管，由于設(shè)置有雙層刻蝕阻擋層，并利用位于下層的第一刻蝕阻擋層較位于上層的第二刻蝕阻擋層的刻蝕速率快的特性，使得刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，第一刻蝕阻擋層與第二刻蝕阻擋層形成一種倒溝槽結(jié)構(gòu)。在通電的情況下，源漏電極之間的區(qū)域形成溝道，這樣由于第一刻蝕阻擋層與第二刻蝕阻擋層形成一種倒溝槽結(jié)構(gòu)，從而縮短了源、漏電極之間載流子的傳輸距離，進(jìn)而減小了所述薄膜晶體管的溝道長(zhǎng)度，使得根據(jù)本發(fā)明上述技術(shù)方案的薄膜晶體管的溝道長(zhǎng)度D2小于現(xiàn)有技術(shù)的薄膜晶體管的溝道長(zhǎng)度D1，如圖2所示。根據(jù)目前設(shè)備的精度和工藝的限制，所能實(shí)現(xiàn)的薄膜晶體管的溝道長(zhǎng)度D2相對(duì)于現(xiàn)有技術(shù)中的溝道長(zhǎng)度能夠減小1.0um?3.0um0較小的溝道長(zhǎng)度能夠減小薄膜晶體管的尺寸，提高液晶面板的開口率，減少能耗；并且較小的溝道長(zhǎng)度能夠提聞薄I旲晶體管的開啟電流，提聞充電效率，從而大大提高薄膜晶體管的整體性能，有利于高分辨產(chǎn)品的開發(fā)。
[0052]根據(jù)本發(fā)明的另一方面，還提出一種陣列基板，所述陣列基板包括上述任一實(shí)施例所述的薄膜晶體管。
[0053]根據(jù)本發(fā)明的另一方面，還提出一種顯示設(shè)備，所述顯示設(shè)備包括如上所述的陣列基板。
[0054]根據(jù)本發(fā)明的再一方面，還提出一種薄膜晶體管的制備方法，所述制備方法包括以下步驟:
[0055]步驟1，在基板I上形成半導(dǎo)體層，并進(jìn)行圖形化，得到有源層4 ；
[0056]可選地，所述基板I的制作材料包括玻璃、硅片、石英、塑料以及硅片等材料，優(yōu)選為玻璃。
[0057]其中，所述有源層4為金屬氧化物，優(yōu)選為載流子遷移率較高的氧化物半導(dǎo)體材料，比如氮氧化鋅(ZnON)、銦鎵鋅氧化物(IGZO)、氧化銦鋅(IZO)、銦錫鋅氧化物(ITZO)等氧化物半導(dǎo)體材料。
[0058]其中，所述半導(dǎo)體層可采用濺射技術(shù)或等離子體化學(xué)氣相沉積(PECVD)技術(shù)形成，本發(fā)明對(duì)于所述半導(dǎo)體層的形成方式不作特殊限定。
[0059]可選地，通過灰階掩膜曝光工藝來對(duì)半導(dǎo)體層進(jìn)行圖形化，形成有源層4。
[0060]步驟2，在所述有源層4上形成第一刻蝕阻擋材料層；
[0061]步驟3，在所述第一刻蝕阻擋材料層上形成第二刻蝕阻擋材料層，進(jìn)行圖形化，得到第一刻蝕阻擋層5和第二刻蝕阻擋層6，所述第一刻蝕阻擋層5和第二刻蝕阻擋層6用于保護(hù)處于源漏電極之間的溝道區(qū)域中的有源層4部分不受顯影液和刻蝕液的侵蝕影響；
[0062]其中，利用等離子體化學(xué)氣相沉積等常見半導(dǎo)體形成工藝來得到第一刻蝕阻擋材料層和第二刻蝕阻擋材料層。
[0063]其中，利用曝光、顯影、刻蝕等常見的構(gòu)圖工藝來進(jìn)行圖形化。
[0064]圖形化之后，處于溝道位置處的第一刻蝕阻擋層5的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層6的長(zhǎng)度，即第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)，從而減小了源漏電極之間的距離，即所述薄膜晶體管的溝道長(zhǎng)度，縮短了源、漏電極之間載流子的傳輸距離。
[0065]其中，所述第一刻蝕阻擋材料層和第二刻蝕阻擋材料層由能夠?qū)︼@影液和刻蝕液起阻擋作用的材料制成，比如硅的氧化物(S1x)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)和硅的氮氧化物(S1N)中的其中一種或多種。硅的氧化物(S1x)等材料對(duì)顯影液和源、漏刻蝕液不敏感，并且具有良好的介電特性以及對(duì)水汽、氧氣的阻擋特性，因此采用上述材料制作刻蝕阻擋層時(shí)，能夠阻擋顯影液和源、漏極刻蝕液對(duì)有源層4造成的不利影響，并且能夠滿足金屬氧化物薄膜晶體管的特性要求。
[0066]需要特別注意的是，本發(fā)明中，所述第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率，這樣就使得刻蝕完成之后，刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，即所述第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)，如圖3E所示，從而減小了所述薄膜晶體管的溝道長(zhǎng)度。
[0067]在本發(fā)明一實(shí)施例中，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層采用相同的制作材料，比如氧化硅，但是所述第一刻蝕阻擋材料層的沉積速率大于第二刻蝕阻擋材料層的沉積速率，進(jìn)而使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率。
[0068]在本發(fā)明另一實(shí)施例中，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層采用不同的制作材料，比如所述第一刻蝕阻擋材料層采用相對(duì)易于刻蝕的氮化硅來制作，所述第二刻蝕阻擋材料層采用相對(duì)難于刻蝕的氧化硅來制作，這樣也可以使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率。
[0069]需要說明的是，本發(fā)明對(duì)于第一刻蝕阻擋材料層與第二刻蝕阻擋材料層的制作材料和形成方法不作特別的限定，能夠使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率的任何合理的制作材料和形成方法都落入本發(fā)明的保護(hù)范圍內(nèi)。
[0070]步驟4，在所述第二刻蝕阻擋層6上形成電極材料層，并進(jìn)行圖形化，得到源電極和漏電極7，利用所述第一刻蝕阻擋層5和第二刻蝕阻擋層6中的過孔，所述源電極和漏電極7彼此通過所述有源層4連接；
[0071 ] 其中，所述電極材料層由導(dǎo)電材料制成，優(yōu)選地，所述導(dǎo)電材料為金屬材料，比如鋁、鋅、錫、鏌、鎢、鈦等常用金屬，或者金屬合金材料。
[0072]可選地，可通過曝光、顯影、刻蝕等構(gòu)圖工藝來形成所述源電極和漏電極7。
[0073]本發(fā)明對(duì)于源電極和漏電極的具體區(qū)分不作特殊要求，因?yàn)榫唧w哪個(gè)位置的電極是源電極還是漏電極需要根據(jù)其與像素電極的連接關(guān)系來決定，本申請(qǐng)中定義與像素電極連接的是漏電極。
[0074]在本發(fā)明一實(shí)施例中，所述制備方法在形成源電極和漏電極7之后，還包括在所述源電極和漏電極7上形成鈍化層8的步驟。
[0075]此外，在制備頂柵結(jié)構(gòu)的薄膜晶體管時(shí)，還包括在所述源電極和漏電極7上形成柵極絕緣層，以及在所述柵極絕緣層上形成柵極的步驟。
[0076]在制備底柵結(jié)構(gòu)的薄膜晶體管時(shí)，在形成所述有源層4之前，還包括在所述基板I上形成柵極2，以及在形成有所述柵極層2的基板上形成柵極絕緣層3的步驟。
[0077]下面以底柵結(jié)構(gòu)的薄膜晶體管為例更詳細(xì)的說明本發(fā)明的技術(shù)方案，如圖3所示，所述底柵結(jié)構(gòu)的薄膜晶體管的制備方法包括以下步驟:
[0078]步驟1，在基板I上依次形成柵極材料層和柵極絕緣材料層，并進(jìn)行圖形化，得到柵極2和柵極絕緣層3，如圖3A所示；
[0079]可選地，所述基板I的制作材料包括玻璃、硅片、石英、塑料以及硅片等材料，優(yōu)選為玻璃。
[0080]其中，所述柵極2由導(dǎo)電材料制成，比如金屬、半導(dǎo)體材料,優(yōu)選為金屬材料。
[0081]可選地，所述柵極絕緣層3可通過CVD方法來沉積，其制作材料優(yōu)選為絕緣材料，包括二氧化硅、氮化硅、氮氧化硅等，或者以上材料的組合。
[0082]步驟2，在所述柵極絕緣層3上形成半導(dǎo)體層，并進(jìn)行圖形化，得到有源層4，如圖3B所示；
[0083]其中，所述有源層4為金屬氧化物，優(yōu)選為載流子遷移率較高的氧化物半導(dǎo)體材料，比如氮氧化鋅(ZnON)、銦鎵鋅氧化物(IGZO)、氧化銦鋅(IZO)、銦錫鋅氧化物(ITZO)等氧化物半導(dǎo)體材料。
[0084]其中，所述半導(dǎo)體層可采用濺射技術(shù)或等離子體化學(xué)氣相沉積(PECVD)技術(shù)形成，本發(fā)明對(duì)于所述半導(dǎo)體層的形成方式不作特殊限定。
[0085]可選地，通過灰階掩膜曝光工藝來對(duì)半導(dǎo)體層進(jìn)行圖形化，形成有源層4。
[0086]步驟3，在所述有源層4上形成第一刻蝕阻擋材料層，如圖3C所示；
[0087]步驟4，在所述第一刻蝕阻擋材料層上形成第二刻蝕阻擋材料層，如圖3D所示，進(jìn)行圖形化，得到第一刻蝕阻擋層5和第二刻蝕阻擋層6，如圖3E所示，所述第一刻蝕阻擋層5和第二刻蝕阻擋層6用于保護(hù)處于源漏電極之間的溝道區(qū)域中的有源層4部分不受顯影液和刻蝕液的侵蝕影響；
[0088]其中，利用等離子體化學(xué)氣相沉積等常見半導(dǎo)體形成工藝來得到第一刻蝕阻擋材料層和第二刻蝕阻擋材料層。
[0089]其中，利用曝光、顯影、刻蝕等常見的構(gòu)圖工藝來進(jìn)行圖形化。
[0090]圖形化之后，處于溝道位置處的第一刻蝕阻擋層5的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層6的長(zhǎng)度，即第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)，從而減小了源漏電極之間的距離，即所述薄膜晶體管的溝道長(zhǎng)度，縮短了源、漏電極之間載流子的傳輸距離。
[0091]其中，所述第一刻蝕阻擋材料層和第二刻蝕阻擋材料層由能夠?qū)︼@影液和刻蝕液起阻擋作用的材料制成，比如硅的氧化物(S1x)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)和硅的氮氧化物(S1N)中的其中一種或多種。硅的氧化物(S1x)等材料對(duì)顯影液和源、漏刻蝕液不敏感，并且具有良好的介電特性以及對(duì)水汽、氧氣的阻擋特性，因此采用上述材料制作刻蝕阻擋層時(shí)，能夠阻擋顯影液和源、漏極刻蝕液對(duì)有源層4造成的不利影響，并且能夠滿足金屬氧化物薄膜晶體管的特性要求。
[0092]需要特別注意的是，本發(fā)明中，所述第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率，這樣就使得刻蝕完成之后，刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，即所述第一刻蝕阻擋層5和第二刻蝕阻擋層6形成一種倒溝槽結(jié)構(gòu)，如圖3E所示，進(jìn)而減小了所述薄膜晶體管的溝道長(zhǎng)度。
[0093]可采用多種方法實(shí)現(xiàn)第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率，形成倒溝槽結(jié)構(gòu)。
[0094]在本發(fā)明一實(shí)施例中，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層采用相同的制作材料，比如氧化硅，但是所述第一刻蝕阻擋材料層的沉積速率大于第二刻蝕阻擋材料層的沉積速率，進(jìn)而使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率，比如，第一刻蝕阻擋材料層的具體沉積參數(shù)可參考表1，第二刻蝕阻擋材料層的具體沉積參數(shù)可參考表2:
[0095]表I
[0096]
基體溫度(°C)射頻功率間距(mils) 氣壓(mTorr)氣體流量 __(watt)____(seem)_
1508007101500SiH4 85


N202000
____N2 200
[0097]表2
[0098]
基體溫度(°C) 射頻功率間距(mils)氣壓((mTorr)氣體流量 __(W)____(sccm)_
1508007101500SiH4 50



N20 2000
____N2 200
[0099]在本發(fā)明另一實(shí)施例中，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層采用不同的制作材料，比如所述第一刻蝕阻擋材料層采用相對(duì)易于刻蝕的氮化硅來制作，所述第二刻蝕阻擋材料層采用相對(duì)難于刻蝕的氧化硅來制作，這樣也可以使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率。
[0100]需要說明的是，本發(fā)明對(duì)于第一刻蝕阻擋材料層與第二刻蝕阻擋材料層的制作材料和形成方法不作特別的限定，能夠使得第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率的任何合理的制作材料和形成方法都落入本發(fā)明的保護(hù)范圍內(nèi)。
[0101]步驟5，在所述第二刻蝕阻擋層6上形成電極材料層，并進(jìn)行圖形化，得到源電極和漏電極7，如圖3F所示，利用所述第一刻蝕阻擋層5和第二刻蝕阻擋層6中的過孔，所述源電極和漏電極7彼此通過所述有源層4連接；
[0102]其中，所述電極材料層由導(dǎo)電材料制成，優(yōu)選地，所述導(dǎo)電材料為金屬材料，比如鋁、鋅、錫、鏌、鎢、鈦等常用金屬，或者金屬合金材料。
[0103]可選地，可通過曝光、顯影、刻蝕等構(gòu)圖工藝來形成所述源電極和漏電極7。
[0104]本發(fā)明對(duì)于源電極和漏電極的具體區(qū)分不作特殊要求，因?yàn)榫唧w哪個(gè)位置的電極是源電極還是漏電極需要根據(jù)與像素電極的連接關(guān)系來決定，本申請(qǐng)中定義與像素電極連接的是漏電極。
[0105]步驟6，在所述源電極和漏電極7上形成鈍化層8，如圖3G所示。
[0106]根據(jù)上述任一實(shí)施例所描述的制備方法制得的薄膜晶體管，由于設(shè)置有雙層刻蝕阻擋層，并利用位于下層的第一刻蝕阻擋層較位于上層的第二刻蝕阻擋層的刻蝕速率快的特性，使得刻蝕速率快的第一刻蝕阻擋層被刻蝕的部分大于刻蝕速率慢的第二刻蝕阻擋層，第一刻蝕阻擋層與第二刻蝕阻擋層形成一種倒溝槽結(jié)構(gòu)。在通電的情況下，源漏電極之間的區(qū)域形成溝道，這樣由于第一刻蝕阻擋層與第二刻蝕阻擋層形成一種倒溝槽結(jié)構(gòu)，從而縮短了源、漏電極之間載流子的傳輸距離，進(jìn)而減小了所述薄膜晶體管的溝道長(zhǎng)度，使得根據(jù)本發(fā)明上述技術(shù)方案制得的薄膜晶體管的溝道長(zhǎng)度D2小于現(xiàn)有技術(shù)制得的薄膜晶體管的溝道長(zhǎng)度D1。根據(jù)目前設(shè)備的精度和工藝的限制，所能實(shí)現(xiàn)的薄膜晶體管的溝道長(zhǎng)度D2相對(duì)于現(xiàn)有技術(shù)中的溝道長(zhǎng)度能夠減小1.0um?3.0um。較小的溝道長(zhǎng)度能夠減小薄膜晶體管的尺寸，提聞液晶面板的開口率，減少能耗；并且較小的溝道長(zhǎng)度能夠提聞薄I旲晶體管的開啟電流，提高充電效率，從而大大提高薄膜晶體管的整體性能，有利于高分辨產(chǎn)品的開發(fā)。
[0107]以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種薄膜晶體管，其特征在于，包括:基板、有源層、第一刻蝕阻擋層、第二刻蝕阻擋層、源電極和漏電極，其中: 所述有源層設(shè)置于所述基板的上方； 所述第一刻蝕阻擋層設(shè)置于所述有源層的上方； 所述第二刻蝕阻擋層設(shè)置于所述第一刻蝕阻擋層的上方； 所述源電極和漏電極設(shè)置于所述第二刻蝕阻擋層的上方，利用所述第一刻蝕阻擋層和第二刻蝕阻擋層中的過孔，所述源電極和漏電極彼此通過所述有源層連接； 其中，處于溝道位置處的第一刻蝕阻擋層的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層的長(zhǎng)度。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述第一刻蝕阻擋層的刻蝕速率高于第二刻蝕阻擋層的刻蝕速率。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管，其特征在于，所述第一刻蝕阻擋層與第二刻蝕阻擋層均采用氧化硅制作；或者所述第一刻蝕阻擋層采用氮化硅制作，而第二刻蝕阻擋層采用氧化硅制作。
4.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，還包括鈍化層，所述鈍化層設(shè)置于所述源電極和漏電極的上方。
5.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述有源層為金屬氧化物半導(dǎo)體材料。
6.一種陣列基板，其特征在于，包括如權(quán)利要求1-5任一項(xiàng)所述的薄膜晶體管。
7.—種顯示設(shè)備，其特征在于，包括如權(quán)利要求6所述的陣列基板。
8.一種薄膜晶體管的制備方法，其特征在于，該制備方法包括以下步驟: 在基板上形成半導(dǎo)體層，并進(jìn)行圖形化，得到有源層； 在所述有源層上形成第一刻蝕阻擋材料層； 在所述第一刻蝕阻擋材料層上形成第二刻蝕阻擋材料層，進(jìn)行圖形化，得到第一刻蝕阻擋層和第二刻蝕阻擋層，其中，處于溝道位置處的第一刻蝕阻擋層的長(zhǎng)度小于處于溝道位置處的第二刻蝕阻擋層的長(zhǎng)度； 在所述第二刻蝕阻擋層上形成電極材料層，并進(jìn)行圖形化，得到源電極和漏電極，利用所述第一刻蝕阻擋層和第二刻蝕阻擋層中的過孔，所述源電極和漏電極彼此通過有源層連接。
9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述第一刻蝕阻擋材料層的刻蝕速率高于第二刻蝕阻擋材料層的刻蝕速率。
10.根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述第一刻蝕阻擋層的沉積速率大于所述第二刻蝕阻擋層的沉積速率，所述第一刻蝕阻擋材料層與第二刻蝕阻擋材料層均采用氧化硅制作；或者所述第一刻蝕阻擋層采用氮化硅制作，而第二刻蝕阻擋層采用氧化硅制作。
11.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述有源層為金屬氧化物半導(dǎo)體材料。
12.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，在形成所述源電極和漏電極后，還包括在所述源電極和漏電極上形成鈍化層的步驟。
【文檔編號(hào)】H01L21/336GK104167447SQ201410351335
【公開日】2014年11月26日 申請(qǐng)日期:2014年7月22日 優(yōu)先權(quán)日:2014年7月22日
【發(fā)明者】張鋒, 曹占鋒, 姚琪 申請(qǐng)人:京東方科技集團(tuán)股份有限公司