形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法
形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法
【專利摘要】本文涉及形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法，所揭露的一種例示性方法包括：在絕緣材料層中形成凹槽/貫孔；在至少該凹槽/貫孔中形成阻障層；于形成該阻障層之后，進(jìn)行至少一項(xiàng)制程作業(yè)以將錳引進(jìn)該阻障層中并且借此界定含錳阻障層；在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層；在該銅基晶種層之上沉積主體銅基材料以便過量填充(overfill)凹槽/貫孔；以及移除位于該凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
【專利說明】形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法
【技術(shù)領(lǐng)域】
[0001] 一般而言，本揭露關(guān)于精密半導(dǎo)體裝置的制造，具體而言，指在集成電路產(chǎn)物上所 形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的阻障層的各種形成方法。
【背景技術(shù)】
[0002] 如CPU、儲存裝置、ASIC (特殊應(yīng)用集成電路）及諸如此類先進(jìn)集成電路的制造，需 要根據(jù)所指定電路布局在給定芯片區(qū)域上形成如晶體管、電容器、電阻器等大量電路組件。 在使用例如M0S (金屬氧化物半導(dǎo)體）技術(shù)制造復(fù)雜集成電路期間，百萬顆例如N型溝道晶 體管（NFET)及/或P型溝道晶體管（PFET)的晶體管形成于包括有結(jié)晶半導(dǎo)體層在內(nèi)的基 底上。場效晶體管無論所想的是NFET晶體管或PFET晶體管，通常都包括形成于半導(dǎo)體基 底中并且由溝道區(qū)隔開的摻雜源極與漏極區(qū)。柵極絕緣層位于溝道區(qū)上以及導(dǎo)電柵極電極 位于柵極絕緣層上。借由對柵極電極施加適度電壓，溝道區(qū)變?yōu)閷?dǎo)電并且容許電流由源極 區(qū)流至漏極區(qū)。
[0003] 在現(xiàn)代超高密度集成電路中，晶體管的實(shí)體尺寸在過去數(shù)十年已穩(wěn)定減小 (decreased)以增強(qiáng)半導(dǎo)體裝置的效能及電路的整體功能。例如，現(xiàn)代晶體管裝置上的柵極 長度（介于源極與漏極區(qū)之間的距離）數(shù)年來已持續(xù)縮減（reduced)并且預(yù)期在未來進(jìn)一 步小型化（scaling)(尺寸縮減）。晶體管裝置的溝道長度正在（ongoing)并且持續(xù)減小已 改良晶體管的操作速度以及使用此些晶體管所形成的集成電路。然而，隨著進(jìn)行中的特征 尺寸縮?。╯hrinkage)出現(xiàn)了某些問題，其可能部分抵消借由此特征尺寸縮減所得到的好 處。例如，由于溝道長度減小，相鄰晶體管之間的間距同樣減小，借此增加每個單位面積的 晶體管密度。此小型化也限制了用以對晶體管提供電性連接手段所形成的導(dǎo)電接觸組件以 及結(jié)構(gòu)的尺寸，這具有增加導(dǎo)電接觸組件及結(jié)構(gòu)的電阻的效應(yīng)?；旧?，特征尺寸的縮減及 聚積密度（packing density)的增大于裝置層級（level)以及裝置層級上所形成的各個金 屬化層內(nèi)都使現(xiàn)代集成電路裝置上的每件東西更擁擠。
[0004] 一般而言，由于現(xiàn)代集成電路的大量電路組件及所需復(fù)雜布局，故無法在其上制 造有晶體管等電路組件的相同層級內(nèi)建置（establish)個別（individual)電路組件的電 性連接。反而是，現(xiàn)代集成電路產(chǎn)物具有多個所謂的金屬化層層級，其統(tǒng)（collectively) 含產(chǎn)物用的「配線（wiring)」圖案，亦即對晶體管和電路提供電性連接的導(dǎo)電結(jié)構(gòu)，如導(dǎo)電 金屬貫孔和導(dǎo)電金屬線。一般而言，導(dǎo)電金屬線用于提供層級內(nèi)（intra-level)(相同層 級）的電性連接，而層級間（inter-level)(層級之間）的連接則為垂直連接，其亦稱為貫 孔。簡言之，垂直取向的導(dǎo)電貫孔結(jié)構(gòu)在各個堆棧式金屬化層之間提供電性連接。因此，例 如線件和貫孔等此些導(dǎo)電結(jié)構(gòu)的電阻在集成電路產(chǎn)物的總體（overall)設(shè)計(jì)中成為顯著 問題，理由在于這些組件的剖面面積相應(yīng)減小，這對最終產(chǎn)物或電路的有效電阻及總體效 能可具有顯著影響。
[0005] 改良各個金屬化系統(tǒng)的功能及效能能力（performance capability)也已成為設(shè) 計(jì)現(xiàn)代半導(dǎo)體裝置的重要態(tài)樣。此些改良的一個實(shí)施例反應(yīng)在增加集成電路裝置中的銅金 屬化系統(tǒng)的使用以及此些裝置中所謂「低k」（具有電介常數(shù)小于大約3的材料）的使用。銅 金屬化系統(tǒng)相較于例如將鎢用于導(dǎo)電線和貫孔的先前金屬化系統(tǒng)展現(xiàn)出改良型導(dǎo)電性。相 較于其它具有較高電介常數(shù)的電介材料，低k電介材料的使用趨向于借由降低串?dāng)_（cross talk)來改良信號對噪聲比（S/N比）。然而，相較于一些其它先前使用的電介材料，此些低 k電介材料的使用因其趨向于對非期望（undesirable)金屬遷移的抵抗性（resistant)較 低而會有問題。
[0006] 銅屬于難以使用傳統(tǒng)掩膜（masking)及蝕刻技術(shù)予以直接蝕刻的材料。因此，現(xiàn) 代集成電路裝置中例如導(dǎo)電線或貫孔的導(dǎo)電銅結(jié)構(gòu)通常是利用已知的單或雙鑲嵌技術(shù)形 成。一般而言，鑲嵌技術(shù)包括（1)在絕緣材料層中形成凹槽/貫孔，（2)沉積一個或多個較 薄阻障或襯墊層（例如TiN、Ta、TaN)，（3)在阻障層上形成銅晶種層，（4)進(jìn)行主體銅沉積 制程以形成橫越基底并且在凹槽/貫孔中的主體銅材料，以及（5)進(jìn)行至少一道化學(xué)機(jī)械 研磨（CMP)制程以移除各種材料位于凹槽/貫孔外側(cè)的過剩部分以界定最終導(dǎo)電銅結(jié)構(gòu)。 銅材料通常是在借由物理氣相沉積于阻障層上沉積薄導(dǎo)電銅晶種層后借由進(jìn)行電化學(xué)銅 沉積制程予以形成。
[0007] 圖1描述代表性先前技術(shù)導(dǎo)電銅結(jié)構(gòu)10的一個例示性實(shí)施例，例如導(dǎo)電銅線。銅 結(jié)構(gòu)10位于借由進(jìn)行已知光光刻及蝕刻技術(shù)在絕緣材料層11中形成的凹槽14內(nèi)。研磨 終止層12位于絕緣材料層11之上。如上所述，在本實(shí)施例中，第一阻障層16及第二阻障 層18位于凹槽14中。在一個例示性實(shí)施例中，第一阻障層16可為氮化鉭（TaN)層而第二 阻障層18可為鉭（Ta)層。阻障層16、18可使用物理氣相沉積（PVD)制程予以形成。阻障 層16、18的厚度可取決于特定應(yīng)用而變，例如0. 5至3奈米（nm)。也在圖1中所示的是一 個例示性銅基晶種層20。在較新的裝置產(chǎn)生中，銅基晶種層20通常是銅合金，例如銅鋁或 銅錳。銅晶種層20的厚度可取決于特定應(yīng)用而變，例如40至50奈米。最后，銅線10包括 主體銅材料區(qū)22。在所述實(shí)例中，銅晶種層20描述為仍可看成是離散層，但在真實(shí)裝置中， 所有或大部分晶種層20都將被有效并入并且變?yōu)椴糠种黧w銅材料22。層件16、18、20的相 對尺寸及區(qū)域22可在圖1中放大而有助于說明。層件及材料的類似配置將用于在絕緣材 料層11中形成導(dǎo)電貫孔。
[0008] 盡管這些年來已證實(shí)上述銅線10及類似構(gòu)造的銅基線/貫孔的組構(gòu)有作用，但其 逐漸變得更難以滿足當(dāng)前（ongoing)對于使用此處理流程的越來越小的導(dǎo)電線與導(dǎo)電貫 孔以及阻障層與銅晶種層用傳統(tǒng)材料的需求。例如，通常包括合金元素鋁和錳作為部分銅 基晶種層20,亦即銅合金晶種層，以提升導(dǎo)電結(jié)構(gòu)的總體可靠度。更明確地說，鋁和錳是為 了降低可使導(dǎo)電結(jié)構(gòu)10的效能能力衰減的非期望電子遷移而添加至銅晶種層。隨著導(dǎo)電 結(jié)構(gòu)10的總體尺寸因裝置小型化而縮減，確保提供此些合金元素的量或濃度充足以降低 電子遷移對更小導(dǎo)電結(jié)構(gòu)10的負(fù)面影響甚至更重要。不幸的是，此些合金元素的導(dǎo)電性比 純銅更低。結(jié)果，使用包括有此些合金元素在內(nèi)的銅基晶種層趨向于因此些合金材料內(nèi)含 于銅晶種層而增加導(dǎo)電結(jié)構(gòu)10的總體電阻。最后，導(dǎo)電結(jié)構(gòu)10的實(shí)體尺寸因裝置小型化 所致的絕對縮減（sheer reduction)意謂著凹槽14內(nèi)供所有通常在形成此導(dǎo)電結(jié)構(gòu)10時 所形成的材料層用的實(shí)體空間較少。阻障層16、18以及銅合金晶種層20的導(dǎo)電性通常全 都小于主體銅材料22。然而，由于通常直到形成其它例如阻障層16、18和銅合金晶種層20 等層件之后才在凹槽14內(nèi)形成主體銅材料22,故更具導(dǎo)電性的主體銅材料22所占有的凹 槽體積相對于較低導(dǎo)電性材料16、18、及20正在減小。因此，導(dǎo)電結(jié)構(gòu)10的總體電阻正隨 著裝置持續(xù)小型化而增加。
[0009] 本揭露針對形成用于銅基導(dǎo)電結(jié)構(gòu)的阻障層的各種方法，其可解決或至少降低某 些以上所提出的問題。
【發(fā)明內(nèi)容】
[0010] 底下呈現(xiàn)簡化的
【發(fā)明內(nèi)容】
以便基本理解本發(fā)明的某些態(tài)樣。本內(nèi)容不在于詳盡概 述本發(fā)明。用意不在于識別本發(fā)明的主要或關(guān)鍵要素或描述本發(fā)明的范疇。唯一目的在于 以簡化形式介紹某些概念作為后文所述更詳細(xì)說明的引言。
[0011] 基本上，本揭露針對集成電路上所形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的含 錳阻障層的各種形成方法。本文所揭露的一種例示性方法包括在絕緣材料層中形成凹槽/ 貫孔，在至少凹槽/貫孔中形成阻障層，在形成阻障層后，進(jìn)行至少一道制程作業(yè)以將錳引 進(jìn)阻障層中并借此界定含錳阻障層，在含錳阻障層上形成實(shí)質(zhì)純銅基晶種層，在實(shí)質(zhì)純銅 基晶種層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的 過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0012] 本文所揭露的另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少凹 槽/貫孔中形成阻障層，其中阻障層由后述材料的至少其中一者所構(gòu)成：鉭（Ta)、鈮（Nb)、 鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)，在形成阻障層后，進(jìn)行等離子摻雜制程作業(yè)或 至少一道離子注入制程的其中一者以將錳引進(jìn)阻障層并且借此界定含錳阻障層，在含錳阻 障層上形成實(shí)質(zhì)純銅基晶種層，在實(shí)質(zhì)純銅基晶種層上沉積主體銅基材料以便過量填充凹 槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0013] 本文所揭露的又另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少 凹槽/貫孔中形成阻障層，在形成阻障層后，進(jìn)行垂直取向離子注入制程和多個傾角離子 注入制程以將錳引進(jìn)阻障層中并借此界定含錳阻障層，在含錳阻障層上形成實(shí)質(zhì)純銅基晶 種層，在實(shí)質(zhì)純銅基晶種層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于 凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0014] 本文所揭露的又另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少 凹槽/貫孔中形成第一阻障層，其中第一阻障層由第一材料組合所構(gòu)成，其包括后述Y族材 料的至少其中一者：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)和鋯（Zr)，以及后述 X族材料的至少其中一者：鈦（Ti)、鈷（Co)、釕（Ru)、錳（Μη)、鋁（A1)、鎳（Ni)、鉻（Cr)和 鑰（Mo)，在形成第一阻障層后，于第一阻障層之上形成第二阻障層，其中第二阻障層由第二 材料組合所構(gòu)成，其包括Y族材料的至少其中一者和X族材料的至少其中一者，并且其中， 第二材料組合不同于第一材料組合，在第二阻障層上形成實(shí)質(zhì)純銅基晶種層，在銅基晶種 層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的過剩材 料借此界定銅基導(dǎo)電結(jié)構(gòu)。
【專利附圖】
【附圖說明】
[0015] 本揭露可配合附圖參照底下說明予以理解，其中相稱的參考組件符號視為相稱的 組件，以及其中：
[0016] 圖1描述使用傳統(tǒng)技術(shù)所形成的先前技術(shù)導(dǎo)電結(jié)構(gòu)的例示性實(shí)施例；以及
[0017] 圖2A至圖2Q描述本文所揭露的形成銅基導(dǎo)電結(jié)構(gòu)所用的阻障層的各種新穎方 法。
[0018] 盡管本文所揭示的專利標(biāo)的（subject matter)容許各種改進(jìn)和替代形式，但其特 定具體實(shí)施例仍已借由圖式中的實(shí)施例予以表示并且在本文中予以詳述。然而，應(yīng)理解的 是，本文對特定具體實(shí)施例的說明其用意不在于限制本發(fā)明于所揭露的特殊形式，相反地， 用意在于含括落于如申請專利范圍所界定本發(fā)明精神與范疇內(nèi)的所有改進(jìn)、等效以及替代 者。
[0019] 符號說明
[0020] 10 導(dǎo)電銅結(jié)構(gòu) 11 絕緣材料層
[0021] 14 凹槽 16 第一阻障層
[0022] 18 第二阻障層 20 銅基晶種層
[0023] 22 主體銅材料區(qū)100 集成電路
[0024] 102 絕緣材料層 104 凹槽/貫孔
[0025] 105 銅基導(dǎo)電結(jié)構(gòu)106 掩膜層
[0026] 108YAX阻障層 11〇γΑχ阻障層
[0027] 112 銅基晶種層 114 主體銅
[0028] 116ΥΑΧ阻障層 120 制程作業(yè)
[0029] 122 制程作業(yè) 124 沉積制程
[0030] 130 傳統(tǒng)阻障層 140 硅層。
【具體實(shí)施方式】
[0031] 底下說明的是本發(fā)明的各種例示性具體實(shí)施例。為了厘清，未在本說明書中說明 實(shí)際實(shí)作的所有特征。當(dāng)然將了解的是，在任何此實(shí)際具體實(shí)施例的研制中，必須施作許多 實(shí)作特定性決策以達(dá)成研制者的特定目的，如符合系統(tǒng)相關(guān)與商業(yè)相關(guān)限制條件，其視實(shí) 作而不同。再者，將了解的是，此研制計(jì)劃可能復(fù)雜且耗時，不過卻屬本技術(shù)上具有普通技 能者所從事具有本揭露效益的例行事務(wù)。
[0032] 現(xiàn)在將參照【專利附圖】
【附圖說明】本專利標(biāo)的。圖式中所示意的各種結(jié)構(gòu)、系統(tǒng)及裝置其目的 僅在于說明而非為了以所屬領(lǐng)域的技術(shù)人員所熟知的細(xì)節(jié)混淆本揭露。雖然如此，仍含括 附圖以說明并且解釋本揭示的例示性實(shí)施例。應(yīng)該理解并且解讀本文的用字及詞組與所屬 相關(guān)領(lǐng)域的技術(shù)人員所理解的用字及詞組具有兼容的意義。術(shù)語或詞組的特殊定義，亦即， 有別于所屬領(lǐng)域的技術(shù)人員所理解的普通及慣用意義的定義，用意是要借由本文對于術(shù)語 或詞組的一致性用法予以隱喻。就術(shù)語或詞組用意在于具有特殊意義，亦即，不同于所屬領(lǐng) 域的技術(shù)人員所理解的術(shù)語或詞組，的方面來說，此特殊定義將在說明書中以直接并且明 確提供術(shù)語或詞組特殊定義的明確方式予以清楚提出。
[0033] 本揭露針對集成電路產(chǎn)物上所形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的阻障 層的各種新穎性形成方法。對于所屬領(lǐng)域的技術(shù)人員在完整閱讀本申請書后將輕易顯而易 知的是，本方法適用于例如NFET、PFET、CMOS等各種技術(shù)，并且可輕易應(yīng)用于包括但不局限 于ASIC、邏輯裝置、內(nèi)存裝置等在內(nèi)的各種裝置。請參閱附圖，現(xiàn)在將更詳細(xì)說明的是本文 所揭露的方法的各個例示性具體實(shí)施例。
[0034] 一般而言，用于形成銅基導(dǎo)電結(jié)構(gòu)的先前技術(shù)方法及結(jié)構(gòu)有時會為了防止或降低 最終導(dǎo)電銅結(jié)構(gòu)的非期望電子遷移而集中將鋁和錳之類的各種合金元素添加至銅基晶種 層。本文所揭露的新穎方法及結(jié)構(gòu)含括技術(shù)、材料及結(jié)構(gòu)，其中阻障層由可將含括此些合金 材料于銅晶種層中的需要消除或降低的材料所制成。基本上，本文所揭露的一個或多個阻 障層由材料組合所制成。在一個實(shí)施例中，本文所揭露的阻障層可由至少一種選自底下識 別為「Y族」材料的材料以及至少一種選自底下識別為「X族」材料的材料所組成。在本文所 使用的數(shù)序（numbering sequence)中，例如108γ的下標(biāo)（subscript)「Y」表示給定材料層 包括至少一種選自底下識別為「Y族」材料的材料，而例如l〇8 YAx的后綴（suffix)「Ax」則 表示給定材料層為包括有至少一種選自底下識別為「X族」材料的材料在內(nèi)的合金（「A」）。 來自本文所揭露的任何特定阻障層中的X與Y族的材料的相對量可取決于特定應(yīng)用而變。 基本上，Y族材料的組合量或濃度將合計(jì)為最終阻障層中X族材料的至少約2%。在某些情 況下，X與Y族材料的組合量或濃度在最終阻障層中將接近或等于約100%。
[0035] 圖2A是例示性集成電路裝置100在早期制造階段形成于半導(dǎo)體基底（圖未示） 之上的簡化圖。裝置100可為使用如導(dǎo)電線或貫孔的通常在集成電路裝置上所發(fā)現(xiàn)任何類 型的導(dǎo)電銅結(jié)構(gòu)的任何類型的集成電路裝置。于圖2A所示的制造點(diǎn)，已借由利用圖案化掩 膜層106進(jìn)行已知的光光刻及蝕刻技術(shù)而在絕緣材料層102中形例示性凹槽/貫孔104。 凹槽/貫孔104的用意是表示在任何類型的絕緣材料102中所形成的任何類型的開口、凹 部或凹槽，其中可形成導(dǎo)電銅結(jié)構(gòu)。凹槽/貫孔104可為任何期望的形狀、深度或組構(gòu)。例 如，在某些具體實(shí)施例中，凹槽/貫孔104為未延伸至下方材料層（underlying layer of material)的典型凹槽，如圖2A所示的例示性凹槽104。在其它具體實(shí)施例中，凹槽/貫孔 104可為例如典型貫孔的穿孔型特征（through-hole type feature),其整個延伸穿過絕緣 材料層102并且曝露下方材料層或下方導(dǎo)電結(jié)構(gòu)（圖未示），如下方金屬線。因此，凹槽/ 貫孔104的形狀、尺寸、深度或組構(gòu)不應(yīng)視為本發(fā)明的限制。凹槽/貫孔104可利用例示性 圖案化掩膜層106借由進(jìn)行干反應(yīng)性離子蝕刻制程等各種不同蝕刻制程的任何一種予以 形成。請繼續(xù)參閱圖2A，已在裝置100之上及凹槽/貫孔104中沉積例示性阻障層108 YAX 與110YAX、銅基晶種層112以及主體銅114的主體沉積層。
[0036] 圖2B描述產(chǎn)物100,已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平 整化制程后，用以移除位于凹槽/貫孔104外側(cè)的過剩材料并且借此界定使用一或多個本 文所揭露的新穎性阻障層結(jié)構(gòu)的銅基導(dǎo)電結(jié)構(gòu)105的一種例示性具體實(shí)施例。在一個實(shí)施 例中，一或多道CMP制程中止（stop)于層件106上。在所述實(shí)施例中，本文所揭露的兩個 例示性阻障層（108 YAX，110YAX)用于形成例示性銅基導(dǎo)電結(jié)構(gòu)105。然而，所屬領(lǐng)域的技術(shù) 人員將了解的是，在完整閱讀本申請書后，本文所揭露的導(dǎo)電銅結(jié)構(gòu)可使用一或多個本文 所揭露的新穎性阻障層予以形成，例如在圖2A至2B中，可以省略阻障層110 YAX。另外，底下 將更完全說明的是，本文所揭露的產(chǎn)物100另可包括一或多個由傳統(tǒng)阻障層材料制成的阻 障層。在一個具體實(shí)施例中，阻障層108 YAX、110YAX可由Y族及X族材料的不同組合所構(gòu)成。 例如，阻障層108 YAX可由鉭鈷構(gòu)成，而阻障層110YAX可由鉭鈦構(gòu)成。在另一個實(shí)施例中，阻 障層108 YAX可由鶴錯構(gòu)成，而阻障層110#)(可由銀猛構(gòu)成。
[0037] 在一個特殊例示性實(shí)施例中，借由在一或多個阻障層108ΥΑΧ、110 ΥΑΧ中包括各種合 金元素，晶種層112可由實(shí)質(zhì)純銅制成，亦即通常在先前技術(shù)銅晶種層中發(fā)現(xiàn)的合金元素， 如鋁和錳，未出現(xiàn)在本文所揭露的實(shí)質(zhì)純銅晶種層112中。如本文所使用并且在權(quán)利要求 書中，「實(shí)質(zhì)純銅」意指由具有所屬領(lǐng)域的技術(shù)人員所知典型成分的非合金標(biāo)材（target) 沉積的銅材料或呈至少99%純度的銅材料。
[0038] 裝置100的各個組件及層件可使用各種不同材料并且借由進(jìn)行各種已知技術(shù)而 初始形成。例如，絕緣材料層102可由例如二氧化硅、低k絕緣材料（k值低于3)等任何一 種絕緣材料所構(gòu)成，其可形成為任何期望厚度并且可借由進(jìn)行例如化學(xué)氣相沉積（CVD)制 程或旋涂式沉積（S0D)制程等形成。形成凹槽/貫孔104時使用的圖案化掩膜層106可使 用已知的光光刻及/或蝕刻技術(shù)形成。因?yàn)榭捎衫绻庾璨牧稀⒐璧?、硅氮氧化物、?氧化硅、金屬等各種材料所構(gòu)成，所以圖案化掩膜層106在本質(zhì)上屬代表性。再者，圖案化 掩膜層106可由例如接墊氧化物層（pad oxide layer)(圖未示）及形成于接墊氧化物層 上的接墊氮化硅層所構(gòu)成。因此，圖案化掩膜層106的特定形式與組成及其制作方式不應(yīng) 該視為本發(fā)明的限制。在圖案化掩膜層106由一或多個硬掩膜層構(gòu)成的情況下，此些層件 可借由進(jìn)行如CVD制程、原子層沉積（ALD)制程、物理氣相沉積（PVD)制程、或此些制程的 等離子增強(qiáng)版等各種已知的處理技術(shù)形成，并且此（些）層件的厚度可取決于特定應(yīng)用而 變。在一個例示性具體實(shí)施例中，圖案化掩膜層106為氮化硅的硬罩層，其借由進(jìn)行CVD制 程沉積氮化硅層然后使用已知側(cè)壁影像轉(zhuǎn)移技術(shù)及/或光光刻技術(shù)配合進(jìn)行已知蝕刻技 術(shù)而初始形成。
[0039] 圖2C至2D描述其中單阻障層116YAX是形成作為形成導(dǎo)電結(jié)構(gòu)105的另一例示性 具體實(shí)施例的部份制程的例示性具體實(shí)施例。圖2D描述已進(jìn)行一或多道CMP制程后的產(chǎn)物 100。在本特定實(shí)施例中，可在形成阻障層116 YAX時將材料「X」和「Y」引進(jìn)阻障層116YAX。 或者，阻障層116 YAX可單純?yōu)橐换蚨鄠€上述阻障層108YAX、110 YAX的較厚版。底下將更詳細(xì) 說明的是可形成阻障層116YA X的一種特定方式。
[0040] 本文所揭露的阻障層的厚度可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例 中，每一個阻障層108 YAX、110YAX的厚度都可為大約0. 5至3奈米。關(guān)于本文所揭露的阻障 層的形成，Y族材料包括鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)、或鋯（Zr)、以及 由此些材料制成的氮化物、硼化物或磷化物。本文所參照的X族材料包括鈦（Ti)、鈷（Co)、 釕（Ru)、錳（Μη)、鋁（A1)、鎳（Ni)、鉻（Cr)和鑰（Mo)、以及由此些材料制成的氮化物、碳化 物、碳氮化物、硼化物或磷化物。
[0041] 將參閱圖2E至2H說明本文所揭露的各種方法的一個例示性具體實(shí)施例，其中上 述「X」與「Y」數(shù)字標(biāo)號及阻障層的交叉影線底紋（cross-hatch shading)將用于幫助清楚 理解本文所揭露的方法。為此，圖2E描述于進(jìn)行保形沉積制程以形成初始阻障材料層108γ 的制造點(diǎn)的產(chǎn)物。在本實(shí)施例中，阻障層未包括任何上述X族元素，如缺乏阻障材料層l〇8Y 的任何剖面底紋所反映者。可使用例如CVD、PVD、ALD、或此些制程作業(yè)的等離子增強(qiáng)版等 任何傳統(tǒng)制程作業(yè)形成阻障材料層108 γ。
[0042] 其次，如圖2F所示，對產(chǎn)物100進(jìn)行一或多道制程作業(yè)120以將一或多種X族材料 引進(jìn)阻障材料層l〇8 Y，借此導(dǎo)致阻障材料層108ΥΑΧ的形成，如借由新的組件參考符號及另 外的層件影線所反映者，亦即，將圖2Ε與圖2F作比較。在一個例示性具體實(shí)施例中，制程作 業(yè)120可為予以進(jìn)行用以將以上所揭露X族材料至少其一引進(jìn)圖2Ε中所示阻障層108 γ內(nèi) 的等離子摻雜制程。在另一個例示性實(shí)施例中，制程作業(yè)120可為進(jìn)行用以將以上所揭露 的X族材料的至少其中的一引進(jìn)圖2E所示的阻障材料層108γ中的離子注入制程系列。為 了確保將來自X族材料的材料均勻引進(jìn)形成于凹槽/貫孔104中的阻障材料層108 γ中，此 離子注入制程系列的一個例示性具體實(shí)施例可包括垂直取向離子注入制程以及四道另外 的傾角離子注入（angled ion implantation)制程，其中產(chǎn)物100于每一道傾角注入制程 轉(zhuǎn)動約90度。在制程作業(yè)120包括至少一道離子注入制程的情況下，注入劑量及注入能量 可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例中，X族材料的注入劑量可為大約l〇e 14 至10e17離子/平方公分（cm2)，其可使用大約0. 2至20keV的注入能量等級進(jìn)行。
[0043] 將參閱圖2G至2H說明形成上述例示性阻障層110YAX的方法的一個例示性具體實(shí) 施例。為此，圖2G描述進(jìn)行保形沉積制程以在先前所形成的阻障物108 YAX上形成初始阻障 材料層11〇γ的制造點(diǎn)的產(chǎn)物100。層件11〇 γ未包括任何上述X族元素，如缺乏阻障材料層 11〇γ的任何剖面底紋所反映者。可使用例如CVD、PVD、ALD、或此些制程作業(yè)的等離子增強(qiáng) 版等傳統(tǒng)制程作業(yè)形成阻障材料層11〇 γ。
[0044] 接著，如圖2Η所示，對產(chǎn)物100進(jìn)行一或多道制程作業(yè)122以將一或多種X族材料 引進(jìn)阻障材料層110γ，借此導(dǎo)致阻障層11〇γΑ χ的形成，如層件的新的參考組件符號及另外 的交叉影線底紋所反映者，亦即，將圖2G與圖2Η作比較。在一個例示性具體實(shí)施例中，制 程作業(yè)122可如同上述的制程作業(yè)120?；旧希瞥套鳂I(yè)122可為用以將以上所揭露的X 族材料的至少其中的一引進(jìn)圖2G所示的阻障材料層110γ中所進(jìn)行的等離子摻雜制程。在 另一個例示性實(shí)施例中，制程作業(yè)122可為用以將以上所揭露的X族材料的至少其中的一 引進(jìn)圖2G所示的阻障材料層110 γ中所進(jìn)行的離子注入制程系列。為了確保將來自X族材 料的材料均勻引進(jìn)在凹槽/貫孔104內(nèi)所形成的阻障層110 γ中，此離子注入制程系列的一 個例示性具體實(shí)施例可包括垂直取向的離子注入制程以及四道另外的傾角離子注入制程， 其中產(chǎn)物100于每一個傾角注入制程轉(zhuǎn)動約90度。在制程作業(yè)122包括至少一道離子注 入制程的情況下，注入劑量及注入能量可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例 中，X族材料的注入劑量可為大約l〇e 14至10e17離子/cm2,并且其可使用大約0. 2至20keV 的注入能量等級進(jìn)行。
[0045] 如上所述，若有特殊應(yīng)用上的需要或擔(dān)保，本文所揭露的新穎性阻障層可結(jié)合一 或多個傳統(tǒng)阻障層材料使用。圖21描述一種例示性具體實(shí)施例，其中本文所揭露的新穎性 阻障層l〇8 YAx可結(jié)合由例如鉭、鈷、釕、錳、氮化鉭、氮化鈦、氮化鎢、鈦或其組合的傳統(tǒng)阻障 材料所構(gòu)成的傳統(tǒng)阻障層130來使用。阻障層130的厚度可取決于特定應(yīng)用而變，例如0. 5 至3奈米。阻障層130可由例如PVD、CVD、ALD等各種任何已知技術(shù)形成。在此所述實(shí)例 中，傳統(tǒng)阻障層130形成于阻障層108 YAX之上。之后，使用傳統(tǒng)技術(shù)形成銅晶種層112及主 體銅材料114。圖2J描述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平整化 制程以移除位于凹槽/貫孔104外側(cè)的過剩材料并借此界定利用新穎性阻障層108 YAX和傳 統(tǒng)阻障層130的銅基導(dǎo)電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0046] 圖2至2L描述傳統(tǒng)阻障層130在形成阻障層110YAX之前形成的例示性實(shí)施例。 之后，在傳統(tǒng)阻障層130之上形成阻障層110 YAX、銅晶種層112及主體銅材料114。圖2L描 述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平整化制程以移除位于凹槽/ 貫孔104外側(cè)的過剩材料并借此界定使用新穎性阻障層110 YAX和傳統(tǒng)阻障層130的銅基導(dǎo) 電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0047] 圖2M描述本文所揭露的新穎性阻障層可在沉積制程124中形成的例示性具體實(shí) 施例，其中來自Y族與X族的材料于阻障層正在形成時被引進(jìn)。在一個實(shí)施例中，制程124 可為CVD、ALD、或PVD制程，在這期間，一或多種選自Y族的材料以及一或多種選自X族的 材料在例示性阻障層116 YAX形成于凹槽/貫孔194中及之上時出現(xiàn)或被引進(jìn)。例如，制程 作業(yè)124可為利用選自Y與X族的材料所構(gòu)成的單一標(biāo)材的PVD制程?；蛘撸瞥套鳂I(yè)124 可為使用兩種分離標(biāo)材的PVD制程（共濺鍍制程），其中標(biāo)材的一包含至少選自Y族的材料 并且另一種標(biāo)材包括來自X族的材料。在制程作業(yè)124為CVD制程的情況下，可在CVD制 程期間引進(jìn)適當(dāng)?shù)那膀?qū)物（precursor)。于圖2M所示的制造點(diǎn)，可在阻障層116 YAX之上形 成本文所揭露的額外新穎性阻障層、傳統(tǒng)阻障層130及/或銅晶種層112。之后，可在凹槽 /貫孔104中形成主體銅材料114并且可進(jìn)行CMP制程以移除位于凹槽/貫孔104外側(cè)的 過剩材料。
[0048] 圖2N至20描述其中例示性硅層140形成于一或多個本文所揭露的新穎性阻障層 與銅晶種層112之間的例示性實(shí)施例。硅層140的厚度可取決于特定應(yīng)用而變，例如0. 5 至3奈米。硅層140可借由例如PVD、CVD、ALD等各種已知技術(shù)中的任何一種形成。在所述 實(shí)施例中，硅層140形成于阻障層110 YAX之上。之后，使用傳統(tǒng)技術(shù)形成銅晶種層112和主 體銅材料114。圖20描述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)的一或多道平整化制 程以移除位于凹槽/貫孔104外側(cè)的過剩材料并借此界定使用新穎性阻障層108 YAX、110YAX 及硅層140的銅基導(dǎo)電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0049] 圖2P至2Q描述其中例示性硅層140形成于新穎性阻障層116YAX與銅晶種層112 之間的例示性實(shí)施例。
[0050] 以上所揭示的特殊具體實(shí)施例僅屬例示性，因?yàn)閷τ谑芑萦诒窘沂緝?nèi)容的教示的 本【技術(shù)領(lǐng)域】中具有通常知識者而言，本發(fā)明顯然能以不同但等效的方式進(jìn)行修改以及實(shí) 施。例如，前述制程步驟可用不同順序?qū)嵤?。另外，除了?quán)利要求書中所述者以外，對于本 文所示構(gòu)造或設(shè)計(jì)的細(xì)節(jié)無限制用意。因此，顯然可對以上所揭示的特殊具體實(shí)施例進(jìn)行 改變或改進(jìn)，并且所有此等變化皆視為在本發(fā)明的范疇及精神內(nèi)。因此，本文所謀求的保護(hù) 如權(quán)利要求書中所提出者。
【權(quán)利要求】
1. 一種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層； 在形成該阻障層后，進(jìn)行至少一道制程作業(yè)，以將錳引進(jìn)該阻障層中，并借此界定含錳 阻障層； 在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，以借此界定銅基導(dǎo)電結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)行該至少一道制程作業(yè)包含進(jìn)行以下 其中一者：等離子摻雜制程作業(yè)或至少一道離子注入制程。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于，進(jìn)行該至少一道離子注入制程包含進(jìn)行 垂直取向離子注入制程及多個傾角離子注入制程。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該阻障層由后述材料中的至少其中一者 所構(gòu)成：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)。
5. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該銅基晶種層不含錳。
6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該銅基導(dǎo)電結(jié)構(gòu)是導(dǎo)電線或?qū)щ娯灴椎?其中一者。
7. 根據(jù)權(quán)利要求1所述的方法，更包含鄰近該絕緣材料層或該含錳阻障層的其中一者 而形成傳統(tǒng)阻障層，其中，該傳統(tǒng)阻障層由鉭、鈷、釕、錳、氮化鉭、氮化鈦、鈦或此等材料的 任意組合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
8. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該實(shí)質(zhì)純銅晶種層形成于該含錳阻障層 上。
9. 一種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層，該阻障層由后述材料的至少其中一者所構(gòu)成：鉭 (Ta)、銀（Nb)、鎢（W)、fL (V)、鉿（Hf)、鈦（Ti)以及鋯（Zr); 在形成該阻障層后，進(jìn)行等離子摻雜制程作業(yè)或至少一道離子注入制程的其中一者， 以將錳引進(jìn)該阻障層，并借此界定含錳阻障層； 在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，進(jìn)行該至少一道離子注入制程包含進(jìn)行 垂直取向離子注入制程以及多個傾角離子注入制程。
11. 根據(jù)權(quán)利要求9所述的方法，更包含鄰近該絕緣材料層或該含錳阻障層的其中一 者而形成傳統(tǒng)阻障層，其中，該傳統(tǒng)阻障層由鉭、鈷、釕、錳、氮化鉭、氮化鈦、鈦或此等材料 的任意組合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
12. 根據(jù)權(quán)利要求9所述的方法，其特征在于，該實(shí)質(zhì)純銅晶種層形成于該含錳阻障層 上。
13. -種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層； 在形成該阻障層后，進(jìn)行垂直取向離子注入制程和多個傾角離子注入制程，以將錳引 進(jìn)該阻障層中，并借此界定含錳阻障層； 在該含錳阻障層上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，該阻障層由后述材料的至少其中一者 所構(gòu)成：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)。
15. -種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成第一阻障層，該第一阻障層由第一材料組合所構(gòu)成，其包 括后述Y族材料的至少其中一者：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)和鋯 (Zr)，以及后述X族材料的至少其中一者：鈦（Ti)、鈷（Co)、釕（Ru)、錳（Μη)、鋁（A1)、鎳 (Ni)、鉻（Cr)和鑰（Mo); 在形成該第一阻障層后，于該第一阻障層之上形成第二阻障層，該第二阻障層由第二 材料組合所構(gòu)成，其包括該Y族材料的至少其中一者和該X族材料的至少其中一者，其中， 該第二材料組合不同于該第一材料組合； 在該第二阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于，該第一阻障層由該Y族材料的任何一者 的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
【文檔編號】H01L21/768GK104051335SQ201410098150
【公開日】2014年9月17日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】B·辛茨, F·科琴斯基 申請人:格羅方德半導(dǎo)體公司
【專利摘要】本文涉及形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法，所揭露的一種例示性方法包括：在絕緣材料層中形成凹槽/貫孔；在至少該凹槽/貫孔中形成阻障層；于形成該阻障層之后，進(jìn)行至少一項(xiàng)制程作業(yè)以將錳引進(jìn)該阻障層中并且借此界定含錳阻障層；在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層；在該銅基晶種層之上沉積主體銅基材料以便過量填充(overfill)凹槽/貫孔；以及移除位于該凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
【專利說明】形成導(dǎo)電銅結(jié)構(gòu)的阻障層的方法
【技術(shù)領(lǐng)域】
[0001] 一般而言，本揭露關(guān)于精密半導(dǎo)體裝置的制造，具體而言，指在集成電路產(chǎn)物上所 形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的阻障層的各種形成方法。
【背景技術(shù)】
[0002] 如CPU、儲存裝置、ASIC (特殊應(yīng)用集成電路）及諸如此類先進(jìn)集成電路的制造，需 要根據(jù)所指定電路布局在給定芯片區(qū)域上形成如晶體管、電容器、電阻器等大量電路組件。 在使用例如M0S (金屬氧化物半導(dǎo)體）技術(shù)制造復(fù)雜集成電路期間，百萬顆例如N型溝道晶 體管（NFET)及/或P型溝道晶體管（PFET)的晶體管形成于包括有結(jié)晶半導(dǎo)體層在內(nèi)的基 底上。場效晶體管無論所想的是NFET晶體管或PFET晶體管，通常都包括形成于半導(dǎo)體基 底中并且由溝道區(qū)隔開的摻雜源極與漏極區(qū)。柵極絕緣層位于溝道區(qū)上以及導(dǎo)電柵極電極 位于柵極絕緣層上。借由對柵極電極施加適度電壓，溝道區(qū)變?yōu)閷?dǎo)電并且容許電流由源極 區(qū)流至漏極區(qū)。
[0003] 在現(xiàn)代超高密度集成電路中，晶體管的實(shí)體尺寸在過去數(shù)十年已穩(wěn)定減小 (decreased)以增強(qiáng)半導(dǎo)體裝置的效能及電路的整體功能。例如，現(xiàn)代晶體管裝置上的柵極 長度（介于源極與漏極區(qū)之間的距離）數(shù)年來已持續(xù)縮減（reduced)并且預(yù)期在未來進(jìn)一 步小型化（scaling)(尺寸縮減）。晶體管裝置的溝道長度正在（ongoing)并且持續(xù)減小已 改良晶體管的操作速度以及使用此些晶體管所形成的集成電路。然而，隨著進(jìn)行中的特征 尺寸縮?。╯hrinkage)出現(xiàn)了某些問題，其可能部分抵消借由此特征尺寸縮減所得到的好 處。例如，由于溝道長度減小，相鄰晶體管之間的間距同樣減小，借此增加每個單位面積的 晶體管密度。此小型化也限制了用以對晶體管提供電性連接手段所形成的導(dǎo)電接觸組件以 及結(jié)構(gòu)的尺寸，這具有增加導(dǎo)電接觸組件及結(jié)構(gòu)的電阻的效應(yīng)?；旧?，特征尺寸的縮減及 聚積密度（packing density)的增大于裝置層級（level)以及裝置層級上所形成的各個金 屬化層內(nèi)都使現(xiàn)代集成電路裝置上的每件東西更擁擠。
[0004] 一般而言，由于現(xiàn)代集成電路的大量電路組件及所需復(fù)雜布局，故無法在其上制 造有晶體管等電路組件的相同層級內(nèi)建置（establish)個別（individual)電路組件的電 性連接。反而是，現(xiàn)代集成電路產(chǎn)物具有多個所謂的金屬化層層級，其統(tǒng)（collectively) 含產(chǎn)物用的「配線（wiring)」圖案，亦即對晶體管和電路提供電性連接的導(dǎo)電結(jié)構(gòu)，如導(dǎo)電 金屬貫孔和導(dǎo)電金屬線。一般而言，導(dǎo)電金屬線用于提供層級內(nèi)（intra-level)(相同層 級）的電性連接，而層級間（inter-level)(層級之間）的連接則為垂直連接，其亦稱為貫 孔。簡言之，垂直取向的導(dǎo)電貫孔結(jié)構(gòu)在各個堆棧式金屬化層之間提供電性連接。因此，例 如線件和貫孔等此些導(dǎo)電結(jié)構(gòu)的電阻在集成電路產(chǎn)物的總體（overall)設(shè)計(jì)中成為顯著 問題，理由在于這些組件的剖面面積相應(yīng)減小，這對最終產(chǎn)物或電路的有效電阻及總體效 能可具有顯著影響。
[0005] 改良各個金屬化系統(tǒng)的功能及效能能力（performance capability)也已成為設(shè) 計(jì)現(xiàn)代半導(dǎo)體裝置的重要態(tài)樣。此些改良的一個實(shí)施例反應(yīng)在增加集成電路裝置中的銅金 屬化系統(tǒng)的使用以及此些裝置中所謂「低k」（具有電介常數(shù)小于大約3的材料）的使用。銅 金屬化系統(tǒng)相較于例如將鎢用于導(dǎo)電線和貫孔的先前金屬化系統(tǒng)展現(xiàn)出改良型導(dǎo)電性。相 較于其它具有較高電介常數(shù)的電介材料，低k電介材料的使用趨向于借由降低串?dāng)_（cross talk)來改良信號對噪聲比（S/N比）。然而，相較于一些其它先前使用的電介材料，此些低 k電介材料的使用因其趨向于對非期望（undesirable)金屬遷移的抵抗性（resistant)較 低而會有問題。
[0006] 銅屬于難以使用傳統(tǒng)掩膜（masking)及蝕刻技術(shù)予以直接蝕刻的材料。因此，現(xiàn) 代集成電路裝置中例如導(dǎo)電線或貫孔的導(dǎo)電銅結(jié)構(gòu)通常是利用已知的單或雙鑲嵌技術(shù)形 成。一般而言，鑲嵌技術(shù)包括（1)在絕緣材料層中形成凹槽/貫孔，（2)沉積一個或多個較 薄阻障或襯墊層（例如TiN、Ta、TaN)，（3)在阻障層上形成銅晶種層，（4)進(jìn)行主體銅沉積 制程以形成橫越基底并且在凹槽/貫孔中的主體銅材料，以及（5)進(jìn)行至少一道化學(xué)機(jī)械 研磨（CMP)制程以移除各種材料位于凹槽/貫孔外側(cè)的過剩部分以界定最終導(dǎo)電銅結(jié)構(gòu)。 銅材料通常是在借由物理氣相沉積于阻障層上沉積薄導(dǎo)電銅晶種層后借由進(jìn)行電化學(xué)銅 沉積制程予以形成。
[0007] 圖1描述代表性先前技術(shù)導(dǎo)電銅結(jié)構(gòu)10的一個例示性實(shí)施例，例如導(dǎo)電銅線。銅 結(jié)構(gòu)10位于借由進(jìn)行已知光光刻及蝕刻技術(shù)在絕緣材料層11中形成的凹槽14內(nèi)。研磨 終止層12位于絕緣材料層11之上。如上所述，在本實(shí)施例中，第一阻障層16及第二阻障 層18位于凹槽14中。在一個例示性實(shí)施例中，第一阻障層16可為氮化鉭（TaN)層而第二 阻障層18可為鉭（Ta)層。阻障層16、18可使用物理氣相沉積（PVD)制程予以形成。阻障 層16、18的厚度可取決于特定應(yīng)用而變，例如0. 5至3奈米（nm)。也在圖1中所示的是一 個例示性銅基晶種層20。在較新的裝置產(chǎn)生中，銅基晶種層20通常是銅合金，例如銅鋁或 銅錳。銅晶種層20的厚度可取決于特定應(yīng)用而變，例如40至50奈米。最后，銅線10包括 主體銅材料區(qū)22。在所述實(shí)例中，銅晶種層20描述為仍可看成是離散層，但在真實(shí)裝置中， 所有或大部分晶種層20都將被有效并入并且變?yōu)椴糠种黧w銅材料22。層件16、18、20的相 對尺寸及區(qū)域22可在圖1中放大而有助于說明。層件及材料的類似配置將用于在絕緣材 料層11中形成導(dǎo)電貫孔。
[0008] 盡管這些年來已證實(shí)上述銅線10及類似構(gòu)造的銅基線/貫孔的組構(gòu)有作用，但其 逐漸變得更難以滿足當(dāng)前（ongoing)對于使用此處理流程的越來越小的導(dǎo)電線與導(dǎo)電貫 孔以及阻障層與銅晶種層用傳統(tǒng)材料的需求。例如，通常包括合金元素鋁和錳作為部分銅 基晶種層20,亦即銅合金晶種層，以提升導(dǎo)電結(jié)構(gòu)的總體可靠度。更明確地說，鋁和錳是為 了降低可使導(dǎo)電結(jié)構(gòu)10的效能能力衰減的非期望電子遷移而添加至銅晶種層。隨著導(dǎo)電 結(jié)構(gòu)10的總體尺寸因裝置小型化而縮減，確保提供此些合金元素的量或濃度充足以降低 電子遷移對更小導(dǎo)電結(jié)構(gòu)10的負(fù)面影響甚至更重要。不幸的是，此些合金元素的導(dǎo)電性比 純銅更低。結(jié)果，使用包括有此些合金元素在內(nèi)的銅基晶種層趨向于因此些合金材料內(nèi)含 于銅晶種層而增加導(dǎo)電結(jié)構(gòu)10的總體電阻。最后，導(dǎo)電結(jié)構(gòu)10的實(shí)體尺寸因裝置小型化 所致的絕對縮減（sheer reduction)意謂著凹槽14內(nèi)供所有通常在形成此導(dǎo)電結(jié)構(gòu)10時 所形成的材料層用的實(shí)體空間較少。阻障層16、18以及銅合金晶種層20的導(dǎo)電性通常全 都小于主體銅材料22。然而，由于通常直到形成其它例如阻障層16、18和銅合金晶種層20 等層件之后才在凹槽14內(nèi)形成主體銅材料22,故更具導(dǎo)電性的主體銅材料22所占有的凹 槽體積相對于較低導(dǎo)電性材料16、18、及20正在減小。因此，導(dǎo)電結(jié)構(gòu)10的總體電阻正隨 著裝置持續(xù)小型化而增加。
[0009] 本揭露針對形成用于銅基導(dǎo)電結(jié)構(gòu)的阻障層的各種方法，其可解決或至少降低某 些以上所提出的問題。
【發(fā)明內(nèi)容】
[0010] 底下呈現(xiàn)簡化的
【發(fā)明內(nèi)容】
以便基本理解本發(fā)明的某些態(tài)樣。本內(nèi)容不在于詳盡概 述本發(fā)明。用意不在于識別本發(fā)明的主要或關(guān)鍵要素或描述本發(fā)明的范疇。唯一目的在于 以簡化形式介紹某些概念作為后文所述更詳細(xì)說明的引言。
[0011] 基本上，本揭露針對集成電路上所形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的含 錳阻障層的各種形成方法。本文所揭露的一種例示性方法包括在絕緣材料層中形成凹槽/ 貫孔，在至少凹槽/貫孔中形成阻障層，在形成阻障層后，進(jìn)行至少一道制程作業(yè)以將錳引 進(jìn)阻障層中并借此界定含錳阻障層，在含錳阻障層上形成實(shí)質(zhì)純銅基晶種層，在實(shí)質(zhì)純銅 基晶種層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的 過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0012] 本文所揭露的另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少凹 槽/貫孔中形成阻障層，其中阻障層由后述材料的至少其中一者所構(gòu)成：鉭（Ta)、鈮（Nb)、 鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)，在形成阻障層后，進(jìn)行等離子摻雜制程作業(yè)或 至少一道離子注入制程的其中一者以將錳引進(jìn)阻障層并且借此界定含錳阻障層，在含錳阻 障層上形成實(shí)質(zhì)純銅基晶種層，在實(shí)質(zhì)純銅基晶種層上沉積主體銅基材料以便過量填充凹 槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0013] 本文所揭露的又另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少 凹槽/貫孔中形成阻障層，在形成阻障層后，進(jìn)行垂直取向離子注入制程和多個傾角離子 注入制程以將錳引進(jìn)阻障層中并借此界定含錳阻障層，在含錳阻障層上形成實(shí)質(zhì)純銅基晶 種層，在實(shí)質(zhì)純銅基晶種層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于 凹槽/貫孔外側(cè)的過剩材料借此界定銅基導(dǎo)電結(jié)構(gòu)。
[0014] 本文所揭露的又另一種例示性方法包括在絕緣材料層中形成凹槽/貫孔，在至少 凹槽/貫孔中形成第一阻障層，其中第一阻障層由第一材料組合所構(gòu)成，其包括后述Y族材 料的至少其中一者：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)和鋯（Zr)，以及后述 X族材料的至少其中一者：鈦（Ti)、鈷（Co)、釕（Ru)、錳（Μη)、鋁（A1)、鎳（Ni)、鉻（Cr)和 鑰（Mo)，在形成第一阻障層后，于第一阻障層之上形成第二阻障層，其中第二阻障層由第二 材料組合所構(gòu)成，其包括Y族材料的至少其中一者和X族材料的至少其中一者，并且其中， 第二材料組合不同于第一材料組合，在第二阻障層上形成實(shí)質(zhì)純銅基晶種層，在銅基晶種 層上沉積主體銅基材料以便過量填充凹槽/貫孔，以及移除位于凹槽/貫孔外側(cè)的過剩材 料借此界定銅基導(dǎo)電結(jié)構(gòu)。
【專利附圖】
【附圖說明】
[0015] 本揭露可配合附圖參照底下說明予以理解，其中相稱的參考組件符號視為相稱的 組件，以及其中：
[0016] 圖1描述使用傳統(tǒng)技術(shù)所形成的先前技術(shù)導(dǎo)電結(jié)構(gòu)的例示性實(shí)施例；以及
[0017] 圖2A至圖2Q描述本文所揭露的形成銅基導(dǎo)電結(jié)構(gòu)所用的阻障層的各種新穎方 法。
[0018] 盡管本文所揭示的專利標(biāo)的（subject matter)容許各種改進(jìn)和替代形式，但其特 定具體實(shí)施例仍已借由圖式中的實(shí)施例予以表示并且在本文中予以詳述。然而，應(yīng)理解的 是，本文對特定具體實(shí)施例的說明其用意不在于限制本發(fā)明于所揭露的特殊形式，相反地， 用意在于含括落于如申請專利范圍所界定本發(fā)明精神與范疇內(nèi)的所有改進(jìn)、等效以及替代 者。
[0019] 符號說明
[0020] 10 導(dǎo)電銅結(jié)構(gòu) 11 絕緣材料層
[0021] 14 凹槽 16 第一阻障層
[0022] 18 第二阻障層 20 銅基晶種層
[0023] 22 主體銅材料區(qū)100 集成電路
[0024] 102 絕緣材料層 104 凹槽/貫孔
[0025] 105 銅基導(dǎo)電結(jié)構(gòu)106 掩膜層
[0026] 108YAX阻障層 11〇γΑχ阻障層
[0027] 112 銅基晶種層 114 主體銅
[0028] 116ΥΑΧ阻障層 120 制程作業(yè)
[0029] 122 制程作業(yè) 124 沉積制程
[0030] 130 傳統(tǒng)阻障層 140 硅層。
【具體實(shí)施方式】
[0031] 底下說明的是本發(fā)明的各種例示性具體實(shí)施例。為了厘清，未在本說明書中說明 實(shí)際實(shí)作的所有特征。當(dāng)然將了解的是，在任何此實(shí)際具體實(shí)施例的研制中，必須施作許多 實(shí)作特定性決策以達(dá)成研制者的特定目的，如符合系統(tǒng)相關(guān)與商業(yè)相關(guān)限制條件，其視實(shí) 作而不同。再者，將了解的是，此研制計(jì)劃可能復(fù)雜且耗時，不過卻屬本技術(shù)上具有普通技 能者所從事具有本揭露效益的例行事務(wù)。
[0032] 現(xiàn)在將參照【專利附圖】
【附圖說明】本專利標(biāo)的。圖式中所示意的各種結(jié)構(gòu)、系統(tǒng)及裝置其目的 僅在于說明而非為了以所屬領(lǐng)域的技術(shù)人員所熟知的細(xì)節(jié)混淆本揭露。雖然如此，仍含括 附圖以說明并且解釋本揭示的例示性實(shí)施例。應(yīng)該理解并且解讀本文的用字及詞組與所屬 相關(guān)領(lǐng)域的技術(shù)人員所理解的用字及詞組具有兼容的意義。術(shù)語或詞組的特殊定義，亦即， 有別于所屬領(lǐng)域的技術(shù)人員所理解的普通及慣用意義的定義，用意是要借由本文對于術(shù)語 或詞組的一致性用法予以隱喻。就術(shù)語或詞組用意在于具有特殊意義，亦即，不同于所屬領(lǐng) 域的技術(shù)人員所理解的術(shù)語或詞組，的方面來說，此特殊定義將在說明書中以直接并且明 確提供術(shù)語或詞組特殊定義的明確方式予以清楚提出。
[0033] 本揭露針對集成電路產(chǎn)物上所形成如導(dǎo)電線/貫孔的銅基導(dǎo)電結(jié)構(gòu)所用的阻障 層的各種新穎性形成方法。對于所屬領(lǐng)域的技術(shù)人員在完整閱讀本申請書后將輕易顯而易 知的是，本方法適用于例如NFET、PFET、CMOS等各種技術(shù)，并且可輕易應(yīng)用于包括但不局限 于ASIC、邏輯裝置、內(nèi)存裝置等在內(nèi)的各種裝置。請參閱附圖，現(xiàn)在將更詳細(xì)說明的是本文 所揭露的方法的各個例示性具體實(shí)施例。
[0034] 一般而言，用于形成銅基導(dǎo)電結(jié)構(gòu)的先前技術(shù)方法及結(jié)構(gòu)有時會為了防止或降低 最終導(dǎo)電銅結(jié)構(gòu)的非期望電子遷移而集中將鋁和錳之類的各種合金元素添加至銅基晶種 層。本文所揭露的新穎方法及結(jié)構(gòu)含括技術(shù)、材料及結(jié)構(gòu)，其中阻障層由可將含括此些合金 材料于銅晶種層中的需要消除或降低的材料所制成。基本上，本文所揭露的一個或多個阻 障層由材料組合所制成。在一個實(shí)施例中，本文所揭露的阻障層可由至少一種選自底下識 別為「Y族」材料的材料以及至少一種選自底下識別為「X族」材料的材料所組成。在本文所 使用的數(shù)序（numbering sequence)中，例如108γ的下標(biāo)（subscript)「Y」表示給定材料層 包括至少一種選自底下識別為「Y族」材料的材料，而例如l〇8 YAx的后綴（suffix)「Ax」則 表示給定材料層為包括有至少一種選自底下識別為「X族」材料的材料在內(nèi)的合金（「A」）。 來自本文所揭露的任何特定阻障層中的X與Y族的材料的相對量可取決于特定應(yīng)用而變。 基本上，Y族材料的組合量或濃度將合計(jì)為最終阻障層中X族材料的至少約2%。在某些情 況下，X與Y族材料的組合量或濃度在最終阻障層中將接近或等于約100%。
[0035] 圖2A是例示性集成電路裝置100在早期制造階段形成于半導(dǎo)體基底（圖未示） 之上的簡化圖。裝置100可為使用如導(dǎo)電線或貫孔的通常在集成電路裝置上所發(fā)現(xiàn)任何類 型的導(dǎo)電銅結(jié)構(gòu)的任何類型的集成電路裝置。于圖2A所示的制造點(diǎn)，已借由利用圖案化掩 膜層106進(jìn)行已知的光光刻及蝕刻技術(shù)而在絕緣材料層102中形例示性凹槽/貫孔104。 凹槽/貫孔104的用意是表示在任何類型的絕緣材料102中所形成的任何類型的開口、凹 部或凹槽，其中可形成導(dǎo)電銅結(jié)構(gòu)。凹槽/貫孔104可為任何期望的形狀、深度或組構(gòu)。例 如，在某些具體實(shí)施例中，凹槽/貫孔104為未延伸至下方材料層（underlying layer of material)的典型凹槽，如圖2A所示的例示性凹槽104。在其它具體實(shí)施例中，凹槽/貫孔 104可為例如典型貫孔的穿孔型特征（through-hole type feature),其整個延伸穿過絕緣 材料層102并且曝露下方材料層或下方導(dǎo)電結(jié)構(gòu)（圖未示），如下方金屬線。因此，凹槽/ 貫孔104的形狀、尺寸、深度或組構(gòu)不應(yīng)視為本發(fā)明的限制。凹槽/貫孔104可利用例示性 圖案化掩膜層106借由進(jìn)行干反應(yīng)性離子蝕刻制程等各種不同蝕刻制程的任何一種予以 形成。請繼續(xù)參閱圖2A，已在裝置100之上及凹槽/貫孔104中沉積例示性阻障層108 YAX 與110YAX、銅基晶種層112以及主體銅114的主體沉積層。
[0036] 圖2B描述產(chǎn)物100,已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平 整化制程后，用以移除位于凹槽/貫孔104外側(cè)的過剩材料并且借此界定使用一或多個本 文所揭露的新穎性阻障層結(jié)構(gòu)的銅基導(dǎo)電結(jié)構(gòu)105的一種例示性具體實(shí)施例。在一個實(shí)施 例中，一或多道CMP制程中止（stop)于層件106上。在所述實(shí)施例中，本文所揭露的兩個 例示性阻障層（108 YAX，110YAX)用于形成例示性銅基導(dǎo)電結(jié)構(gòu)105。然而，所屬領(lǐng)域的技術(shù) 人員將了解的是，在完整閱讀本申請書后，本文所揭露的導(dǎo)電銅結(jié)構(gòu)可使用一或多個本文 所揭露的新穎性阻障層予以形成，例如在圖2A至2B中，可以省略阻障層110 YAX。另外，底下 將更完全說明的是，本文所揭露的產(chǎn)物100另可包括一或多個由傳統(tǒng)阻障層材料制成的阻 障層。在一個具體實(shí)施例中，阻障層108 YAX、110YAX可由Y族及X族材料的不同組合所構(gòu)成。 例如，阻障層108 YAX可由鉭鈷構(gòu)成，而阻障層110YAX可由鉭鈦構(gòu)成。在另一個實(shí)施例中，阻 障層108 YAX可由鶴錯構(gòu)成，而阻障層110#)(可由銀猛構(gòu)成。
[0037] 在一個特殊例示性實(shí)施例中，借由在一或多個阻障層108ΥΑΧ、110 ΥΑΧ中包括各種合 金元素，晶種層112可由實(shí)質(zhì)純銅制成，亦即通常在先前技術(shù)銅晶種層中發(fā)現(xiàn)的合金元素， 如鋁和錳，未出現(xiàn)在本文所揭露的實(shí)質(zhì)純銅晶種層112中。如本文所使用并且在權(quán)利要求 書中，「實(shí)質(zhì)純銅」意指由具有所屬領(lǐng)域的技術(shù)人員所知典型成分的非合金標(biāo)材（target) 沉積的銅材料或呈至少99%純度的銅材料。
[0038] 裝置100的各個組件及層件可使用各種不同材料并且借由進(jìn)行各種已知技術(shù)而 初始形成。例如，絕緣材料層102可由例如二氧化硅、低k絕緣材料（k值低于3)等任何一 種絕緣材料所構(gòu)成，其可形成為任何期望厚度并且可借由進(jìn)行例如化學(xué)氣相沉積（CVD)制 程或旋涂式沉積（S0D)制程等形成。形成凹槽/貫孔104時使用的圖案化掩膜層106可使 用已知的光光刻及/或蝕刻技術(shù)形成。因?yàn)榭捎衫绻庾璨牧稀⒐璧?、硅氮氧化物、?氧化硅、金屬等各種材料所構(gòu)成，所以圖案化掩膜層106在本質(zhì)上屬代表性。再者，圖案化 掩膜層106可由例如接墊氧化物層（pad oxide layer)(圖未示）及形成于接墊氧化物層 上的接墊氮化硅層所構(gòu)成。因此，圖案化掩膜層106的特定形式與組成及其制作方式不應(yīng) 該視為本發(fā)明的限制。在圖案化掩膜層106由一或多個硬掩膜層構(gòu)成的情況下，此些層件 可借由進(jìn)行如CVD制程、原子層沉積（ALD)制程、物理氣相沉積（PVD)制程、或此些制程的 等離子增強(qiáng)版等各種已知的處理技術(shù)形成，并且此（些）層件的厚度可取決于特定應(yīng)用而 變。在一個例示性具體實(shí)施例中，圖案化掩膜層106為氮化硅的硬罩層，其借由進(jìn)行CVD制 程沉積氮化硅層然后使用已知側(cè)壁影像轉(zhuǎn)移技術(shù)及/或光光刻技術(shù)配合進(jìn)行已知蝕刻技 術(shù)而初始形成。
[0039] 圖2C至2D描述其中單阻障層116YAX是形成作為形成導(dǎo)電結(jié)構(gòu)105的另一例示性 具體實(shí)施例的部份制程的例示性具體實(shí)施例。圖2D描述已進(jìn)行一或多道CMP制程后的產(chǎn)物 100。在本特定實(shí)施例中，可在形成阻障層116 YAX時將材料「X」和「Y」引進(jìn)阻障層116YAX。 或者，阻障層116 YAX可單純?yōu)橐换蚨鄠€上述阻障層108YAX、110 YAX的較厚版。底下將更詳細(xì) 說明的是可形成阻障層116YA X的一種特定方式。
[0040] 本文所揭露的阻障層的厚度可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例 中，每一個阻障層108 YAX、110YAX的厚度都可為大約0. 5至3奈米。關(guān)于本文所揭露的阻障 層的形成，Y族材料包括鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)、或鋯（Zr)、以及 由此些材料制成的氮化物、硼化物或磷化物。本文所參照的X族材料包括鈦（Ti)、鈷（Co)、 釕（Ru)、錳（Μη)、鋁（A1)、鎳（Ni)、鉻（Cr)和鑰（Mo)、以及由此些材料制成的氮化物、碳化 物、碳氮化物、硼化物或磷化物。
[0041] 將參閱圖2E至2H說明本文所揭露的各種方法的一個例示性具體實(shí)施例，其中上 述「X」與「Y」數(shù)字標(biāo)號及阻障層的交叉影線底紋（cross-hatch shading)將用于幫助清楚 理解本文所揭露的方法。為此，圖2E描述于進(jìn)行保形沉積制程以形成初始阻障材料層108γ 的制造點(diǎn)的產(chǎn)物。在本實(shí)施例中，阻障層未包括任何上述X族元素，如缺乏阻障材料層l〇8Y 的任何剖面底紋所反映者。可使用例如CVD、PVD、ALD、或此些制程作業(yè)的等離子增強(qiáng)版等 任何傳統(tǒng)制程作業(yè)形成阻障材料層108 γ。
[0042] 其次，如圖2F所示，對產(chǎn)物100進(jìn)行一或多道制程作業(yè)120以將一或多種X族材料 引進(jìn)阻障材料層l〇8 Y，借此導(dǎo)致阻障材料層108ΥΑΧ的形成，如借由新的組件參考符號及另 外的層件影線所反映者，亦即，將圖2Ε與圖2F作比較。在一個例示性具體實(shí)施例中，制程作 業(yè)120可為予以進(jìn)行用以將以上所揭露X族材料至少其一引進(jìn)圖2Ε中所示阻障層108 γ內(nèi) 的等離子摻雜制程。在另一個例示性實(shí)施例中，制程作業(yè)120可為進(jìn)行用以將以上所揭露 的X族材料的至少其中的一引進(jìn)圖2E所示的阻障材料層108γ中的離子注入制程系列。為 了確保將來自X族材料的材料均勻引進(jìn)形成于凹槽/貫孔104中的阻障材料層108 γ中，此 離子注入制程系列的一個例示性具體實(shí)施例可包括垂直取向離子注入制程以及四道另外 的傾角離子注入（angled ion implantation)制程，其中產(chǎn)物100于每一道傾角注入制程 轉(zhuǎn)動約90度。在制程作業(yè)120包括至少一道離子注入制程的情況下，注入劑量及注入能量 可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例中，X族材料的注入劑量可為大約l〇e 14 至10e17離子/平方公分（cm2)，其可使用大約0. 2至20keV的注入能量等級進(jìn)行。
[0043] 將參閱圖2G至2H說明形成上述例示性阻障層110YAX的方法的一個例示性具體實(shí) 施例。為此，圖2G描述進(jìn)行保形沉積制程以在先前所形成的阻障物108 YAX上形成初始阻障 材料層11〇γ的制造點(diǎn)的產(chǎn)物100。層件11〇 γ未包括任何上述X族元素，如缺乏阻障材料層 11〇γ的任何剖面底紋所反映者。可使用例如CVD、PVD、ALD、或此些制程作業(yè)的等離子增強(qiáng) 版等傳統(tǒng)制程作業(yè)形成阻障材料層11〇 γ。
[0044] 接著，如圖2Η所示，對產(chǎn)物100進(jìn)行一或多道制程作業(yè)122以將一或多種X族材料 引進(jìn)阻障材料層110γ，借此導(dǎo)致阻障層11〇γΑ χ的形成，如層件的新的參考組件符號及另外 的交叉影線底紋所反映者，亦即，將圖2G與圖2Η作比較。在一個例示性具體實(shí)施例中，制 程作業(yè)122可如同上述的制程作業(yè)120?；旧希瞥套鳂I(yè)122可為用以將以上所揭露的X 族材料的至少其中的一引進(jìn)圖2G所示的阻障材料層110γ中所進(jìn)行的等離子摻雜制程。在 另一個例示性實(shí)施例中，制程作業(yè)122可為用以將以上所揭露的X族材料的至少其中的一 引進(jìn)圖2G所示的阻障材料層110 γ中所進(jìn)行的離子注入制程系列。為了確保將來自X族材 料的材料均勻引進(jìn)在凹槽/貫孔104內(nèi)所形成的阻障層110 γ中，此離子注入制程系列的一 個例示性具體實(shí)施例可包括垂直取向的離子注入制程以及四道另外的傾角離子注入制程， 其中產(chǎn)物100于每一個傾角注入制程轉(zhuǎn)動約90度。在制程作業(yè)122包括至少一道離子注 入制程的情況下，注入劑量及注入能量可取決于特定應(yīng)用而變。在一個例示性具體實(shí)施例 中，X族材料的注入劑量可為大約l〇e 14至10e17離子/cm2,并且其可使用大約0. 2至20keV 的注入能量等級進(jìn)行。
[0045] 如上所述，若有特殊應(yīng)用上的需要或擔(dān)保，本文所揭露的新穎性阻障層可結(jié)合一 或多個傳統(tǒng)阻障層材料使用。圖21描述一種例示性具體實(shí)施例，其中本文所揭露的新穎性 阻障層l〇8 YAx可結(jié)合由例如鉭、鈷、釕、錳、氮化鉭、氮化鈦、氮化鎢、鈦或其組合的傳統(tǒng)阻障 材料所構(gòu)成的傳統(tǒng)阻障層130來使用。阻障層130的厚度可取決于特定應(yīng)用而變，例如0. 5 至3奈米。阻障層130可由例如PVD、CVD、ALD等各種任何已知技術(shù)形成。在此所述實(shí)例 中，傳統(tǒng)阻障層130形成于阻障層108 YAX之上。之后，使用傳統(tǒng)技術(shù)形成銅晶種層112及主 體銅材料114。圖2J描述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平整化 制程以移除位于凹槽/貫孔104外側(cè)的過剩材料并借此界定利用新穎性阻障層108 YAX和傳 統(tǒng)阻障層130的銅基導(dǎo)電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0046] 圖2至2L描述傳統(tǒng)阻障層130在形成阻障層110YAX之前形成的例示性實(shí)施例。 之后，在傳統(tǒng)阻障層130之上形成阻障層110 YAX、銅晶種層112及主體銅材料114。圖2L描 述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)制程的一或多道平整化制程以移除位于凹槽/ 貫孔104外側(cè)的過剩材料并借此界定使用新穎性阻障層110 YAX和傳統(tǒng)阻障層130的銅基導(dǎo) 電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0047] 圖2M描述本文所揭露的新穎性阻障層可在沉積制程124中形成的例示性具體實(shí) 施例，其中來自Y族與X族的材料于阻障層正在形成時被引進(jìn)。在一個實(shí)施例中，制程124 可為CVD、ALD、或PVD制程，在這期間，一或多種選自Y族的材料以及一或多種選自X族的 材料在例示性阻障層116 YAX形成于凹槽/貫孔194中及之上時出現(xiàn)或被引進(jìn)。例如，制程 作業(yè)124可為利用選自Y與X族的材料所構(gòu)成的單一標(biāo)材的PVD制程?；蛘撸瞥套鳂I(yè)124 可為使用兩種分離標(biāo)材的PVD制程（共濺鍍制程），其中標(biāo)材的一包含至少選自Y族的材料 并且另一種標(biāo)材包括來自X族的材料。在制程作業(yè)124為CVD制程的情況下，可在CVD制 程期間引進(jìn)適當(dāng)?shù)那膀?qū)物（precursor)。于圖2M所示的制造點(diǎn)，可在阻障層116 YAX之上形 成本文所揭露的額外新穎性阻障層、傳統(tǒng)阻障層130及/或銅晶種層112。之后，可在凹槽 /貫孔104中形成主體銅材料114并且可進(jìn)行CMP制程以移除位于凹槽/貫孔104外側(cè)的 過剩材料。
[0048] 圖2N至20描述其中例示性硅層140形成于一或多個本文所揭露的新穎性阻障層 與銅晶種層112之間的例示性實(shí)施例。硅層140的厚度可取決于特定應(yīng)用而變，例如0. 5 至3奈米。硅層140可借由例如PVD、CVD、ALD等各種已知技術(shù)中的任何一種形成。在所述 實(shí)施例中，硅層140形成于阻障層110 YAX之上。之后，使用傳統(tǒng)技術(shù)形成銅晶種層112和主 體銅材料114。圖20描述已對產(chǎn)物100進(jìn)行如化學(xué)機(jī)械研磨（CMP)的一或多道平整化制 程以移除位于凹槽/貫孔104外側(cè)的過剩材料并借此界定使用新穎性阻障層108 YAX、110YAX 及硅層140的銅基導(dǎo)電結(jié)構(gòu)105的一個例示性具體實(shí)施例后的產(chǎn)物100。
[0049] 圖2P至2Q描述其中例示性硅層140形成于新穎性阻障層116YAX與銅晶種層112 之間的例示性實(shí)施例。
[0050] 以上所揭示的特殊具體實(shí)施例僅屬例示性，因?yàn)閷τ谑芑萦诒窘沂緝?nèi)容的教示的 本【技術(shù)領(lǐng)域】中具有通常知識者而言，本發(fā)明顯然能以不同但等效的方式進(jìn)行修改以及實(shí) 施。例如，前述制程步驟可用不同順序?qū)嵤?。另外，除了?quán)利要求書中所述者以外，對于本 文所示構(gòu)造或設(shè)計(jì)的細(xì)節(jié)無限制用意。因此，顯然可對以上所揭示的特殊具體實(shí)施例進(jìn)行 改變或改進(jìn)，并且所有此等變化皆視為在本發(fā)明的范疇及精神內(nèi)。因此，本文所謀求的保護(hù) 如權(quán)利要求書中所提出者。
【權(quán)利要求】
1. 一種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層； 在形成該阻障層后，進(jìn)行至少一道制程作業(yè)，以將錳引進(jìn)該阻障層中，并借此界定含錳 阻障層； 在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，以借此界定銅基導(dǎo)電結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)行該至少一道制程作業(yè)包含進(jìn)行以下 其中一者：等離子摻雜制程作業(yè)或至少一道離子注入制程。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于，進(jìn)行該至少一道離子注入制程包含進(jìn)行 垂直取向離子注入制程及多個傾角離子注入制程。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該阻障層由后述材料中的至少其中一者 所構(gòu)成：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)。
5. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該銅基晶種層不含錳。
6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該銅基導(dǎo)電結(jié)構(gòu)是導(dǎo)電線或?qū)щ娯灴椎?其中一者。
7. 根據(jù)權(quán)利要求1所述的方法，更包含鄰近該絕緣材料層或該含錳阻障層的其中一者 而形成傳統(tǒng)阻障層，其中，該傳統(tǒng)阻障層由鉭、鈷、釕、錳、氮化鉭、氮化鈦、鈦或此等材料的 任意組合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
8. 根據(jù)權(quán)利要求1所述的方法，其特征在于，該實(shí)質(zhì)純銅晶種層形成于該含錳阻障層 上。
9. 一種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層，該阻障層由后述材料的至少其中一者所構(gòu)成：鉭 (Ta)、銀（Nb)、鎢（W)、fL (V)、鉿（Hf)、鈦（Ti)以及鋯（Zr); 在形成該阻障層后，進(jìn)行等離子摻雜制程作業(yè)或至少一道離子注入制程的其中一者， 以將錳引進(jìn)該阻障層，并借此界定含錳阻障層； 在該含錳阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，進(jìn)行該至少一道離子注入制程包含進(jìn)行 垂直取向離子注入制程以及多個傾角離子注入制程。
11. 根據(jù)權(quán)利要求9所述的方法，更包含鄰近該絕緣材料層或該含錳阻障層的其中一 者而形成傳統(tǒng)阻障層，其中，該傳統(tǒng)阻障層由鉭、鈷、釕、錳、氮化鉭、氮化鈦、鈦或此等材料 的任意組合、或此等材料的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
12. 根據(jù)權(quán)利要求9所述的方法，其特征在于，該實(shí)質(zhì)純銅晶種層形成于該含錳阻障層 上。
13. -種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成阻障層； 在形成該阻障層后，進(jìn)行垂直取向離子注入制程和多個傾角離子注入制程，以將錳引 進(jìn)該阻障層中，并借此界定含錳阻障層； 在該含錳阻障層上形成實(shí)質(zhì)純銅基晶種層； 在該實(shí)質(zhì)純銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，該阻障層由后述材料的至少其中一者 所構(gòu)成：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)以及鋯（Zr)。
15. -種方法，包含： 在絕緣材料層中形成凹槽/貫孔； 在至少該凹槽/貫孔中形成第一阻障層，該第一阻障層由第一材料組合所構(gòu)成，其包 括后述Y族材料的至少其中一者：鉭（Ta)、鈮（Nb)、鎢（W)、釩（V)、鉿（Hf)、鈦（Ti)和鋯 (Zr)，以及后述X族材料的至少其中一者：鈦（Ti)、鈷（Co)、釕（Ru)、錳（Μη)、鋁（A1)、鎳 (Ni)、鉻（Cr)和鑰（Mo); 在形成該第一阻障層后，于該第一阻障層之上形成第二阻障層，該第二阻障層由第二 材料組合所構(gòu)成，其包括該Y族材料的至少其中一者和該X族材料的至少其中一者，其中， 該第二材料組合不同于該第一材料組合； 在該第二阻障層之上形成實(shí)質(zhì)純銅基晶種層； 在該銅基晶種層之上沉積主體銅基材料，以便過量填充該凹槽/貫孔；以及 移除位于該凹槽/貫孔外側(cè)的過剩材料，借此界定銅基導(dǎo)電結(jié)構(gòu)。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于，該第一阻障層由該Y族材料的任何一者 的碳化物、碳氮化物、硼化物或磷化物所構(gòu)成。
【文檔編號】H01L21/768GK104051335SQ201410098150
【公開日】2014年9月17日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】B·辛茨, F·科琴斯基 申請人:格羅方德半導(dǎo)體公司
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點(diǎn)贊！
1