可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管的制作方法
【專利摘要】本實用新型公開了一種可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管，包括襯底（20）及N外延層（21）；N外延層（21）中設有柱形溝槽，柱形溝槽內(nèi)部生長柵氧化層（26），柱形柵電極（25）通過柵氧化層（26）與N外延層（21）相互電隔離；體區(qū)（22）的上方設有源區(qū)（24），源區(qū)（24）之間設有歐姆接觸區(qū)（23），芯片表面設有淀積的隔離氧化層，隔離氧化層上與柱形柵電極（25）相對應的位置刻蝕有柱形柵極接觸孔（28），與歐姆接觸區(qū)（23）相對應的位置刻蝕有源極接觸孔（27）。本實用新型改變了現(xiàn)有MOSFET柵極的導電方式，減小了柵極電阻Rg和柵極電荷Qg；可以更快把輸入電容充滿電，更快的開啟MOSFET，從而提高開關速度。
【專利說明】可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管
【技術領域】
[0001]本實用新型涉及一種可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管。【背景技術】
[0002]作為功率MOSFET來說，有兩項參數(shù)是最重要的:一個是Rdsm,即導通時的漏源電阻；另一個是Qg，即柵極電荷，實際即柵極電容。柵極電容細分起來可分成幾個部分，與器件的外特性輸入與輸出電容也有較復雜的關系。除此之外有些瞬態(tài)參數(shù)也需要考慮。MOSFET常常用在頻率較高的場合，開關損耗在頻率提高時愈來愈占主要位置，降低柵電荷，可有效降低開關損耗。
[0003]為了降低柵電荷，從MOSFET結構理解，為減小電容，增加氧化層厚度當然是措施之一，降低溝道區(qū)的摻雜濃度也是一個相似的措施。此外，就需要縮小電容板的面積，也就是要減小柵極面積?？s小原胞面積增加原胞密度從單個原胞來看，似乎可以縮小多晶硅層的寬度，但從整體來講，其總的柵極覆蓋面積實際上是增加的。從這一點來看，增加原胞密度和減小電容存在一定的矛盾。
[0004]圖1為傳統(tǒng)溝槽MOSFET的結構示意圖，傳統(tǒng)溝槽MOSFET的柵極是通過芯片外圍的金屬連接溝槽多晶硅通道(15)把電位傳導到芯片內(nèi)部的，由于溝槽多晶硅通道(15)的電阻率較高，因此整個溝槽MOSFET的柵極電阻Rg較大，器件的柵極電荷Qg也較高。
實用新型內(nèi)容
[0005]本實用新型的目的在于克服現(xiàn)有技術的不足，提供一種柱形柵極結構的可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管，改變現(xiàn)有MOSFET柵極的導電方式，通過芯片表面第一層金屬與柱形柵極直接連接，直接把電位傳導到芯片內(nèi)部，減小柵極電阻Rg的同時降低柵極電荷Qg。
[0006]本實用新型的目的是通過以下技術方案來實現(xiàn)的:可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管，它包括襯底及位于襯底上的N外延層；
[0007]N外延層中設有柱形溝槽，柱形溝槽內(nèi)部生長柵氧化層，柱形溝槽的兩側設有由多晶硅淀積形成的柱形柵電極，淀積多晶硅在器件結構的表面上，并填充柱形溝槽內(nèi)部至整個表面，柱形柵電極通過柵氧化層與N外延層相互電隔離；
[0008]柵氧化層之間設有體區(qū)，體區(qū)的上方設有源區(qū)，源區(qū)之間設有歐姆接觸區(qū)，芯片表面設有淀積的隔離氧化層，隔離氧化層上與柱形柵電極相對應的位置刻蝕有柱形柵極接觸孔，與歐姆接觸區(qū)相對應的位置刻蝕有源極接觸孔。
[0009]進一步地，多晶硅為摻有磷的N型雜質。
[0010]進一步地，體區(qū)注入為硼的P型雜質。
[0011]進一步地,源區(qū)注入為砷的N型雜質。
[0012]進一步地，歐姆接觸區(qū)注入為二氟化硼的P型雜質。
[0013]本實用新型的有益效果是:[0014]I)本實用新型提出的Column Gate MOSFET改變了現(xiàn)有MOSFET柵極的導電方式，芯片表面第一層金屬通過柱形柵極接觸孔直接與柱形柵極連接，直接把電位傳導到芯片內(nèi)部，由于金屬比溝槽多晶硅通道的電阻率低，因此減小了柵極電阻Rg ;柱形柵極與溝槽多晶娃通道相比，器件的棚極電荷Qg也有一定的減少；
[0015]2)在有效溝道寬度相同且驅動電路輸入相同驅動電流Ig的情況下，同樣的柵極電容，由于本實用新型Column Gate MOSFET的柵極電阻Rg比較小，同時采用柱形柵極結構也減小了柵極電荷Qg，因此，可以更快把輸入電容充滿電，更快的開啟M0SFET，從而提高開關速度；
[0016]3)歐姆接觸區(qū)注入的為P型雜質，可降低歐姆接觸區(qū)與金屬接觸的電阻，防止器件中寄生NPN晶體管的誤開啟，避免功率MOSFET不受柵極控制而失效的情況。
【專利附圖】

【附圖說明】
[0017]圖1為傳統(tǒng)溝槽MOSFET的結構剖面圖；
[0018]圖2為本實用新型柱柵MOSFET的結構剖面圖；
[0019]圖中，15-傳統(tǒng)MOSFET結構溝槽多晶硅通道，20-襯底，21-N外延層，22-體區(qū)，23-歐姆接觸區(qū)，24-源區(qū)，25-柱形柵電極，26-柵氧化層，27-源極接觸孔，28-柱形柵極接觸孔。
【具體實施方式】
[0020]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0021]如圖2所示，可有效降低柵極電阻和柵極電容的柱柵金氧半場效晶體管，它包括襯底20及位于襯底20上的N外延層21，N外延層21即N漂移區(qū)；襯底20被重摻雜到N型雜質的電阻率為I?3%。ohm-cm的范圍，N漂移區(qū)的N型雜質摻雜濃度根據(jù)器件的耐壓決定。
[0022]N外延層21中設有柱形溝槽，柱形溝槽內(nèi)部生長柵氧化層26，柱形溝槽的兩側設有由多晶硅淀積形成的柱形柵電極25，淀積多晶硅在器件結構的表面上，并填充柱形溝槽內(nèi)部至整個表面，柱形柵電極25通過柵氧化層26與N漂移區(qū)相互電隔離。
[0023]柵氧化層26之間設有體區(qū)22，體區(qū)22的上方設有源區(qū)24，源區(qū)24之間設有歐姆接觸區(qū)23，芯片表面設有淀積的隔離氧化層，隔離氧化層上與柱形柵電極25相對應的位置刻蝕有柱形柵極接觸孔28，與歐姆接觸區(qū)23相對應的位置刻蝕有源極接觸孔27。
[0024]其中，多晶硅摻有磷的N型雜質。
[0025]其中，體區(qū)22注入為硼的P型雜質，具體劑量和能量根據(jù)器件要求的閾值電壓決定。
[0026]其中，源區(qū)24注入為砷的N型雜質，最后濃度比N漂移區(qū)的濃度高兩個數(shù)量級即可。
[0027]其中，歐姆接觸區(qū)23注入為二氟化硼的P型雜質。目的是降低歐姆接觸區(qū)23與金屬接觸的電阻，防止器件中寄生NPN晶體管的誤開啟，此寄生晶體管一旦開啟，功率MOSFET將不受柵極控制，造成器件失效。
【權利要求】
1.可有效降低柵極電阻和柵極電容的柱柵金屬氧半場效晶體管，其特征在于:它包括襯底(20)及位于襯底(20)上的N外延層(21)； N外延層(21)中設有柱形溝槽，柱形溝槽內(nèi)部生長柵氧化層(26)，柱形溝槽的兩側設有由多晶硅淀積形成的柱形柵電極(25)，淀積多晶硅在器件結構的表面上，并填充柱形溝槽內(nèi)部至整個表面，柱形柵電極(25)通過柵氧化層(26)與N外延層(21)相互電隔離； 柵氧化層(26)之間設有體區(qū)(22)，體區(qū)(22)的上方設有源區(qū)(24)，源區(qū)(24)之間設有歐姆接觸區(qū)(23)，芯片表面設有淀積的隔離氧化層，隔離氧化層上與柱形柵電極(25)相對應的位置刻蝕有柱形柵極接觸孔(28)，與歐姆接觸區(qū)(23)相對應的位置刻蝕有源極接觸孔(27)。
【文檔編號】H01L29/78GK203553174SQ201320360360
【公開日】2014年4月16日 申請日期:2013年6月24日 優(yōu)先權日:2013年6月24日
【發(fā)明者】王新, 朱懷宇 申請人:成都瑞芯電子有限公司