一種半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括以下步驟：提供襯底；在襯底上分別形成NMOS和PMOS的偽柵堆疊及其側(cè)墻、源/漏區(qū)和層間介質(zhì)層；去除所述偽柵堆疊形成偽柵空位，暴露襯底上形成的柵極介質(zhì)層或者在偽柵空位中的襯底上形成柵極介質(zhì)層；在所述NMOS和PMOS結(jié)構(gòu)上形成PMOS功函數(shù)調(diào)節(jié)層；在所述NMOS和PMOS結(jié)構(gòu)上形成阻擋層；去除NMOS結(jié)構(gòu)上的阻擋層；在所述NMOS和PMOS結(jié)構(gòu)上形成NMOS功函數(shù)調(diào)節(jié)層；去除PMOS上的NMOS功函數(shù)調(diào)節(jié)層；在所述NMOS和PMOS結(jié)構(gòu)上形成接觸金屬層。相應(yīng)地，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)。本發(fā)明的PMOS柵極疊層中只有PMOS功函數(shù)調(diào)節(jié)層，使金屬填充變得容易，同時(shí)也降低了PMOS的柵極電阻。
【專利說明】一種半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體柵極結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體行業(yè)現(xiàn)有技術(shù)中，柵極工藝普遍采用替代柵工藝。柵極結(jié)構(gòu)通常由多層材料構(gòu)成，如柵極介質(zhì)層、功函數(shù)調(diào)節(jié)層以及柵極金屬層。由于尺寸減小，高寬比增加，柵的填充越來越難，從而導(dǎo)致柵的填充有洞(void)，填充不充分，導(dǎo)致電阻增加，可靠性變差。
[0003]由于器件類型不同，PMOS和NMOS的功函數(shù)調(diào)節(jié)層需要使用不同的材料，這給IC工藝帶來了很大的困難?，F(xiàn)有技術(shù)中一般采用TiN作為PMOS的功函數(shù)調(diào)節(jié)層材料，使用TiN/TiAl作為NMOS的功函數(shù)調(diào)節(jié)層材料。在制作中，為了降低工藝復(fù)雜度，往往對(duì)PMOS和NMOS同時(shí)淀積的方法完成功函數(shù)調(diào)節(jié)層的制作，采用隔離層將PMOS上的TiAl層同PMOS的功函數(shù)調(diào)節(jié)層分開。
[0004]這種制造方法會(huì)增加?xùn)艠O疊層的厚度，淀積時(shí)柵極側(cè)壁的材料層厚度也隨之增力口，這進(jìn)一步減小了柵極金屬的有效填充空間。隨著三維Finfet結(jié)構(gòu)的出現(xiàn)，以及柵長的不斷減小，柵極填充空間也隨之減小，采用三維結(jié)構(gòu)后，需要填充的柵開口深度變深，而且頂部和側(cè)壁都要填充，使得后續(xù)的接觸金屬的填充變得困難，同時(shí)還會(huì)使得柵極接觸電阻增加，增大了器件功耗，影響器件性能。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種可以解決上述問題的半導(dǎo)體結(jié)構(gòu)及其制造方法。
[0006]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括以下步驟:
[0007]a.提供襯底；
[0008]b.在襯底上分別形成NMOS和PMOS的偽柵堆疊及其側(cè)墻、源/漏區(qū)和層間介質(zhì)層；
[0009]c.去除所述偽柵堆疊形成偽柵空位，暴露襯底上形成的柵極介質(zhì)層或者在偽柵空位中的襯底上形成柵極介質(zhì)層；
[0010]d.在所述NMOS和PMOS結(jié)構(gòu)上形成PMOS功函數(shù)調(diào)節(jié)層；
[0011]e.在所述NMOS和PMOS結(jié)構(gòu)上形成阻擋層；
[0012]f.去除NMOS結(jié)構(gòu)上的阻擋層；
[0013]g.在所述NMOS和PMOS結(jié)構(gòu)上形成NMOS功函數(shù)調(diào)節(jié)層；
[0014]h.去除PMOS上的NMOS功函數(shù)調(diào)節(jié)層和阻擋層；
[0015]1.在所述NMOS和PMOS結(jié)構(gòu)上形成TiN襯層和接觸金屬層。
[0016]根據(jù)本發(fā)明的另一個(gè)方面，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括:
[0017]襯底；
[0018]NMOS器件和PMOS器件，其形成在所述襯底之上；
[0019]所述NMOS器件和PMOS器件分別包括:[0020]柵堆疊，其位于所述襯底之上；
[0021]在NMOS器件中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、PMOS功函數(shù)調(diào)節(jié)層、NMOS功函數(shù)調(diào)節(jié)層和接觸金屬層；
[0022]在PMOS器件中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、PMOS功函數(shù)調(diào)節(jié)層和接觸金屬層；
[0023]側(cè)墻，位于所述柵堆疊的側(cè)壁上；
[0024]層間介質(zhì)層，位于所述襯底之上，側(cè)墻兩側(cè)；
[0025]源/漏區(qū)，位于所述柵堆疊兩側(cè)的襯底中。
[0026]與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點(diǎn):通過增加了對(duì)PMOS中的NMOS功函數(shù)調(diào)節(jié)層的刻蝕步驟，使得PMOS柵極疊層中只有PMOS功函數(shù)調(diào)節(jié)層，有效的釋放了空間，使金屬填充變得容易，同時(shí)也降低了 PMOS的柵極電阻。
【專利附圖】

【附圖說明】
[0027]通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯。
[0028]圖1為根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體結(jié)構(gòu)制造方法的流程圖；
[0029]圖2至圖8為按照?qǐng)D1所示流程制造半導(dǎo)體結(jié)構(gòu)的各個(gè)階段的剖面示意圖；
[0030]圖9和圖12分別為本發(fā)明的實(shí)施例中NMOS和PMOS的FINFET三維立體圖；
[0031]圖10、圖11、圖13和圖14分別為圖9和圖12不同方向的剖面圖。
【具體實(shí)施方式】
[0032]下面詳細(xì)描述本發(fā)明的實(shí)施例。
[0033]所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。
[0034]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法。下面，將結(jié)合圖2至圖8通過本發(fā)明的一個(gè)實(shí)施例對(duì)圖1形成半導(dǎo)體結(jié)構(gòu)的方法進(jìn)行具體描述。如圖1所示，本發(fā)明所提供的制造方法包括以下步驟:
[0035]在步驟SlOl中，提供襯底100。
[0036]具體地，首先提供襯底100。在本實(shí)施例中，所述襯底100為硅襯底在其他實(shí)施例中，所述襯底100可以包括其他基本半導(dǎo)體，例如鍺?；蛘撸r底100可以包括化合物半導(dǎo)體,例如砷化鎵、砷化銦。
[0037]接著，在所述襯底100中形成隔離區(qū)，例如淺溝槽隔離(STI)結(jié)構(gòu)110，以便電隔離相鄰的場(chǎng)效應(yīng)晶體管器件。器件可以是平面器件，也可以是如FINFET的三維器件。本方法更適用于如FINFET的三維器件，是由于在FINFET三維器件制造過程中，采用替代柵工藝進(jìn)行柵填充時(shí)。由于柵長的不斷減小，柵極填充空間也隨之減小，需要填充的柵開口深度變深，而且頂部和側(cè)壁都要填充，使得后續(xù)的接觸金屬柵電極的填充變得困難，同時(shí)還會(huì)使得柵極接觸電阻增加，增大了器件功耗，影響器件性能。
[0038]在步驟S102中，在襯底上分別形成NMOS和PMOS的偽柵堆疊及其側(cè)墻、源/漏區(qū)和層間介質(zhì)層。所述偽柵堆疊包括高K柵介質(zhì)和偽柵極，偽柵極通常由多晶硅組成。
[0039]具體地,如圖2所示,首先,在襯底100之上形成偽柵。其中偽柵包括偽柵極102,也可以包括高K柵介質(zhì)。所述偽柵極102通過沉積多晶硅、多晶SiGe、非晶硅，和/或摻雜或未摻雜的氧化娃及氮化娃、氮氧化娃、碳化娃，甚至金屬來形成。其材料要與層間介質(zhì)層的材料有刻蝕選擇性。然后以所述偽柵堆疊作為阻擋層，通過向襯底100中注入P型或N型摻雜物或雜質(zhì)，在所述偽柵堆疊兩側(cè)形成源/漏區(qū)。
[0040]然后在所述偽柵堆疊102兩側(cè)形成側(cè)墻，所述側(cè)墻的材料為Si02、Si3N4、SiON。最后在襯底100上形成層間介質(zhì)層105，所述層間介質(zhì)層的材料為Si02、Si0F、SiC0H、Si0、SiC0、SiC0N、Si0N、磷硅玻璃PSG、硼磷硅玻璃BPSG。通過淀積形成層間介質(zhì)層105后，可進(jìn)行一步CMP工藝，使得偽柵堆疊的上表面和層間介質(zhì)層的上表面齊平，以方便接下來的工藝。
[0041]在步驟S103中，去除所述偽柵堆疊形成偽柵空位，在偽柵空位中的襯底上形成或露出高K柵介質(zhì)層，或者高K柵介質(zhì)層上面可以包括一定的TiN，以保護(hù)高K柵介質(zhì)。
[0042]具體地，首先通過選擇性刻蝕將偽柵堆疊刻蝕掉，直至露出高K柵介質(zhì)層(或者高K柵介質(zhì)層上面可以包括一定的TiN，以保護(hù)高K柵介質(zhì))，或者露出襯底100。然后在偽柵空位的底部淀積一層?xùn)艠O介質(zhì)層，可以優(yōu)選用ALD、PVD等，在本實(shí)施例中，所述柵介質(zhì)層可以為氧化硅或氮化硅及其組合形成，在其他實(shí)施例中，也可以是高K介質(zhì)，例如，HfO2, HfSiO,HfSiON,HfTaO,HfTiO,HfZrO,HfLaO中的一種或其組合，或包括高K介質(zhì)與氧化硅或氮化硅的組合結(jié)構(gòu)，其厚度可以為lnm-5nm。
[0043]在其它實(shí)施例中，也可在步驟S102形成偽柵堆疊之前先形成高K柵極介質(zhì)層，然后在接下來的刻蝕步驟中，刻蝕至柵極介質(zhì)層及其保護(hù)層(或者高K柵介質(zhì)層上面可以包括一定的TiN，以保護(hù)高K柵介質(zhì))停止皆可。在形成偽柵堆疊之前先形成柵極高K介質(zhì)層的效果會(huì)稍好，原因在于這種情況下，偽柵空位的側(cè)壁上不會(huì)有高K介質(zhì)層。柵電極的填充會(huì)更加充分。
[0044]在步驟S104中，在所述NMOS和PMOS結(jié)構(gòu)上形成PMOS功函數(shù)調(diào)節(jié)層。
[0045]具體地，如圖3所示，在整個(gè)半導(dǎo)體結(jié)構(gòu)(包括NMOS和PMOS器件)的表面，此時(shí)包括層間介質(zhì)層105、側(cè)墻和柵極介質(zhì)層的表面形成一層PMOS功函數(shù)調(diào)節(jié)層201。形成工藝可選擇PVD、CVD、ALD、PLD、MOCVD、PEALD、濺射、分子束淀積(MBE )等電鍍或者沉積工藝。在本實(shí)施例中所述PMOS功函數(shù)調(diào)節(jié)層的材料為TiN。在其它實(shí)施例中也可選用其它合適的材料。
[0046]在步驟S105中，在所述NMOS和PMOS結(jié)構(gòu)上形成阻擋層。
[0047]具體地，如圖4所示，在整個(gè)半導(dǎo)體結(jié)構(gòu)(包括NMOS和PMOS器件)的表面，此時(shí)表面為剛淀積的PMOS功函數(shù)調(diào)節(jié)層201，形成一層阻擋層202，方法可以是ALD。在本實(shí)施例中，所述PMOS功函數(shù)調(diào)節(jié)層201為TiN或基于TiN的材料；所述阻擋層202的材料可以為雙層結(jié)構(gòu)，第一層較薄，為基于Ta的襯層,第二層較厚,為TiN、基于TiN的材料。在阻擋層的設(shè)計(jì)上，要考慮到后續(xù)制程中的過刻厚度，在其它實(shí)施例中也可選用其它合適的材料。主要是因?yàn)門iN和Ta之間的選擇性好?？梢圆捎脻穹涛g?？梢钥涛g得比較均勻，確保側(cè)壁上的也被刻蝕掉，從而為后續(xù)的填充增加空間。這一點(diǎn)針對(duì)FINFET的制程尤為重要，因?yàn)镕INFET的柵在FIN的側(cè)壁上形成。另外一個(gè)有益效果是可以避免干法刻蝕時(shí)產(chǎn)生重的等離子損傷。此在靠近柵介質(zhì)的地方尤為重要。
[0048]在步驟S106中，去除NMOS上的阻擋層。
[0049]具體地，如圖5所示，首先通過圖形化的方式在PMOS結(jié)構(gòu)的表面涂覆一層光刻膠300，然后以此光刻膠作為阻擋層對(duì)NMOS結(jié)構(gòu)中的阻擋層202進(jìn)行刻蝕。可以是干濕法相結(jié)合，最后一步優(yōu)選為濕法刻蝕。有益效果為可以刻蝕得比較均勻，確保側(cè)壁上的也被刻蝕掉，從而為后續(xù)的填充增加空間。這一點(diǎn)針對(duì)FINFET的制程尤為重要。在本實(shí)施例中所用的刻蝕方法是濕法刻蝕，刻蝕至露出PMOS功函數(shù)調(diào)節(jié)層201時(shí)停止。
[0050]在步驟S107中，在所述NMOS和PMOS結(jié)構(gòu)上形成NMOS功函數(shù)調(diào)節(jié)層(例如為TiAl層)。[0051]具體的，首先將PMOS結(jié)構(gòu)表面的光刻膠去除，然后在整個(gè)半導(dǎo)體結(jié)構(gòu)(包括NMOS和PMOS器件)的表面，此時(shí)NMOS表面為PMOS功函數(shù)調(diào)節(jié)層201，PMOS表面為阻擋層202，淀積NMOS功函數(shù)調(diào)節(jié)層，如圖6所示。淀積NMOS功函數(shù)調(diào)節(jié)層203，NMOS功函數(shù)調(diào)節(jié)層203的材料為TiAl。在后續(xù)的工藝中，PMOS功函數(shù)調(diào)節(jié)層TiN201和NMOS功函數(shù)調(diào)節(jié)層TiA1203可通過加熱使Al原子擴(kuò)散，形成適合NMOS器件的功函數(shù)調(diào)節(jié)層，即TiAlN層。在其它實(shí)施例中也可選用其它合適的功函數(shù)調(diào)節(jié)層。
[0052]在步驟S108中，去除PMOS上的NMOS功函數(shù)調(diào)節(jié)層。
[0053]具體的，如圖7所示，首先在NMOS結(jié)構(gòu)的表面涂覆一層光刻膠305，然后以此光刻膠作為阻擋層，對(duì)PMOS表面的NMOS功函數(shù)調(diào)節(jié)層TiAl層和阻擋層(例如，為TiN層)進(jìn)行刻蝕。
[0054]在本實(shí)施例中，具體刻蝕可以考慮以下幾步的干濕法相結(jié)合的刻蝕方法。可以先通過干法刻蝕將PMOS表面的NMOS功函數(shù)調(diào)節(jié)層(例如，為TiAl層)203刻蝕掉?？梢杂幸欢ǖ倪^刻，保證TiAl刻得完全，停在阻擋層--Ν202上?？套钃鯇覶iN202時(shí)，可以用濕法，停在含Ta的襯層上，主要是因?yàn)門iN和Ta之間的選擇性好。至露出PMOS功函數(shù)調(diào)節(jié)層201時(shí)停止。在其它實(shí)施例中，本領(lǐng)域的人員可根據(jù)實(shí)際的需要和工藝水平自由選擇刻蝕的停止位置，比如或刻蝕至阻擋層202停止，或是刻蝕到某一層的中間時(shí)停止都可以。
[0055]在步驟S109中，在所述NMOS和PMOS結(jié)構(gòu)上形成柵電極金屬層。(因?yàn)楣瘮?shù)層電阻大)需要用低電阻金屬，可以用鎢(W)，可以優(yōu)選用ALD來沉積。
[0056]具體的，首先刻蝕去除NMOS結(jié)構(gòu)表面的光刻膠，如圖8所示，然后在NMOS器件和PMOS器件的功函數(shù)層上的偽柵空間內(nèi)填充柵極材料形成柵極疊層，所述柵極疊層可以包括TiN襯層和W接觸金屬層(其中TiN襯層的作用是阻擋柵電極，比如金屬W原子的擴(kuò)散)。
[0057]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):通過增加了對(duì)PMOS中的NMOS功函數(shù)調(diào)節(jié)層的刻蝕步驟，使得PMOS柵極疊層中只有PMOS功函數(shù)調(diào)節(jié)層，有效的釋放了空間，讓PMOS填充的柵金屬量和NMOS填充的柵金屬量接近。甚至比NMOS更多。因?yàn)镹MOS有TiAl和TiN0 PMOS只有TiN。所以，使PMOS的柵金屬填充變得容易，同時(shí)也降低了 PMOS的柵極電阻。
[0058]在另一個(gè)實(shí)施例中，本發(fā)明還可用于FINFET結(jié)構(gòu)及其制造工藝，通過增加了對(duì)PMOS中的NMOS功函數(shù)調(diào)節(jié)層的刻蝕步驟，使得P型FINFET柵極疊層中只有P型功函數(shù)調(diào)節(jié)層，如圖9和圖12所示，其中圖9為NMOS的FINFET三維結(jié)構(gòu)的立體圖；圖12為PMOS的FINFET三維結(jié)構(gòu)的立體圖。可以看出，與現(xiàn)有技術(shù)相比，N型和P型FINFET柵極疊層的層數(shù)均被有效減小。圖10為圖9中沿A-A方向的剖面圖，圖11為圖9中沿B-B方向的剖面圖，可以看出，在柵極金屬與鰭片之間僅有兩層?xùn)艠O疊層，即P型功函數(shù)調(diào)節(jié)層201和N型功函數(shù)調(diào)節(jié)層203;同樣的，圖13為圖12中沿A-A方向的剖面圖，圖14為圖12中沿B-B方向的剖面圖，可以看出，在柵極金屬與鰭片之間僅有一層?xùn)艠O疊層，即P型功函數(shù)調(diào)節(jié)層201。通過本實(shí)施例的方法，可以有效的釋放了空間，使金屬填充變得容易，同時(shí)也降低了PMOS的柵極電阻。根據(jù)本發(fā)明的另一個(gè)方面，還提供了一種半導(dǎo)體結(jié)構(gòu)，請(qǐng)參考圖8。如圖所示，該半導(dǎo)體結(jié)構(gòu)包括:
[0059]襯底100 ；
[0060]柵堆疊，位于所述襯底100之上；
[0061]在NMOS中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、NMOS功函數(shù)調(diào)節(jié)層和接觸金屬層205 ；
[0062]在PMOS中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、PMOS功函數(shù)調(diào)節(jié)層201和接觸金屬層205 ；
[0063]側(cè)墻104，位于所述柵堆疊的側(cè)壁上；
[0064]層間介質(zhì)層105，位于所述襯底100之上，側(cè)墻104兩側(cè)；
[0065]源/漏區(qū)，位于所述柵堆疊兩側(cè)的襯底100中。
[0066]具體地，在本實(shí)施例中，所述襯底100為硅襯底(例如硅晶片)。在其他實(shí)施例中，所述襯底100可以包括其他基本半導(dǎo)體(如II1- V族材料)，例如鍺?；蛘?，襯底100可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦。典型地，襯底100可以具有但不限于約幾百微米的厚度，例如可以在400 μ m-800 μ m的厚度范圍內(nèi)。在所述襯底100中具有隔離區(qū)，例如淺溝槽隔離(STI)結(jié)構(gòu)110，以便電隔離連續(xù)的場(chǎng)效應(yīng)晶體管器件。
[0067]所述柵堆疊位于所述襯底100之上。如圖所示，其中位于柵堆疊最下層的柵極介質(zhì)層和最上層的接觸金屬層205對(duì)于NMOS器件結(jié)構(gòu)和PMOS器件結(jié)構(gòu)來說是相同的。所述柵介質(zhì)層的材料為高K介質(zhì)，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、HfLaO、中的一種或其組合，或包括高K介質(zhì)與氧化硅或氮化硅的組合結(jié)構(gòu)，其厚度范圍為lnm-5nm。所述接觸金屬層205為金屬或金屬合金，包括Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其組合。
[0068]功函數(shù)調(diào)節(jié)層對(duì)于對(duì)于NMOS器件結(jié)構(gòu)和PMOS器件結(jié)構(gòu)來說是不同的。具體的，在本實(shí)施例中NMOS器件的功函數(shù)調(diào)節(jié)層包括第一功函數(shù)調(diào)節(jié)層TiN和第二功函數(shù)調(diào)節(jié)層TiAl，并且在后續(xù)的加熱工藝中，由于Al原子的擴(kuò)散這兩層功函數(shù)調(diào)節(jié)層會(huì)形成TiAlN層，即NMOS功函數(shù)調(diào)節(jié)層。而PMOS的功函數(shù)調(diào)節(jié)層只包括一層TiN。在其它實(shí)施例中，NMOS器件和PMOS器件的功函數(shù)調(diào)節(jié)層也可選用其它合適的材料。
[0069]根據(jù)刻蝕深度的不同，在PMOS功函數(shù)調(diào)節(jié)層的上方還可以選擇留有全部或部分阻擋層202，或者是完全刻蝕掉。[0070]在所述柵堆疊的側(cè)壁上存在側(cè)墻，所述側(cè)墻220的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。
[0071]在所述側(cè)墻兩側(cè)的是層間介質(zhì)層105，所述層間介質(zhì)層的材料為Si02、SiOF,SiC0H、Si0、SiC0、SiC0N、Si0N、磷硅玻璃PSG、硼磷硅玻璃BPSG。層間介質(zhì)層105的上表面
和柵堆疊的上表面齊平。
[0072]所述源/漏區(qū)位于所述柵堆疊兩側(cè)的襯底100中。根據(jù)半導(dǎo)體結(jié)構(gòu)的類型，所述源/漏擴(kuò)展區(qū)中包含P型或N型摻雜物或雜質(zhì)(例如，對(duì)于PMOS器件來說，摻雜雜質(zhì)為硼；對(duì)于NMOS器件來說，摻雜雜質(zhì)為砷)。
[0073]本發(fā)明所提供的半導(dǎo)體結(jié)構(gòu)，去掉了 PMOS中NMOS的功函數(shù)層，實(shí)現(xiàn)了 PMOS和NMOS能夠填充差不多同樣的柵金屬。甚至PMOS還可以填充得更多。在增加了接觸金屬層的體積的同時(shí)降低了 PMOS的柵極電阻。
[0074]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。
[0075]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括以下步驟: a.提供襯底(100); b.在襯底上分別形成NMOS和PMOS的偽柵堆疊(102)及其側(cè)墻(104)、源/漏區(qū)和層間介質(zhì)層(105)； c.去除所述偽柵堆疊形成偽柵空位，暴露襯底上形成的柵極介質(zhì)層或者在偽柵空位中的襯底上形成柵極介質(zhì)層； d.在所述NMOS和PMOS結(jié)構(gòu)上形成PMOS功函數(shù)調(diào)節(jié)層(201)； e.在所述NMOS和PMOS結(jié)構(gòu)上形成阻擋層(202)； f.去除NMOS結(jié)構(gòu)上的阻擋層(202)； g.在所述NMOS和PMOS結(jié)構(gòu)上形成NMOS功函數(shù)調(diào)節(jié)層(203)； h.去除PMOS上的NMOS功函數(shù)調(diào)節(jié)層(203)； 1.在所述NMOS和PMOS結(jié)構(gòu)上形成接觸金屬層(205)。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述PMOS功函數(shù)調(diào)節(jié)層(201)的材料為TiN或基于TiN的材料； 所述阻擋層(202)的 材料為雙層結(jié)構(gòu)，第一層較薄，為基于Ta的襯層，第二層較厚，為TiN或者基于TiN的材料。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述NMOS功函數(shù)調(diào)節(jié)層(203)的材料為TiAl或者包含Al的材料。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在去除所述PMOS上的NMOS功函數(shù)調(diào)節(jié)層(203)后，繼續(xù)去除下層的阻擋層(202)。
5.根據(jù)權(quán)利要求1至4中的任何一項(xiàng)所述的制造方法，其特征在于，所述半導(dǎo)體結(jié)構(gòu)是MOSFET。
6.根據(jù)權(quán)利要求1至4中的任何一項(xiàng)所述的制造方法，其特征在于，所述半導(dǎo)體結(jié)構(gòu)是FINFETo
7.在權(quán)利要求1中所述的制造方法，其中，在形成接觸金屬層之前，先形成襯層。
8.—種半導(dǎo)體結(jié)構(gòu),包括: 襯底(100)； NMOS器件和PMOS器件，其形成在所述襯底(100)之上； 所述NMOS器件和PMOS器件分別包括: 柵堆疊，其位于所述襯底(100)之上； 在NMOS器件中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、PMOS功函數(shù)調(diào)節(jié)層(201)、NM0S功函數(shù)調(diào)節(jié)層(203)和接觸金屬層(205)，其中PMOS功函數(shù)調(diào)節(jié)層含有從NMOS功函數(shù)調(diào)節(jié)層擴(kuò)散過來的Al原子； 在PMOS器件中，所述柵堆疊從下至上依次包括:柵極介質(zhì)層、PMOS功函數(shù)調(diào)節(jié)層(201)和接觸金屬層(205)； 側(cè)墻(104)，位于所述柵堆疊的側(cè)壁上； 層間介質(zhì)層(105)，位于所述襯底(100)之上，側(cè)墻(104)兩側(cè)； 源/漏區(qū)，位于所述柵堆疊兩側(cè)的襯底(100)中。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中所述PMOS的柵堆疊中，在PMOS功函數(shù)調(diào)節(jié)層(201)上有阻擋層(202)。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述PMOS功函數(shù)調(diào)節(jié)層(201)的材料為TiN ； 所述阻擋層(202)的材料為雙層結(jié)構(gòu)，包括:基于Ta的襯層和TiN層。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述NMOS功函數(shù)調(diào)節(jié)層(203)的材料為TiAl。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，在NMOS功函數(shù)調(diào)節(jié)層(203)或PMOS功函數(shù)調(diào)節(jié)層(201)與接觸金屬層之間具有襯層。
【文檔編號(hào)】H01L21/28GK103904028SQ201310565657
【公開日】2014年7月2日 申請(qǐng)日期:2013年11月14日 優(yōu)先權(quán)日:2013年11月14日
【發(fā)明者】李迪 申請(qǐng)人:唐棕