包括測試結(jié)構(gòu)的晶片和芯片的制作方法
【專利摘要】本發(fā)明涉及包括測試結(jié)構(gòu)的晶片和芯片。提供了具有處于其上的芯片的晶片和對應(yīng)的芯片，其中，在芯片的外圍芯片區(qū)域中提供測試結(jié)構(gòu)或其部分。還公開了對應(yīng)的方法。
【專利說明】包括測試結(jié)構(gòu)的晶片和芯片
【技術(shù)領(lǐng)域】
[0001]本申請涉及包括測試結(jié)構(gòu)及其部分的晶片和芯片以及用于提供這樣的晶片和芯片的對應(yīng)方法。
【背景技術(shù)】
[0002]為了制造包括一個或多個半導體器件的芯片，在很多情況下在晶片上形成多個這樣的芯片，并且之后對所述晶片進行切片，從而使各個芯片彼此分離。
[0003]在這樣的制造過程期間，除了對應(yīng)于所要形成的半導體器件的結(jié)構(gòu)之外，經(jīng)常在晶片上形成測試結(jié)構(gòu)，例如，PCM測試結(jié)構(gòu)(過程控制監(jiān)測)或者RCM測試結(jié)構(gòu)(可靠性控制監(jiān)測)。與所要形成的半導體器件獨立的這些測試結(jié)構(gòu)能夠監(jiān)測工藝條件等的影響。不可以將這些測試結(jié)構(gòu)所占據(jù)的空間用于形成半導體器件。

【發(fā)明內(nèi)容】

[0004]在一個實施例中，公開了一種包括多個芯片和使所述芯片彼此分離的截口區(qū)域的半導體晶片。至少在所述芯片之一中，在其外圍芯片區(qū)域中形成測試結(jié)構(gòu)。
[0005]在其他實施例中，公開了在外圍芯片區(qū)域中具有對應(yīng)測試結(jié)構(gòu)的芯片。
[0006]在另一實施例中，公開了一種用于制造芯片的方法。所述方法包括在芯片的外圍芯片區(qū)域中形成測試結(jié)構(gòu)。
【專利附圖】

【附圖說明】
[0007]圖1是根據(jù)實施例的晶片的示意性表示。
[0008]圖2是根據(jù)實施例的芯片的示意性表示。
[0009]圖3A到3D是根據(jù)一些實施例的芯片或晶片的局部視圖。
[0010]圖4是根據(jù)實施例的晶片的局部視圖。
[0011]圖5是根據(jù)實施例的晶片的一部分的示意性表示。
[0012]圖6是說明了根據(jù)實施例的方法的流程圖。
【具體實施方式】
[0013]在下文中將詳細描述本發(fā)明的實施例。然而，應(yīng)當指出，根據(jù)本申請的概念可以按照很多不同的形式來體現(xiàn)，并且因此所描述的實施例不被解釋為是限制性的。
[0014]可以使不同實施例的特征相互組合，除非另行明確指出。另一方面，利用多個特征對實施例進行描述不被解釋為表明所有那些特征都是實踐本發(fā)明所必需的，因為其他實施例可以包括更少的特征和/或替代特征。
[0015]還應(yīng)當指出，在附圖中，所示出的各種元件不一定是相互按比例的，但是各種元件的尺寸以一種方式表示，該方式使這些元件可容易區(qū)分，并因此提供對相應(yīng)實施例的清晰理解。[0016]應(yīng)當指出，像上、下、右和左之類的方向性指定僅指代附圖中的表示，并且不將其解釋為指示與本發(fā)明的實施例相對應(yīng)的產(chǎn)品的空間中的任何實際位置。
[0017]在圖1中，示出了根據(jù)實施例的晶片10。例如，晶片10可以是像硅晶片或砷化鎵晶片之類的半導體晶片，但不限于此，并且其可以由可用作芯片生產(chǎn)基礎(chǔ)的任何適當材料所構(gòu)成。
[0018]在晶片10上形成多個芯片IlA到111，在下文中將其統(tǒng)稱為芯片11。形成芯片11的位置又被稱為部位。通過芯片11之間的截口區(qū)域14將所述芯片11分離。在各個芯片的生產(chǎn)期間，使用例如鋼絲鋸或者任何其他適當?shù)难b置沿截口區(qū)域14對晶片10進行切片，從而使芯片11彼此分離。之后，可以按照任何常規(guī)的方式對芯片11進行封裝。
[0019]芯片11可以具有形成于其上的處于相應(yīng)的主區(qū)域12A到121 (統(tǒng)稱為主區(qū)域12)中的像晶體管或集成電路之類的一個或多個半導體器件，所述器件的形成可以按照用于芯片制造的任何常規(guī)方式，例如，其涉及光刻、摻雜(例如，通過離子束)、外延等。
[0020]在圖1的實施例中，在一些芯片測試結(jié)構(gòu)上，在外圍芯片區(qū)域處形成例如PCM測試結(jié)構(gòu)(工藝控制監(jiān)測)或RCM測試結(jié)構(gòu)(可靠性控制監(jiān)測)。本申請的情境中的外圍芯片區(qū)域一般是指從芯片的邊緣延伸，沿相應(yīng)芯片的邊緣的至少部分向內(nèi)插入的芯片區(qū)域。例如，在圖1的實施例中，可以在芯片IlA的外圍芯片區(qū)域13A中、芯片IlB的外圍芯片區(qū)域13B、芯片IlC的外圍芯片區(qū)域13C、芯片IlD的外圍芯片區(qū)域13D、芯片IlE的外圍芯片區(qū)域13E、芯片IlG的外圍芯片區(qū)域13G以及芯片IlH的外圍芯片區(qū)域13H中形成測試結(jié)構(gòu)。外圍芯片區(qū)域13A到13H將被統(tǒng)稱為外圍芯片區(qū)域13。所述測試結(jié)構(gòu)可以例如包括用于電接觸所述測試結(jié)構(gòu)的金屬焊盤。
[0021]在圖1的實施例中，可以例如將外圍芯片區(qū)域13D、13E、13G和13H中的測試結(jié)構(gòu)共同用來執(zhí)行四點測量。外圍芯片區(qū)域13A、13B和13C中提供的測試結(jié)構(gòu)可以包括多個金屬焊盤，例如，用以執(zhí)行三點測量的三個金屬焊盤，或者任何其他數(shù)量的金屬焊盤。
[0022]如圖1中可以看出的，在一些實施例中，晶片中只有一些芯片包括具有形成于其中的測試結(jié)構(gòu)的外圍芯片區(qū)域。處于不同的外圍芯片部分中的測試結(jié)構(gòu)可以與彼此不同，以執(zhí)行不同種類的測試。所述測試結(jié)構(gòu)本身可以是任何期望的常規(guī)測試結(jié)構(gòu)，尤其是PCM或RCM測試結(jié)構(gòu)。在其他實施例中，可以在僅在一個芯片的外圍芯片區(qū)域中，或在所有芯片的外圍芯片區(qū)域中提供測試結(jié)構(gòu)。
[0023]在所述外圍芯片區(qū)域中形成的測試結(jié)構(gòu)可以電學上獨立于芯片11的主區(qū)域12中形成的任何半導體器件。尤其是，可以在所述測試結(jié)構(gòu)和形成于主區(qū)域中的半導體器件之間提供電絕緣。可以在晶片生產(chǎn)期間或者在晶片生產(chǎn)之后使用所述測試結(jié)構(gòu)，例如用于工藝監(jiān)測，并所述測試結(jié)構(gòu)可以在運送給客戶的最終產(chǎn)品中是無效的。
[0024]應(yīng)當指出，圖1中的九個芯片11的編號和布置只是起著示例的作用，并且取決于晶片的尺寸和部分的尺寸，即，芯片所必需的面積，可以在晶片上制造任何適當數(shù)量的芯片。此外，如已經(jīng)提到的，圖1中的表示并非按比例，并且在一些實施例中，截口 14和/或外圍芯片區(qū)域13相比圖1中所表示的可以相對于芯片11更小。
[0025]而且，外圍芯片區(qū)域13的位置和形狀可以不同于所示的那些，并且根據(jù)具體工藝中期望的測試結(jié)構(gòu)的數(shù)量和類型，相比所示的，更多或更少的芯片可以具備用于測試結(jié)構(gòu)的外圍芯片區(qū)域。例如，相比圖1中所示的，所述外圍芯片區(qū)域也可以沿芯片11的邊緣被放置在不同的位置處。
[0026]除了用于形成期望的半導體器件的半導體結(jié)構(gòu)之外，主區(qū)域12還可以包括例如金屬接觸或者用于接觸半導體結(jié)構(gòu)，并因此用于接觸所形成的半導體器件的其他設(shè)施。
[0027]在一些實施例中，形成于主區(qū)域12中的半導體器件對于所有的芯片都可以是在標稱上等同的，例如，在標稱上具有相同的電學功能。本文中所使用的“標稱上等同的”指的是，所述半導體器件根據(jù)其設(shè)計具有等同的功能和/或形狀，但是由于工藝變化等而可能存在偏差。在其他實施例中，可以在不同的芯片上形成不同的半導體器件。
[0028]對于外圍芯片區(qū)域13C而言，如作為示例示出的，外圍芯片區(qū)域可以具有寬度dl和長度d2。寬度dl可以例如大于單元間距的10倍，即，例如在主區(qū)域12的一個或多個中形成的相鄰單元之間的距離，例如至少是單元間距的20倍或至少是50倍。在一些實施例中，單元間距可以為大約IMm,并且dl可以至少為10Mm、至少為20Mm或至少為50Mm?？梢宰銐虼蟮剡x擇d2，以容納一個或多個金屬焊盤，例如，至少兩個金屬焊盤。例如，d2可以大約是單元間距的幾百倍。在一些實施例中，d2可以至少為IOOMm或者至少為200Mm，例如，大約為500Mm。外圍芯片區(qū)域的總面積dl X d2可以為大約IOOOOMm2或者0.1mm2或更大。
[0029]芯片11的尺寸可以根據(jù)形成于其上的一個或多個半導體器件而變化。在實施例中，所述尺寸可以處于0.5mm X 0.8mm和8mm X 10mm之間，例如,0.8mm X 1.0mm或者5mmX6mm。例如,在一些實施例中，外圍芯片區(qū)域的尺寸可以處于相應(yīng)芯片的尺寸的1%和20%之間，例如，處于5%和15%之間。上述數(shù)值只是起著示例的作用，并且其可以根據(jù)對測試結(jié)構(gòu)和半導體器件的技術(shù)要求和/或面積要求而變化。
[0030]在圖2中，示出了根據(jù)實施例的芯片21。例如，芯片21可以例如是圖1的芯片11中的任何芯片，但是其也可以是針對從不同于圖1的晶片10的晶片所獲得的芯片的示例。
[0031]芯片21包括可以形成半導體器件的主區(qū)域22，例如，所述半導體器件為晶體管或集成電路。主區(qū)域22包括用于接觸半導體器件的，例如，用于接觸其柵極的金屬焊盤25。可以按照任何常規(guī)方式對主區(qū)域22進行處理。
[0032]此外，芯片21包括具有形成于其中的測試結(jié)構(gòu)的外圍芯片區(qū)域23。在所述示例中，所述測試結(jié)構(gòu)包括三個金屬焊盤26A、26B和26C，用于接觸例如處于其間的半導體結(jié)構(gòu)27A、27B的結(jié)構(gòu)。這樣形成的測試結(jié)構(gòu)可以是PCM測試結(jié)構(gòu)或RCM測試結(jié)構(gòu)，但是其不限于此，并且其可以是出于測試目的所期望的任何種類的結(jié)構(gòu)。通過一個或多個漏極環(huán)28，例如，通過兩個漏極環(huán)，將圖2的測試結(jié)構(gòu)與主區(qū)域分離。
[0033]如所指出的，可以按照任何常規(guī)方式處理主區(qū)域22上所形成的任何半導體器件，所述外圍芯片區(qū)域23的內(nèi)邊界替代了芯片邊緣，在該處主區(qū)域22與外圍芯片區(qū)域23相鄰。
[0034]如已經(jīng)指出的，在一些實施例中，在生產(chǎn)期間或者生產(chǎn)之后出于測試目的而形成所述測試結(jié)構(gòu)，但是在最終產(chǎn)品中不使用所述測試結(jié)構(gòu)。在這種情況下，在一些情形中可能期望在將芯片交付給客戶之前使測試結(jié)構(gòu)永久性失效。例如，可以提供所謂的熔絲，其可以在完成測試之后被熔化，從而使測試結(jié)構(gòu)永久性禁用并失效?，F(xiàn)在將參考圖3A到3D描述對應(yīng)的實施例。
[0035]圖3A到3D中的每個示出了具有外圍芯片區(qū)域33和主區(qū)域32的芯片(單獨的或者處于晶片上)的局部視圖。圖3A到3D僅局部示出了主區(qū)域32。[0036]在圖3A到3D的每個中，作為針對測試結(jié)構(gòu)的簡單示例，提供了兩個金屬焊盤36A、36B和所要測試的半導體結(jié)構(gòu)37，例如，所述測試是通過向焊盤36A和36B施加電壓和/或電流，和/或通過測量焊盤36A和36B處的電壓和/或電流來進行的。使如圖3A到3D中所示的半導體結(jié)構(gòu)與金屬焊盤36B直接耦合，并且經(jīng)由相應(yīng)的熔絲38A到38D與金屬焊盤36A耦合。例如，熔絲38A到38B可以是由多晶硅構(gòu)成的熔絲。例如，可以將熔絲38A到38D實現(xiàn)為平面聚合熔絲或者實現(xiàn)為溝槽聚合熔絲。熔絲38A到38D中的每個分別包括窄部分39A到39D。如果例如通過向金屬焊盤36A、36B施加對應(yīng)的電壓來向熔絲施加超過預(yù)定閾值的電流，那么熔絲在窄部分處熔化，從而使電連接永久中斷。將實施例中的預(yù)定電流選擇為高于使用測試結(jié)構(gòu)執(zhí)行測試所需的測量電流。實施例中的預(yù)定電流大于10mA，例如，處于IOmA和50mA之間，但是根據(jù)要求也可以選擇其他值。而且，在實施例中，如上文提及的所使用的測量電流低于這些值。
[0037]在圖3A中，熔絲38A本質(zhì)上對稱，其中，處于窄部分38A的兩側(cè)上的部分具有近似相同的寬度。
[0038]在圖3B的實施例中，圖3B中所表不的處于窄部分39B上方的部分小于窄部分38B下方的部分。此外，在圖3B的實施例中，將窄部分39B放置在金屬焊盤36A下方。在這種情況下，在熔絲38B被熔化時，金屬焊盤36A在一些情況下可以防止熔絲的部分被轟開(blastaway)。
[0039]在圖3C中，熔絲38C與圖3B的熔絲39B類似，但是窄部分39C以垂直的方式鏈接至熔絲38C的在圖3C中在窄部分39C上方所表示的部分。
[0040]在圖3D中，熔絲38D是非對稱的，其中，將窄部分39D遠離主要部分32進行放置，從而進一步降低在熔絲被熔化時對主要部分32的任何部分造成損害的風險。
[0041]如從圖3A到3D可以看出的，在本發(fā)明的實施例中可用的熔絲可以采取多種不同的形式。除了所示出的那些形式之外的進一步變型也是可能的。例如，還是對于圖3A的熔絲38A而言，可以將窄部分39A放置在金屬焊盤36A下方。而且，熔絲的窄部分和其余部分之間的連接在兩側(cè)上都可以是垂直的而不是如例如在圖3C中所示的僅在一側(cè)上垂直。
[0042]圖3A到3D中所示的測試結(jié)構(gòu)只是簡單的示例，并且包括更多的金屬焊盤、更多的半導體結(jié)構(gòu)和/或一條以上的熔絲的更加復(fù)雜的測試結(jié)構(gòu)也是可能的。
[0043]在到目前為止所討論的實施例中，將測試結(jié)構(gòu)完全放置在外圍芯片部分中，而不使用芯片之間的截口。在其他實施例中，可以僅將測試結(jié)構(gòu)的一部分，例如，金屬焊盤放置到外圍芯片區(qū)域中，并且可以將測試結(jié)構(gòu)的其他部分放置到截口中。現(xiàn)在將參考圖4和圖5描述對應(yīng)的實施例。
[0044]在圖4中，示出了包括芯片41和相鄰截口 44的晶片的一部分。在圖4的實施例中，芯片41的主區(qū)域包括單元區(qū)42、柵極焊盤45以及所謂的柵極澆道(runner) 411、412、413，從而給出了可以在芯片的主要部分中實現(xiàn)的半導體器件的示例。然而，這一結(jié)構(gòu)僅起著示例的作用，并且可以實現(xiàn)任何期望的半導體器件。
[0045]在外圍芯片區(qū)域43中，提供測試結(jié)構(gòu)的金屬焊盤46A到46D。將金屬焊盤46A和46B分別通過高度摻雜的多晶硅連接410A、410B進行鏈接，其中，在截口 44中提供半導體結(jié)構(gòu)47A，以及將金屬焊盤46C、46D分別通過高度摻雜的多晶硅連接410C、410D進行鏈接，其中，在截口 44中提供半導體結(jié)構(gòu)47D，以形成完整的測試結(jié)構(gòu)。所示的測試結(jié)構(gòu)的形狀僅起著示例的作用，并且也可以按照這種方式實現(xiàn)其他期望的測試結(jié)構(gòu)。
[0046]在圖4的實施例中，將測試結(jié)構(gòu)的金屬焊盤放置在外圍芯片區(qū)域43中，并且將所述測試結(jié)構(gòu)的無金屬的其他部分放置在截口 44中。將多晶硅連接或其他非金屬連接用作金屬焊盤46A到46D以及結(jié)構(gòu)47A、47B之間的耦合。在其他實施例中，可以使用金屬連接。[0047]在對晶片切片以使芯片分離時，可以通過切片來去除經(jīng)由虛線框414所指示的截口中的測試結(jié)構(gòu)的部分，例如，通過使鋼絲鋸穿過這些部分。由于在截口 44中不提供金屬部分，因而在圖4的實施例中，與在截口中提供測試結(jié)構(gòu)的金屬部分的情況相比，降低了在鋸斷過程期間形成裂縫等的風險。
[0048]因此，在圖4的實施例中，在最終廣品(芯片)中，在外圍芯片區(qū)域中出現(xiàn)金屬焊盤46A到46D，其中多晶硅鏈接410A到410D的部分終止于芯片的邊緣處。
[0049]在圖5中，示出了包括四個芯片51A到51D的根據(jù)實施例的晶片的一部分。
[0050]芯片51B和51D與圖4的芯片41類似，并且包括處于其外圍芯片區(qū)域中的金屬焊盤，所述金屬焊盤經(jīng)由多晶硅連接而被鏈接至截口中的結(jié)構(gòu)。
[0051]芯片51C也具有與芯片41類似的結(jié)構(gòu)，除了圖5中的芯片51C的兩個上部金屬焊盤經(jīng)由多晶硅連接與半導體結(jié)構(gòu)515耦合。芯片51A也具有外圍芯片區(qū)域，其并非被放置在右上角中，而是放置在右下角中。芯片51A的兩個下部金屬焊盤也與處于截口 54中的結(jié)構(gòu)515耦合。
[0052]如可以在圖5中看出的，在實施例中，不同的芯片可以包括不同的測試結(jié)構(gòu)或者不同的金屬焊盤布置。而且，在一些實施例中，金屬焊盤的數(shù)量對于不同的芯片而言可以有差別，或者與已經(jīng)參考圖1所解釋的內(nèi)容類似，晶片上的一些芯片可以不包括具有測試結(jié)構(gòu)或其部分的外圍芯片區(qū)域。
[0053]因此，根據(jù)像圖5的的實施例之類的實施例的由晶片生產(chǎn)的芯片可以具有標稱上等同的電學功能，但是所述芯片可以在其外圍芯片區(qū)域中的測試結(jié)構(gòu)的部分的位置和/或形狀方面不同。
[0054]應(yīng)當指出，具有源極單元區(qū)42、柵電極45和柵極澆道411到413的半導體器件僅起著示例的作用，也可以將其用在根據(jù)其他實施例的芯片中。另一方面，如已經(jīng)指出的，也可以應(yīng)用其他半導體結(jié)構(gòu)。
[0055]在圖4和圖5的實施例中，源極單元區(qū)42的邊界僅使用直角來遵循外圍芯片區(qū)域43以及像柵極澆道411到413和柵電極45之類的其他元件。在其他實施例中，也可以使用斜角(bevelled corner)?
[0056]在圖6中，示出了說明根據(jù)實施例的制造方法的流程圖。
[0057]在60處，在晶片上的一個或多個芯片的外圍芯片區(qū)域中至少部分提供一個或多個測試結(jié)構(gòu)。例如，在所述外圍芯片區(qū)域中提供測試結(jié)構(gòu)的至少金屬部分。
[0058]如果在所述外圍芯片區(qū)域中未提供完整的測試結(jié)構(gòu)，那么在61處，可以在晶片的截口區(qū)域中可選地提供另外的部分，例如，測試結(jié)構(gòu)的非金屬部分，如例如參考圖4和圖5所解釋的。
[0059]在芯片生產(chǎn)之后或者在芯片生產(chǎn)期間，在62處，例如通過施加測量電流和/或測量電壓來執(zhí)行對測試結(jié)構(gòu)的測試。
[0060]如果測試結(jié)構(gòu)包括例如參考圖3A到3D所解釋的熔絲，那么在63處，可選地在已完成62處的測試之后使熔絲熔化。
[0061]在64處，執(zhí)行切片過程，以使晶片上的芯片彼此分離，并且在65處，對所述芯片進行進一步處理，例如封裝。
[0062]應(yīng)當指出，參考圖6描述的各種動作未必一定要按所指示的順序來執(zhí)行。例如，可以在晶片處理期間至少部分地同時執(zhí)行外圍芯片區(qū)域中的測試結(jié)構(gòu)的部分提供和61處的截口區(qū)域中的測試結(jié)構(gòu)的至少一些部分的提供，或者，如果在切片過程期間測試結(jié)構(gòu)的部分受到破壞的截口區(qū)域中不提供測試結(jié)構(gòu)的部分，那么也可以在64處的切片過程之后執(zhí)行62處的測試的執(zhí)行以及63處的可選的熔絲的熔化。
[0063]如從上文的解釋可以看出的，可以相對于所呈現(xiàn)的實施例來執(zhí)行多種變型和修改，因此不將所呈現(xiàn)的實施例解釋為限制本申請的范圍。
【權(quán)利要求】
1.一種晶片，包括: 多個芯片，所述芯片通過截口區(qū)域彼此分離， 所述芯片中的至少一個包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域至少具有形成于其中的半導體器件，其中，在所述外圍芯片區(qū)域中形成測試結(jié)構(gòu)的至少一部分。
2.根據(jù)權(quán)利要求1所述的晶片，其中，測試結(jié)構(gòu)的所述至少一部分包括完整的測試結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的晶片，其中，在所述截口區(qū)域中提供所述測試結(jié)構(gòu)的另外一部分。
4.根據(jù)權(quán)利要求3所述的晶片， 其中，所述測試結(jié)構(gòu)的所述一部分包括至少一個金屬焊盤， 其中，所述測試結(jié)構(gòu)的所述另外一部分包括半導體結(jié)構(gòu)，并且 其中，使所述金屬焊盤經(jīng)由多晶硅連接與所述半導體結(jié)構(gòu)耦合。
5.根據(jù)權(quán)利要求3所述的晶片，其中，所述另外一部分是無金屬部分。
6.根據(jù)權(quán)利要求1所述的晶片，其中，所述芯片中的所述至少一個包括兩個或更多個芯片，其中，所述兩個或更多個芯片中的至少兩個的測試結(jié)構(gòu)彼此不同。
7.根據(jù)權(quán)利要求6所述的晶片，其中，所述兩個或更多個芯片中的第一芯片的測試結(jié)構(gòu)的所述一部分包括金屬焊盤， 其中，所述兩個或更多個芯片中的第二芯片的所述測試結(jié)構(gòu)包括金屬焊盤，其中，所述第一芯片的所述金屬焊盤和所述第二芯片的所述金屬焊盤兩者都被耦合至所述截口區(qū)域中的相同結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1所述的晶片，其中，所述測試結(jié)構(gòu)包括工藝控制監(jiān)測(PCM)測試結(jié)構(gòu)或可靠性控制監(jiān)測(RCM)測試結(jié)構(gòu)中的至少一個。
9.根據(jù)權(quán)利要求1所述的晶片， 其中，所述多個芯片中的至少一個另外的芯片沒有測試結(jié)構(gòu)的部分。
10.一種芯片，包括: 主區(qū)域，具有形成于其中的半導體器件，以及 外圍芯片區(qū)域，具有形成于其中的測試結(jié)構(gòu)的至少一部分。
11.根據(jù)權(quán)利要求10所述的芯片，其中，所述外圍芯片區(qū)域與所述主區(qū)域電絕緣。
12.根據(jù)權(quán)利要求10所述的芯片，其中，所述主區(qū)域包括至少一個金屬焊盤。
13.根據(jù)權(quán)利要求10所述的芯片，其中，使測試結(jié)構(gòu)的所述至少一部分永久性地在電學上失效。
14.根據(jù)權(quán)利要求13所述的芯片，其中，測試結(jié)構(gòu)的所述至少一部分包括用于使測試結(jié)構(gòu)的所述至少一部分在電學上失效的熔化熔絲。
15.根據(jù)權(quán)利要求10所述的芯片，其中，測試結(jié)構(gòu)的所述至少一部分包括至少一個金屬焊盤和從所述金屬焊盤行進至所述芯片的邊緣的多晶硅連接。
16.根據(jù)權(quán)利要求10所述的芯片，其中，測試結(jié)構(gòu)的所述至少一部分包括完整的測試結(jié)構(gòu)。
17.根據(jù)權(quán)利要求10所述的芯片，其中，所述測試結(jié)構(gòu)是工藝控制監(jiān)測(PCM)或可靠性控制監(jiān)測(RCM)測試結(jié)構(gòu)之一。
18.—種芯片組， 所述芯片組中的第一芯片包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域具有形成于其中的半導體器件，所述外圍芯片區(qū)域具有形成于其中的測試結(jié)構(gòu)的至少一部分， 第二芯片包括主區(qū)域和外圍芯片區(qū)域，所述主區(qū)域具有形成于其中的半導體器件，所述外圍芯片區(qū)域具有形成于其中的測試結(jié)構(gòu)的至少一部分， 其中，所述第一芯片的測試結(jié)構(gòu)的所述至少一部分不同于所述第二芯片的測試結(jié)構(gòu)的所述至少一部分。
19.根據(jù)權(quán)利要求18所述的芯片組， 其中，所述第一芯片的所述半導體器件和所述第二芯片的所述半導體器件在標稱上是電學等同的。
20.根據(jù)權(quán)利要求18所述的芯片組，包括無測試結(jié)構(gòu)的第三芯片。
21.—種方法,包括: 在晶片上的至少一個芯片的外圍芯片區(qū)域中至少部分提供所述晶片上的至少一個測試結(jié)構(gòu)。
22.根據(jù)權(quán)利要求21所述的方法，還包括使用所述測試結(jié)構(gòu)來執(zhí)行測試，以及 在所述測試之后永久性禁用所述測試結(jié)構(gòu)。
23.根據(jù)權(quán)利要求22所述的方法，其中，永久性禁用所述測試結(jié)構(gòu)包括使所述測試結(jié)構(gòu)的熔絲熔化。
24.根據(jù)權(quán)利要求21所述的方法，還包括在所述晶片的截口區(qū)域中提供所述至少一個測試結(jié)構(gòu)的至少一些非金屬部分。
25.根據(jù)權(quán)利要求21所述的方法，還包括對所述晶片進行切片，以使所述晶片上的芯片彼此分離。
【文檔編號】H01L23/544GK103579196SQ201310319261
【公開日】2014年2月12日 申請日期:2013年7月26日 優(yōu)先權(quán)日:2012年7月27日
【發(fā)明者】U.施馬爾斯鮑爾, M.孫德爾 申請人:英飛凌科技股份有限公司