具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明公開(kāi)了一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其包括基底、射頻電路、屏蔽結(jié)構(gòu)以及金屬內(nèi)連線系統(tǒng)?；装ㄖ鲃?dòng)面以及背面。射頻電路設(shè)置在基底的主動(dòng)面的一側(cè)。屏蔽結(jié)構(gòu)至少設(shè)置在基底中且包圍射頻電路，屏蔽結(jié)構(gòu)接地，其中屏蔽結(jié)構(gòu)包括屏蔽穿硅電極，屏蔽穿硅電極沒(méi)有貫穿基底。金屬內(nèi)連線系統(tǒng)設(shè)置在該基底的主動(dòng)面的一側(cè)，金屬內(nèi)連線系統(tǒng)包括連接線路，且連接線路連接電位信號(hào)至射頻電路。
【專利說(shuō)明】具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，特別來(lái)說(shuō)，是關(guān)于一種具有屏蔽結(jié)構(gòu)半導(dǎo)體裝置，可降低射頻(rad1 frequency, RF)電路的電磁波干擾。

【背景技術(shù)】
[0002]在現(xiàn)代的信息社會(huì)中，由集成電路(integrated circuit, IC)所構(gòu)成的微處理器系統(tǒng)早已被普遍運(yùn)用于生活的各個(gè)層面，例如自動(dòng)控制的家電用品、行動(dòng)通信設(shè)備、個(gè)人電腦等，都有集成電路的蹤跡。而隨著科技的日益精進(jìn)，以及人類社會(huì)對(duì)于電子產(chǎn)品的各種想象，使得集成電路也往更多元、更精密、更小型的方向發(fā)展。
[0003]一般所謂集成電路，是透過(guò)已知半導(dǎo)體工藝中所生產(chǎn)的管芯(die)而形成。制造管芯的過(guò)程，是由生產(chǎn)晶片(wafer)開(kāi)始:首先，在一片晶片上區(qū)分出多個(gè)區(qū)域，并在每個(gè)區(qū)域上，透過(guò)各種半導(dǎo)體工藝如沉積、光刻、蝕刻或平坦化步驟，以形成各種所需的電路路線，接著，再對(duì)晶片上的各個(gè)區(qū)域進(jìn)行切割而成各個(gè)管芯，并利用各種的封裝技術(shù)，將管芯封裝成芯片(chip),最后再將芯片電連至電路板，如印刷電路板(printed circuitboard，PCB)，使芯片與印刷電路板的接腳(pin)電性連結(jié)后，便可執(zhí)行各種程式化的處理，而形成完整的封裝體。
[0004]而為了因應(yīng)通信時(shí)代的來(lái)臨，現(xiàn)有半導(dǎo)體裝置常會(huì)設(shè)計(jì)有無(wú)線射頻電路，以執(zhí)行無(wú)線通訊功能。但無(wú)線射頻電路常會(huì)產(chǎn)生強(qiáng)大的電磁波，容易對(duì)設(shè)置于四周的其他電路產(chǎn)生電磁效應(yīng)的干擾與噪聲(electromagnetic interference, EMI),而影響其正常運(yùn)作，而這是一個(gè)需要解決與克服的問(wèn)題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，以解決上述問(wèn)題。
[0006]根據(jù)本發(fā)明的一個(gè)實(shí)施方式，本發(fā)明提供了一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，包括基底、射頻電路、屏蔽結(jié)構(gòu)以及金屬內(nèi)連線系統(tǒng)?；装ㄖ鲃?dòng)面以及背面。射頻電路設(shè)置在基底的主動(dòng)面的一側(cè)。屏蔽結(jié)構(gòu)，至少設(shè)置在基底中且包圍射頻電路，屏蔽結(jié)構(gòu)接地，其中屏蔽結(jié)構(gòu)包括屏蔽穿硅電極，屏蔽穿硅電極沒(méi)有貫穿基底。金屬內(nèi)連線系統(tǒng)設(shè)置在該基底的主動(dòng)面的一側(cè)，金屬內(nèi)連線系統(tǒng)包括連接線路，且連接線路連接電位信號(hào)至射頻電路。
[0007]根據(jù)本發(fā)明另一實(shí)施例，本發(fā)明提供了一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置。包括基底、射頻電路、屏蔽結(jié)構(gòu)以及連接穿硅電極。基底，依序包括有背面、基材、絕緣層、半導(dǎo)體層以及主動(dòng)面。射頻電路設(shè)置在半導(dǎo)體層中。屏蔽結(jié)構(gòu)，至少設(shè)置該半導(dǎo)體層中且包圍射頻電路，屏蔽結(jié)構(gòu)接地，其中屏蔽結(jié)構(gòu)包括屏蔽穿硅電極，屏蔽穿硅電極貫穿半導(dǎo)體層，但沒(méi)有延伸至絕緣層。連接穿硅電極貫穿基底，且連接穿硅電極連接電位信號(hào)至射頻電路。
[0008]本發(fā)明提供了一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，可有效消除射頻電路的電磁波干擾現(xiàn)象。本發(fā)明考慮到與其他穿硅電極的搭配，以及與硅覆絕緣基底的搭配，而提供了不同的實(shí)施方式與制作方法。

【專利附圖】

【附圖說(shuō)明】
[0009]圖1至圖2，所繪示為本發(fā)明實(shí)施例中具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。
[0010]圖3至圖10，所繪示為本發(fā)明實(shí)施例中具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。
[0011]圖11至圖17，所繪示為本發(fā)明實(shí)施例中形成具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的步驟示意圖。
[0012]附圖標(biāo)記
[0013]300, 300a,芯片322屏蔽穿硅電極
[0014]300b, 300c,
[0015]354
[0016]301主動(dòng)面324，324a, 352 封裝體
[0017]302基底326載板
[0018]303背面330引線
[0019]304射頻電路332接觸墊
[0020]305主動(dòng)電路334半導(dǎo)體層
[0021]306屏蔽結(jié)構(gòu)336絕緣層
[0022]308金屬內(nèi)連線337粘膠
[0023]系統(tǒng)
[0024]310屏蔽線路338基材
[0025]312連接線路340絕緣層
[0026]314接觸墊342導(dǎo)電層
[0027]316介電層344連接穿硅電極
[0028]317內(nèi)層介電層350芯片
[0029]318絕緣層354芯片
[0030]320導(dǎo)電層356電路板

【具體實(shí)施方式】
[0031]為使本領(lǐng)域一般技術(shù)人員能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個(gè)優(yōu)選實(shí)施例，并配合附圖，詳細(xì)說(shuō)明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。
[0032]請(qǐng)參考圖1與圖2，所繪示為本發(fā)明一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖，其中圖2為圖1中沿著AA’切線所繪制的剖視圖。本實(shí)施例具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置例如是芯片300，芯片300具有基底302、射頻(rad1 frequency, RF)電路304、多層介電層316、屏蔽結(jié)構(gòu)306以及金屬內(nèi)連線系統(tǒng)308。
[0033]基底302具有半導(dǎo)體材料，例如是硅基底(silicon substrate)、外延硅(epitaxial silicon substrate)、娃錯(cuò)半導(dǎo)體基底(silicon germanium substrate)或是碳化娃(silicon carbide)基底?；?02具有主動(dòng)面(active side) 301以及背面(backside) 303，兩者相對(duì)設(shè)置。
[0034]如圖1的俯視圖所示，相較于其他電路305，射頻電路304優(yōu)選設(shè)置在芯片300靠近邊緣(edge)的地方，最佳是設(shè)置在角落(corner)處。更清楚來(lái)說(shuō)，芯片300邊緣與射頻電路304之間優(yōu)選并沒(méi)有其他主動(dòng)電路305，但可以有其他具有防電磁干擾(electrostatic discharge protect1n, ESD)功效的裝置。如圖2的剖視圖所示,射頻電路304設(shè)置在基底302中及/或基底302上，且在靠近主動(dòng)面301的一側(cè)。在本發(fā)明中，射頻電路304是指能夠發(fā)出或接收一定頻率的無(wú)線電波，例如手機(jī)通信電路中使用900MHz至1900MHz的電波，或是藍(lán)芽通訊電路使用2.4GHz的電波，或是其他系統(tǒng)可使用6GHz的電波。射頻電路304中可以包括多個(gè)主動(dòng)或被動(dòng)的電子元件(圖未示)。
[0035]介電層316設(shè)置在基底302主動(dòng)面301的一側(cè)上。介電層316可以是多層結(jié)構(gòu)，其可以包括各種相同或者不同的介電材料，例如氧化硅(S12)、摻雜氧化硅四乙氧基硅烷(Tetraethyl orthosilicate，TE0S)、等離子體增強(qiáng)式四乙氧基娃燒(Plasma EnhancedTetraethyl orthosilicate，PETE0S)、多孔性凝膠(porous sol-gel)等或是其他低介電常數(shù)等，但并不以此為限。
[0036]金屬內(nèi)連線系統(tǒng)308設(shè)置在介電層316中，可利用一般的金屬內(nèi)連線工藝形成，如招工藝、通孔插塞(via plug)工藝、銅鑲嵌(Cu damascene)或上述的組合。于實(shí)施例中，金屬內(nèi)連線系統(tǒng)308至少包括連接線路312、屏蔽線路310以及接觸墊(pad) 314。連接線路312向上連接接觸墊314，向下連接射頻電路304。接觸墊314向外連接電位信號(hào)(圖未示)，以提供射頻電路304進(jìn)行各種功能的信號(hào)，例如是輸入/輸出信號(hào)(input/outputsignal),或者是驅(qū)動(dòng)電源(power)。
[0037]屏蔽結(jié)構(gòu)306設(shè)置在基底302中，且包圍射頻電路304。于本發(fā)明的實(shí)施例中，屏蔽結(jié)構(gòu)306包括有屏蔽穿硅電極322，以及選擇性的屏蔽線路310。屏蔽線路310為金屬內(nèi)連線系統(tǒng)308的一部分，亦即屏蔽線路310可以和連接線路312透過(guò)同樣的金屬內(nèi)連線工藝一起形成，但屏蔽線路310并不會(huì)和連接線路312電連接。于本發(fā)明的實(shí)施例中，屏蔽線路310僅會(huì)和屏蔽穿硅電極322電連接，而于另一實(shí)施例中，屏蔽線路310也可以不和其他電路包括屏蔽穿娃電極322電連接,而呈現(xiàn)浮動(dòng)(floating)的情況。在其他實(shí)施例中，屏蔽線路310可以省略。于實(shí)施例中，屏蔽結(jié)構(gòu)306會(huì)接地，例如屏蔽結(jié)構(gòu)306透過(guò)屏蔽線路310向上連接接觸墊(圖未示)然后再連接接地信號(hào)，或者透過(guò)屏蔽線路310連接其他電路，然后再連接接地信號(hào)。
[0038]屏蔽穿硅電極322設(shè)置于基底302中，其包括絕緣層320以及導(dǎo)電層318，絕緣層320位于基底302與導(dǎo)電層318之間。于實(shí)施例中，絕緣層320例如是二氧化硅，而導(dǎo)電層318可以是金屬例如銅。于本發(fā)明其他實(shí)施例中，屏蔽穿硅電極322也可以包括其他如氮化鈦(TiN)的阻障層(圖未示)，設(shè)置于絕緣層320與導(dǎo)電層318之間。如圖2的剖視圖所示，屏蔽穿硅電極322并不會(huì)貫穿基底302，也就是說(shuō)，屏蔽穿硅電極322會(huì)延伸至主動(dòng)面301，但并不會(huì)延伸至背面303，但優(yōu)選者屏蔽穿硅電極322的深度會(huì)大于射頻電路304的深度。于實(shí)施例中，屏蔽穿硅電極322的深度例如是50至100微米。于本發(fā)明另一實(shí)施例中，通過(guò)不同的工藝，屏蔽穿硅電極322可以延伸至介電層316中，如圖3所示，屏蔽穿硅電極322會(huì)延伸至內(nèi)層介電層(inter dielectric layer, ILD) 317中。
[0039]本發(fā)明的屏蔽結(jié)構(gòu)306可以具有不同的實(shí)施態(tài)樣。如圖1的俯視圖所示，屏蔽結(jié)構(gòu)306的布局圖案是形成封閉的矩形,且完全包圍(completely encompass)射頻電路304。而在其他實(shí)施例中，屏蔽結(jié)構(gòu)306的布局圖案可以形成其他的封閉多邊形。如圖4所示，若射頻電路304是八邊形(octagon)，屏蔽結(jié)構(gòu)306也可對(duì)應(yīng)為封閉的八邊形結(jié)構(gòu)?；蛘咴谄渌麑?shí)施例中，屏蔽結(jié)構(gòu)306也可以具有如六邊形(hexagon)或圓形的結(jié)構(gòu)。于其他實(shí)施例中，屏蔽結(jié)構(gòu)306可以不完全包圍射頻電路304，而形成具有缺口 350的多邊形。如圖5的俯視圖所示，屏蔽結(jié)構(gòu)306為具有缺口 350的U型，其中缺口 350所開(kāi)的方向優(yōu)選沒(méi)有其他主動(dòng)電路305，例如當(dāng)射頻電路304位于芯片300的邊緣時(shí)，屏蔽結(jié)構(gòu)306的缺口 350會(huì)面向基底302的邊緣，且缺口 350與芯片300邊緣之間沒(méi)有其他主動(dòng)電路305，但可以有其他具有防電磁干擾功效的裝置。于另一實(shí)施例中，屏蔽結(jié)構(gòu)306也可以具有多個(gè)缺口，而呈現(xiàn)L型。于另一實(shí)施例中，請(qǐng)參考圖6，當(dāng)此芯片300與其他芯片354于封裝體352之中時(shí)，芯片300中屏蔽結(jié)構(gòu)306的缺口 350優(yōu)選會(huì)面向封裝體352的邊緣，使得缺口 350與封裝體352邊緣之間沒(méi)有其他的芯片354，但可以有其他具有防電磁干擾功效的裝置。而如圖6所示，可以選擇性的將不連續(xù)的屏蔽結(jié)構(gòu)306設(shè)置在前述實(shí)施例的缺口 350中。值得注意的是，前述屏蔽結(jié)構(gòu)306的實(shí)施方式大體上是以屏蔽結(jié)構(gòu)306中的屏蔽穿硅電極322為主，當(dāng)然，屏蔽穿硅電極322上的屏蔽線路310優(yōu)選會(huì)和穿硅電極310有相同的俯視圖；但視產(chǎn)品設(shè)計(jì)的不同，屏蔽線路310和屏蔽穿硅電極322也可以各自具有不同的形狀
[0040]通過(guò)前述屏蔽結(jié)構(gòu)306的各種實(shí)施方式，可以有效阻隔射頻電路304所產(chǎn)生的電磁干擾，以確保射頻電路304或其他電路305的運(yùn)作。本發(fā)明其中一個(gè)特點(diǎn)在于，屏蔽結(jié)構(gòu)306是屬于晶片(wafer)等級(jí)，而非一般封裝等級(jí)。也就是說(shuō)，屏蔽結(jié)構(gòu)306是利用一般半導(dǎo)體工藝如穿硅電極工藝以及金屬內(nèi)連線工藝即可形成，而在形成屏蔽結(jié)構(gòu)306之前，芯片300并不會(huì)被封裝(encapsulated or packaged)。請(qǐng)參考圖7,所繪示為本發(fā)明具有屏蔽結(jié)構(gòu)306的半導(dǎo)體結(jié)構(gòu)在封裝體中的結(jié)構(gòu)示意圖。如圖7所示，本實(shí)施例的封裝體324包括圖2的芯片300、載板326、選擇性的另一個(gè)芯片354以及電路板356。于實(shí)施例中，芯片300透過(guò)粘膠337固定在載板326上。芯片300的接觸墊314透過(guò)引線(wire bonding)電連接至載板326的接觸墊332，使得載板326所提供的電位信號(hào)可以連接至射頻電路304。而屏蔽結(jié)構(gòu)306是接地而不會(huì)連接電位信號(hào)。于實(shí)施例中，載板326例如是娃中間板(Siliconinterposer)、其他多層板甚至是另一芯片。載板326透過(guò)連接電路358連接至電路板356上。
[0041]當(dāng)然，本發(fā)明的芯片300與載板326之間除了前述引線封裝外，也可以用各種封裝方式，例如以錫球(solder bump)、重布線層(redistribut1n layer, RDL)、并利用如覆晶(flip chip)、球腳格狀陣列(ball grid array, BGA)等來(lái)形成封裝結(jié)構(gòu)。于其他實(shí)施例中，也可用另一穿硅電極來(lái)提供電位信號(hào)。請(qǐng)參考圖8，所繪示為本發(fā)明另一實(shí)施例中一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。而為了簡(jiǎn)單呈現(xiàn)本發(fā)明的特征，相同或類似的元件采用與前述實(shí)施例相同的標(biāo)號(hào)。如圖8所示，本實(shí)施例的半導(dǎo)體裝置是芯片300a，其包括有基底302、射頻電路304、屏蔽結(jié)構(gòu)306以及金屬內(nèi)連線系統(tǒng)308a。在本實(shí)施例中，射頻電路304是透過(guò)金屬內(nèi)連線系統(tǒng)308a中的連接線路312a電連接至連接穿硅電極344。因此，連接穿硅電極344連接電位信號(hào)給射頻電路304，而屏蔽結(jié)構(gòu)306中的屏蔽穿硅電極322則接地以提供屏蔽功能給射頻電路304。連接穿硅電極344與屏蔽穿硅電極322具有不同的實(shí)施方式。于本發(fā)明的實(shí)施例中，傳輸電位信號(hào)的連接穿硅電極344會(huì)貫穿基底302，也就是會(huì)延伸至主動(dòng)面301與背面303 ;做為屏蔽功能的屏蔽穿硅電極322則不會(huì)貫穿基底302。于另一實(shí)施例中，連接穿硅電極344中導(dǎo)電層342的厚度對(duì)于整個(gè)連接穿硅電極344寬度的比值，小于屏蔽穿硅電極322中導(dǎo)電層320的厚度對(duì)于整個(gè)屏蔽穿硅電極322寬度的比值，換句話說(shuō)，在兩個(gè)屏蔽穿硅電極322，344寬度相同的情況下，導(dǎo)電層342的厚度小于導(dǎo)電層320的厚度，絕緣層340的厚度大于絕緣層318的厚度。
[0042]請(qǐng)參考圖9，所繪示為本發(fā)明另一實(shí)施例中一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。于本發(fā)明另一實(shí)施例中，本發(fā)明具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置可以適用于硅覆絕緣(silicon on substrate, SOI)基底。如圖8所示，在前實(shí)施例相比，基底302為硅覆絕緣基底，從下到上依序包括有基材338、絕緣層336以及半導(dǎo)體層334。在本實(shí)施例中，傳輸電位信號(hào)的連接穿硅電極344貫穿整個(gè)基底302，包括基材338、絕緣層336以及半導(dǎo)體層334 ;而做為屏蔽結(jié)構(gòu)306的屏蔽穿硅電極322則設(shè)置于半導(dǎo)體層334中，但不會(huì)延伸至絕緣層336中。于實(shí)施例中基材338為半導(dǎo)體材料，絕緣層336為二氧化硅，而半導(dǎo)體層334為娃；而在另外一實(shí)施例中，基材338也可以是非半導(dǎo)體材料如陶瓷(ceramic substrate)或玻璃(glass)或藍(lán)寶石(sapphire)基底,而絕緣層336可以是各種有機(jī)材料或是無(wú)機(jī)材料，有機(jī)材料例如是苯并環(huán)丁烯(benzocyclobutane, BCB)、環(huán)烯類(cycloolefin)、聚酰亞胺類(polyimide)、聚酰胺類(polyamide)、聚酯類(polyester)、聚醇類(polyalcohol)、聚環(huán)氧乙燒類(poly (ethylene oxide))、聚苯類(polyphenylene)、聚醚類(polyether)、聚酮類(polyketone)等樹(shù)脂,無(wú)機(jī)材料例如氧化娃、氮化娃、氮氧化娃、碳化娃、氧化招等。
[0043]請(qǐng)參考圖10，所繪示為本發(fā)明另一實(shí)施例中一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。在本實(shí)施例中是使用硅覆絕緣基底，其不使用穿硅電極，而使用弓I線方式來(lái)傳輸電位信號(hào)。如圖10所示，本實(shí)施例的封裝體324a包括芯片300b、載板326、選擇性的另一芯片354以及電路板356。射頻電路304透過(guò)連接線路312，再透過(guò)引線330連接至載板326的接觸墊332。在本實(shí)施例中，原始硅覆絕緣基底中的基材338可以透過(guò)薄化工藝或其他方式移除，也就是說(shuō)，在封裝體324a中絕緣層336可以直接接觸載板326，或是透過(guò)粘膠層337以黏附在載板326上。當(dāng)然，本實(shí)施例的封裝體324a中，也可以采用除引線方式不同的連線，如錫球或重布線層來(lái)連接電位信號(hào)，但主要特征在于都是由基底302主動(dòng)面301的一側(cè)進(jìn)行連接。
[0044]請(qǐng)參考圖11至圖12，并一并參考圖2與圖7，所繪示為形成本發(fā)明的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置的步驟示意圖。如圖11所示，首先提供基底302，然后在主動(dòng)面301—側(cè)的在基底302中或基底302上形成射頻電路304。接著如圖12所示，在基底302的主動(dòng)面301的一側(cè)形成屏蔽穿硅電極322。形成屏蔽穿硅電極322的方法例如先在主動(dòng)面301上形成開(kāi)口，然后在開(kāi)口表面形成絕緣層318，最后在將開(kāi)口以導(dǎo)電層320填滿。在本實(shí)施例中，是先形成射頻電路304，再形成屏蔽穿硅電極322 ;而于另一實(shí)施例中，則可以先形成屏蔽穿硅電極322后，再形成射頻電路304。然后，在主動(dòng)面301的一側(cè)上形成介電層316以及位于其中的金屬內(nèi)連線系統(tǒng)308，包括連接線路312、接觸墊314以及選擇性的屏蔽線路310，即可形成如圖2具有屏蔽結(jié)構(gòu)的芯片300。值得注意的是，由于本發(fā)明的屏蔽結(jié)構(gòu)306中的屏蔽穿硅電極322毋須貫穿基底302，因此制作方法中不需要額外對(duì)基底302的背面303進(jìn)行薄化工藝，可節(jié)省工藝成本與時(shí)間。后續(xù)，可進(jìn)行封裝工藝，而形成如圖7的封裝體326結(jié)構(gòu)。
[0045]前述的屏蔽穿硅電極322是采用通孔前(via first)的工藝，而于另一實(shí)施例中，也可采用通孔中(via middle)工藝。例如，在形成圖11的結(jié)構(gòu)后，請(qǐng)接續(xù)參考圖13，在基底302主動(dòng)面301上形成介電層316，例如是內(nèi)層介電層317。然后如圖14所示，在內(nèi)層介電層317以及基底302中形成屏蔽穿硅電極322，故屏蔽穿硅電極322會(huì)貫穿基底302以及內(nèi)層介電層317。接著再形成其他介電層316以及金屬內(nèi)連線系統(tǒng)308，而形成如圖3的結(jié)構(gòu)。后續(xù)，也可進(jìn)行封裝步驟。
[0046]若需要形成如圖8的芯片300a的結(jié)構(gòu)時(shí)，在形成金屬內(nèi)連線系統(tǒng)308后，還是可以對(duì)背面303進(jìn)行薄化工藝，以露出做為信號(hào)傳送的連接穿硅電極344，但不露出做為屏蔽結(jié)構(gòu)306的屏蔽穿硅電極322。
[0047]而若使用硅覆絕緣基底時(shí)，本發(fā)明的制作方法則可以有不同的實(shí)施方式。請(qǐng)參考圖15，首先提供基底302，例如是硅覆絕緣基底，其包括基材338、絕緣層336、半導(dǎo)體層334。然后在半導(dǎo)體層334中形成射頻電路304以及屏蔽穿硅電極322，兩者形成的先后順序可以任意配置。如圖16所示，在主動(dòng)面301的一側(cè)上形成介電層316以及位于其中的金屬內(nèi)連線系統(tǒng)308a，包括連接線路312a以及選擇性的屏蔽線路310。然后對(duì)基材338背面303的一側(cè)進(jìn)行薄化工藝，以減少基材338的厚度。最后，從基材338背面303的一側(cè)形成連接穿硅電極344，例如形成開(kāi)口(圖未示)，其貫穿了薄化后的基材338、絕緣層336以及半導(dǎo)體層334，然后再形成絕緣層340與導(dǎo)電層342于開(kāi)口中，以電連接連接線路312a，即可形成如圖9的結(jié)構(gòu)。當(dāng)然，本實(shí)施例也可適用于通孔后工藝，亦即形成部分介電層316后，才形成屏蔽穿硅電極322，使屏蔽穿硅電極322貫穿部分介電層316以及基底302中的半導(dǎo)體層334。
[0048]而于本發(fā)明另一實(shí)施例中，在進(jìn)彳丁完圖15的步驟后，請(qǐng)接續(xù)圖17,在王動(dòng)面301的一側(cè)上形成介電層316以及位于其中的金屬內(nèi)連線系統(tǒng)308，包括連接線路312、接觸墊314以及選擇性的屏蔽線路310。然后對(duì)基材338背面的一側(cè)進(jìn)行薄化工藝，以完全移除基材338，即可形成如圖10中的芯片300c。后續(xù)可再進(jìn)行封裝工藝，以形成封裝體324a。
[0049]綜上所述，本發(fā)明提供了一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，可有效消除射頻電路的電磁波干擾現(xiàn)象。本發(fā)明考慮到與其他穿硅電極的搭配，以及與硅覆絕緣基底的搭配，而提供了不同的實(shí)施方式與制作方法。
[0050]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，包括: 基底，包括主動(dòng)面以及背面； 射頻電路，設(shè)置在該基底的該主動(dòng)面的一側(cè)； 屏蔽結(jié)構(gòu)，至少設(shè)置在該基底中且包圍該射頻電路，該屏蔽結(jié)構(gòu)接地，其中該屏蔽結(jié)構(gòu)包括屏蔽穿硅電極，該屏蔽穿硅電極沒(méi)有貫穿該基底；以及 金屬內(nèi)連線系統(tǒng)，設(shè)置在該基底的該主動(dòng)面的一側(cè)，該金屬內(nèi)連線系統(tǒng)包括一連接線路，且該連接線路連接電位信號(hào)至該射頻電路。
2.如權(quán)利要求1所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該金屬內(nèi)連線系統(tǒng)還包括屏蔽線路，其中該屏蔽結(jié)構(gòu)包括該屏蔽線路。
3.如權(quán)利要求2所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽線路電連接該屏蔽穿硅電極。
4.如權(quán)利要求1所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽穿硅電極從俯視圖來(lái)看，為封閉的多邊形。
5.如權(quán)利要求1所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽穿硅電極從俯視圖來(lái)看，為具有缺口的多邊形。
6.如權(quán)利要求5所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該半導(dǎo)體裝置為芯片，且從俯視圖來(lái)看，該缺口與該基底最靠近該缺口的邊緣之間沒(méi)有任何主動(dòng)電路。
7.如權(quán)利要求5所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該半導(dǎo)體裝置為封裝體，該基底、該射頻電路、該屏蔽結(jié)構(gòu)以及該金屬內(nèi)連線系統(tǒng)位于芯片中，該芯片位于該封裝體中，從俯視圖來(lái)看，該芯片的該缺口與該封裝體最靠近該缺口的邊緣之間沒(méi)有其他芯片。
8.如權(quán)利要求1所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該半導(dǎo)體裝置為封裝體，且該封裝體還包括電路板，其中該電路板通過(guò)引線、錫球或重布線層與該連接線路電連接。
9.如權(quán)利要求8所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該引線、該錫球與該重布層位于該基底的該主動(dòng)面的一側(cè)。
10.如權(quán)利要求8所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該基底依序包括有絕緣層以及半導(dǎo)體層，該半導(dǎo)體層位于該絕緣層上。
11.如權(quán)利要求10所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該絕緣層與該電路板之間沒(méi)有任何半導(dǎo)體材料。
12.如權(quán)利要求1所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，還包括連接穿硅電極設(shè)置于該基底中，其中該連接穿硅電極貫穿該基底。
13.一種具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，包括: 基底，依序包括有背面、基材、絕緣層、半導(dǎo)體層以及主動(dòng)面； 射頻電路，設(shè)置在該半導(dǎo)體層中； 屏蔽結(jié)構(gòu)，至少設(shè)置在該半導(dǎo)體層中且包圍該射頻電路，該屏蔽結(jié)構(gòu)接地，其中該屏蔽結(jié)構(gòu)包括屏蔽穿硅電極，該屏蔽穿硅電極貫穿該半導(dǎo)體層，但沒(méi)有延伸至該絕緣層；以及 連接穿硅電極，貫穿該基底，且該連接穿硅電極連接電位信號(hào)至該射頻電路。
14.如權(quán)利要求13所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，還包括金屬內(nèi)連線系統(tǒng)設(shè)置于該基底的該主動(dòng)面的一側(cè)，其中該金屬內(nèi)連線系統(tǒng)包括屏蔽線路，其中該屏蔽結(jié)構(gòu)包括該屏蔽線路。
15.如權(quán)利要求14所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽線路電連接該屏蔽穿硅電極。
16.如權(quán)利要求13所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽穿硅電極從俯視圖來(lái)看，為封閉的多邊形。
17.如權(quán)利要求13所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該屏蔽穿硅電極從俯視圖來(lái)看，為具有缺口的多邊形。
18.如權(quán)利要求17所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該半導(dǎo)體裝置為芯片，且從俯視圖來(lái)看，該缺口與該基底最靠近該缺口的邊緣之間沒(méi)有任何主動(dòng)電路。
19.如權(quán)利要求17所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該半導(dǎo)體裝置為封裝體，該基底、該射頻電路、該屏蔽結(jié)構(gòu)以及連接穿硅電極位于芯片中，該芯片位于該封裝體中，從俯視圖來(lái)看，該芯片的該缺口與該封裝體最靠近該缺口的邊緣之間沒(méi)有其他芯片。
20.如權(quán)利要求13所述的具有屏蔽結(jié)構(gòu)的半導(dǎo)體裝置，其中該連接穿硅電極中的連接導(dǎo)電層的厚度與該連接穿硅電極的寬度的比值，小于該屏蔽穿硅電極中的導(dǎo)電層的厚度與該穿硅電極的厚度的比值。
【文檔編號(hào)】H01L23/552GK104282664SQ201310293957
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2013年7月12日 優(yōu)先權(quán)日:2013年7月12日
【發(fā)明者】郭建利, 林永昌, 林明哲, 吳貴盛, 林佳芳 申請(qǐng)人:聯(lián)華電子股份有限公司