半導(dǎo)體結(jié)構(gòu)及其制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體元件及其制作方法，該制作方法首先提供一基底，該基底上形成有至少一第一晶體管，具有一第一導(dǎo)電類型，且該第一晶體管包含有一第一金屬柵極與一覆蓋該第一金屬柵極的側(cè)壁的保護(hù)層。接下來，移除部分該第一金屬柵極以形成一第一凹槽以暴露出部分該保護(hù)層，并且在形成該第一凹槽之后移除暴露的該保護(hù)層以形成一第二凹槽。在形成該第二凹槽之后，于該第二凹槽內(nèi)形成一蝕刻停止層。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法，尤其是涉及一種具有金屬柵極的半導(dǎo)體元件與接觸插塞及其制作方法。

【背景技術(shù)】
[0002]在集成電路(integrated circuit, IC)中，各個(gè)不同的半導(dǎo)體元件通過接觸結(jié)構(gòu)例如接觸插塞(contact plug)以及內(nèi)連線結(jié)構(gòu)(interconnect1n structure)等建立元件之間的電連接。然而，隨著集成電路積成度不斷提升以及特征尺寸(feature size)持續(xù)降低，半導(dǎo)體元件的線寬與幾何尺寸也越來越小。在此限寬不斷縮小的趨勢下，在制作接觸插塞時(shí)所發(fā)生的任何對準(zhǔn)誤差，都有可能造成接觸插塞的偏移，進(jìn)而導(dǎo)致元件內(nèi)或元件間的短路。當(dāng)元件內(nèi)，例如柵極結(jié)構(gòu)與源極/漏極之間發(fā)生接觸插塞對準(zhǔn)問題并造成短路時(shí)，將導(dǎo)致半導(dǎo)體元件的失效；而元件間的短路更可能導(dǎo)致整個(gè)IC失效。
[0003]因此，目前仍然需要一種半導(dǎo)體元件及其制作方法，以有效地避免接觸插塞偏移造成的短路以及元件失效等問題。


【發(fā)明內(nèi)容】

[0004]為解決上述問題，本發(fā)明提供一種半導(dǎo)體元件的制作方法，該制作方法首先提供一基底，該基底上形成有至少一第一晶體管，具有一第一導(dǎo)電類型，且該第一晶體管包含有一第一金屬柵極與一覆蓋該第一金屬柵極的側(cè)壁的保護(hù)層。接下來，移除部分該第一金屬柵極以形成一暴露出該保護(hù)層的第一凹槽，并且在形成該第一凹槽之后移除暴露出的該保護(hù)層以形成一第二凹槽。在形成該第二凹槽之后，于該第二凹槽內(nèi)形成一蝕刻停止層。
[0005]本發(fā)明另一提供一種半導(dǎo)體元件，該半導(dǎo)體元件包含有一基底、一晶體管以及一蝕刻停止層。該晶體管設(shè)置于該基底上，且該晶體管包含一金屬柵極。該蝕刻停止層設(shè)置于該金屬柵極的頂部，且該蝕刻停止層的一寬度大于該金屬柵極的一寬度。
[0006]根據(jù)本發(fā)明所提供的半導(dǎo)體元件及其制作方法，于該晶體管的頂部形成該蝕刻停止層，且該蝕刻停止層的寬度大于該晶體管的金屬柵極的寬度，因此在后續(xù)進(jìn)行接觸插塞制作等制作工藝時(shí)，可避免蝕刻接觸洞時(shí)造成金屬柵極的暴露，更可避免接觸插塞因?qū)?zhǔn)問題而導(dǎo)致金屬柵極與源極/漏極短路等問題。

【專利附圖】

【附圖說明】
[0007]圖1?圖2與圖5?圖10為本發(fā)明所提供的一半導(dǎo)體元件的制作方法的一較佳實(shí)施例的不意圖，其中:
[0008]圖6為本較佳實(shí)施例的一變化型的示意圖；
[0009]圖7為本較佳實(shí)施例的另一變化型的示意圖；以及
[0010]圖9為本較佳實(shí)施例的另一變化型的示意圖。
[0011]圖3與圖4為本為本發(fā)明所提供的一半導(dǎo)體元件的制作方法的另一較佳實(shí)施例的示意圖。
[0012]圖11為本發(fā)明所提供的一半導(dǎo)體元件的一較佳實(shí)施例的示意圖。
[0013]圖12?圖13為本發(fā)明所提供的一半導(dǎo)體元件的另一較佳實(shí)施例的示意圖。
[0014]主要元件符號說明
[0015]100 基底
[0016]102 淺溝隔離
[0017]104 介電層
[0018]106 第一功函數(shù)金屬層
[0019]108第二功函數(shù)金屬層
[0020]109 填充金屬層
[0021]110 第一晶體管
[0022]112 第二晶體管
[0023]114 第一金屬柵極
[0024]116第二金屬柵極
[0025]120 第一輕摻雜漏極
[0026]122 第二輕摻雜漏極
[0027]124 間隙壁
[0028]130 第一源極/漏極
[0029]132第二源極/漏極
[0030]133 鰭片結(jié)構(gòu)
[0031]140 接觸洞蝕刻停止層
[0032]142內(nèi)層介電層
[0033]144 第一介電層
[0034]150第一凹槽
[0035]152第三凹槽
[0036]154 第二凹槽
[0037]156第四凹槽
[0038]160蝕刻停止層
[0039]162空洞
[0040]170、172 金屬層
[0041]180金屬柵極接觸插塞
[0042]182源極/漏極接觸插塞
[0043]182a 偏移源極/漏極接觸插塞
[0044]184共用接觸插塞

【具體實(shí)施方式】
[0045]為使熟悉本發(fā)明所屬【技術(shù)領(lǐng)域】的一般技術(shù)者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實(shí)施例，并配合所附附圖，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。
[0046]為了方便說明，本發(fā)明的各附圖僅為示意以更容易了解本發(fā)明，其詳細(xì)的比例可依照設(shè)計(jì)的需求進(jìn)行調(diào)整。在文中所描述對于圖形中相對元件的上下關(guān)系，在本領(lǐng)域的人皆應(yīng)能理解其指物件的相對位置而言，因此皆可以翻轉(zhuǎn)而呈現(xiàn)相同的構(gòu)件，此皆應(yīng)同屬本說明書所公開的范圍，在此容先敘明。
[0047]請參閱圖1?圖2與圖5?圖10，圖1?圖2與圖5?圖10為本發(fā)明所提供的一半導(dǎo)體元件的制作方法的一較佳實(shí)施例的示意圖。如圖1所示，本較佳實(shí)施例首先提供一基底100，例如一硅基底、含硅基底、或硅覆絕緣(silicon-on-1nsulator，SOI)基底?；?00上形成有一第一晶體管110與一第二晶體管112，而第一晶體管110與第二晶體管112之間的基底100內(nèi)形成有提供電性隔離的淺溝隔離(shallow trench isolat1n, STI) 102。第一晶體管110具有一第一導(dǎo)電型式，而第二晶體管112具有一第二導(dǎo)電型式，且第一導(dǎo)電型式與第二導(dǎo)電型式互補(bǔ)(complementary)。在本較佳實(shí)施例中，第一晶體管110為一 η型晶體管；而第二晶體管112為一 P型晶體管。
[0048]請繼續(xù)參閱圖1。第一晶體管110與第二晶體管112各包含一介電層104、一虛置柵極如一多晶硅層(圖未示)以及一用以定義虛置柵極位置與尺寸的圖案化硬掩模(圖未示)。此外第一晶體管110與第二晶體管112分別包含一第一輕摻雜漏極(light dopeddrain,以下簡稱為LDD) 120與一第二 LDD122、一間隙壁124、與一第一源極/漏極130與一第二源極/漏極132。第一源極/漏極130與第二源極/漏極132的表面可分別包含有一金屬娃化物(圖未示)。另外，在后自對準(zhǔn)金屬娃化物(post contact salicide)制作工藝中，金屬硅化物也可形成于接觸洞(contact hole)之后。而在第一晶體管110與第二晶體管112上,依序設(shè)置有一接觸洞蝕刻停止層(contact etch stop layer,以下簡稱為CESL) 140與一內(nèi)層介電(inter-layer dielectric,以下簡稱為ILD)層142,且如圖1所示，ILD層142環(huán)繞第一晶體管110與第二晶體管112。上述元件的制作步驟以及材料選擇，甚至是半導(dǎo)體業(yè)界中為提供應(yīng)力作用更改善電性表現(xiàn)而實(shí)施選擇性外延成長(selectiveepitaxial growth, SEG)方法形成外延源極/漏極130、132等皆為該領(lǐng)域的人士所熟知，故于此皆不再贅述。
[0049]請仍然參閱圖1。在形成CESL140與ILD層142后，通過一平坦化制作工藝移除部分的ILD層142與CESL140，直至暴露出第一晶體管110與第二晶體管112的圖案化硬掩?；蛱撝脰艠O。隨后利用一適合的蝕刻制作工藝移除第一晶體管110與第二晶體管112的圖案化硬掩模與虛置柵極，而同時(shí)于第一晶體管110與第二晶體管112內(nèi)分別形成一第一柵極溝槽(圖未示)與一第二柵極溝槽(圖未示)，并暴露出介電層104。值得注意的是，本較佳實(shí)施例與先柵極介電層(high-k first)制作工藝整合，因此介電層104可為一高介電常數(shù)(high dielectric constant,high-k)介電層,而此high-k介電層可以是一金屬氧化物層，例如一稀土金屬氧化物層。High-k柵極介電層104可選自氧化鉿(hafnium oxide,HfO2) >娃酸給氧化合物(hafnium silicon oxide,HfS14)、娃酸給氮氧化合物(hafnium siliconoxynitride, HfS1N)、氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化組(tantalum oxide，Ta2O5)、氧化宇乙(yttrium oxide，Y2O3)、氧化錯(cuò)(zirconium oxide,ZrO2)、欽酸銀(strontium titanate oxide, SrTi03)、娃酸錯(cuò)氧化合物(zirconium siliconoxide, ZrS14)、錯(cuò)酸給(hafnium zirconium oxide, HfZrO4)、銀秘組氧化物(strontiumbismuth tantalate, SrBi2Ta2O9, SBT)、,告欽酸鉛(lead zirconate titanate, PbZrxTi1^O3,,PZT)與鈦酸鋇銀(barium strontium titanate,BaxSr1^T13, ,BST)所組成的群組。此外，熟悉該項(xiàng)技術(shù)的人士應(yīng)知本較佳實(shí)施例也不限與后柵極介電層(high-k last)制作工藝整口 O
[0050]請仍然參閱圖1。在形成第一柵極溝槽與第二柵極溝槽之后，于第一柵極溝槽與第二柵極溝槽內(nèi)形成一第一功函數(shù)金屬層106，隨后移除第一柵極溝槽內(nèi)的第一功函數(shù)金屬層。在本較佳實(shí)施例中，第一功函數(shù)金屬層106為一 P型功函數(shù)金屬層，其功函數(shù)介于
4.8?5.2。接下來于第一柵極溝槽與第二柵極溝槽內(nèi)形成一第二功函數(shù)金屬層108，在本較佳實(shí)施例中，第二功函數(shù)金屬層108為一 η型功函數(shù)金屬層，其功函數(shù)介于3.9?4.3。隨后，于第一柵極溝槽與第二柵極溝槽內(nèi)形成一填充金屬層109，并通過一平坦化制作工藝移除多余的金屬層，而于第一晶體管110與第二晶體管112內(nèi)分別形成一第一金屬柵極114與第二金屬柵極116。另外，熟悉該項(xiàng)技術(shù)的人士應(yīng)知，在金屬柵極制作工藝中，依電性需求于柵極溝槽填入不同的功函數(shù)金屬之前，常先填入其他的膜層如阻障層(barrier layer),蝕刻停止層(etch stop layer)甚或應(yīng)力層(strained layer)等膜層,在此不多予贅述。
[0051]請參閱圖2。在本較佳實(shí)施例中，于形成第一金屬柵極114與第二金屬柵極116之后，利用合適的金屬蝕刻方法重新蝕刻第一金屬柵極114與第二金屬柵極116,以于第一金屬柵極114與第二金屬柵極116內(nèi)分別形成一第一凹槽150與一第三凹槽152。第一凹槽150與第三凹槽152的深度可為250?400埃，但不限于此。另外需注意的是，第一金屬柵極114與第二金屬柵極116的側(cè)壁與間隙壁124接觸，因此覆蓋第一金屬柵極114與第二金屬柵極116側(cè)壁的間隙壁124可作為第一金屬柵極114與第二金屬柵極116的保護(hù)層。因此如圖2所示，第一凹槽150暴露出保護(hù)層(即間隙壁124)、填充金屬層109與第二功函數(shù)金屬層108 ;同理第三凹槽152暴露出保護(hù)層(即間隙壁124)、填充金屬層109、第二功函數(shù)金屬層108與第一功函數(shù)金屬層106。
[0052]另外請參閱圖3與圖4，圖3與圖4為本為本發(fā)明所提供的一半導(dǎo)體元件的制作方法的另一較佳實(shí)施例的示意圖。首先需注意的是本較佳實(shí)施例中與前述較佳實(shí)施例相同的元件由相同的符號說明，且包含相同的材料與導(dǎo)電類型，故該多個(gè)細(xì)節(jié)皆不再贅述。本較佳實(shí)施例與前述較佳實(shí)施例不同之處在于:如前所述在制作金屬柵極時(shí)，除了功函數(shù)金屬之夕卜，更可能于柵極溝槽中填入其他的金屬膜層，而每一膜層的形成，都會(huì)導(dǎo)致柵極溝槽的開口寬度縮小，并造成后續(xù)膜層如功函數(shù)金屬不易填入柵極溝槽的問題。因此，本較佳實(shí)施例更于形成第一功函數(shù)金屬層106與第二功函數(shù)金屬層108之后，分別移除柵極溝槽開口的部分第一功函數(shù)金屬層106與第二功函數(shù)金屬層108。因此，后續(xù)填入柵極溝槽內(nèi)的膜層如第二功函數(shù)金屬層與填充金屬層等可順利地填入柵極溝槽內(nèi)，避免空隙的形成，并可避免空隙對半導(dǎo)體元件電性的負(fù)面影響。是以，本較佳實(shí)施例中，第一金屬柵極114與第二金屬柵極116內(nèi)的第一功函數(shù)金屬層106與第二功函數(shù)金屬層108約略具有一 U形形狀。
[0053]請參閱圖4。在形成第一金屬柵極114與第二金屬柵極116之后，更利用合適的金屬蝕刻方法重新蝕刻第一金屬柵極114與第二金屬柵極116,以于第一金屬柵極114與第二金屬柵極116內(nèi)分別形成一第一凹槽150與一第三凹槽152。由于本較佳實(shí)施例中第一功函數(shù)金屬層106與第二功函數(shù)金屬層108具有U形形狀的特殊輪廓，故如圖4所示，第一凹槽150僅暴露出保護(hù)層(即間隙壁124)與填充金屬層109 ;同理第三凹槽152僅暴露出保護(hù)層(即間隙壁124)與填充金屬層109。換句話說，填充金屬層109暴露于第一凹槽150與第三凹槽152內(nèi)，且完全覆蓋第一功函數(shù)金屬層106與第二功函數(shù)金屬層108。
[0054]請參閱圖5。首先請注意圖5以后所述的步驟可接續(xù)于前述兩實(shí)施例進(jìn)行，故圖5可同時(shí)接續(xù)圖2與圖4參閱。如圖5所示，在形成第一凹槽150與第三凹槽152之后，本較佳實(shí)施例更利用不同于金屬蝕刻方法的其他蝕刻制作工藝，例如干蝕刻或濕蝕刻將暴露于第一凹槽150與第二凹槽152側(cè)壁的保護(hù)層(即間隙壁124)完全移除，以拓寬第一凹槽150與第三凹槽152的開口寬度，而分別形成一第二凹槽154與一第四凹槽156。在本較佳實(shí)施例中，干蝕刻可利用下述氣體或其組合進(jìn)行蝕刻:八氟環(huán)丁烷(octafluorobutylene，C4F8)、六氟丁二烯(hexafluorobutadiene, C4F6)、三氟甲燒(methyl fluoride, CH3F)、二氟甲燒(dif luoromethane, CH2F2)、三氯化硼(tricholorborane, BCl3)、気氣(Argon, Ar)、氧氣與氮?dú)?。在本較佳實(shí)施例中，濕蝕刻可利用下述蝕刻劑進(jìn)行蝕刻:磷酸(phosphoricacid, H3PO4)、稀釋氫氟酸(diluted hydrofluoride, DHF)等。
[0055]請參閱圖6，圖6為本較佳實(shí)施例的一變化型的示意圖。根據(jù)本變化型，也可利用氬等離子體轟擊或利用SiCoNi?蝕刻方法，移除暴露于第一凹槽150與第二凹槽152側(cè)壁的部分保護(hù)層(即間隙壁124)，以拓寬第一凹槽150與第三凹槽152的開口寬度，而分別形成一第二凹槽154與一第四凹槽156。
[0056]另外請參閱圖7,圖7為本較佳實(shí)施例的一變化型的不意圖。由于間隙壁124與CESL140皆設(shè)置于第一金屬柵極114與第二金屬柵極116的側(cè)壁，因此間隙壁124與CESL140可一同視為一保護(hù)層。因此在本變化型中，在移除暴露于第一凹槽150與第三凹槽152側(cè)壁的間隙壁之后，更可繼續(xù)蝕刻暴露出來的CESL142，使得最終獲得的第二凹槽154與第四凹槽156具有更寬更大的開口。且如圖7所示，ILD層142暴露于第二凹槽154與第四凹槽156的側(cè)壁。
[0057]簡單地說，本較佳實(shí)施例及其變化型利用不同于金屬蝕刻方法的干/濕/等離子體轟擊/SiCoNi?等方法在不影響凹槽深度的前提下，拓寬第一凹槽150與第三凹槽152的開口以形成第二凹槽154與第四凹槽156，故第二凹槽154的一開口寬度大于第一凹槽150的一開口寬度，同理第四凹槽156的一開口寬度大于第三凹槽152的一開口寬度，且第二凹槽154與第四凹槽156的深度同于第一凹槽150與第三凹槽152的深度，即250?400埃。
[0058]請參閱圖8。在形成第二凹槽154與第四凹槽156之后，可利用化學(xué)氣相沉積方法(chemical vapor deposit1n, CVD)于基底100上形成一蝕刻停止層160,以填滿第二凹槽154與第四凹槽156。蝕刻停止層160可以包含氮化硅(SiN)或碳氮化硅(SiCN)，但不限于此。
[0059]另外請參閱圖9，圖9為本較佳實(shí)施例的另一變化型的示意圖。根據(jù)本變化型，利用一流動(dòng)化學(xué)氣相沉積方法(flowable chemical vapor deposit1n, FCVD)形成蝕刻停止層160。蝕刻停止層160可以包含氮化硅(SiN)或碳氮化硅(SiCN)，但不限于此。值得注意的是，在利用FCVD形成蝕刻停止層160時(shí)，可能會(huì)于蝕刻停止層160內(nèi)形成空洞(void) 162，且空洞162如圖9所示，形成于開口平面(以虛線示之)的下方。
[0060]請參閱圖10。在形成蝕刻停止層160之后，可選擇性地進(jìn)行一平坦化制作工藝移除多余的蝕刻停止層160，而獲得蝕刻停止層160頂部與ILD層142頂部共平面的一平坦表面。如圖10所示，由于蝕刻停止層160填滿第二凹槽154與第四凹槽156，因此蝕刻停止層160的底部接觸保護(hù)層知頂部，即間隙壁124的頂部或間隙壁124與CESL140的頂部，且蝕刻停止層160的一厚度介于250埃-400埃。
[0061]根據(jù)本較佳實(shí)施例及其變化型所提供的半導(dǎo)體元件的制作方法，于金屬柵極頂部114/116形成凹槽150/152，隨后拓寬該多個(gè)凹槽150/152，并填入蝕刻停止層160，因此設(shè)置于金屬柵極114/116頂部的蝕刻停止層160的一寬度大于金屬柵極114/116的一寬度。而此一寬度較大且完全覆蓋金屬柵極114/116的蝕刻停止層160可在后續(xù)進(jìn)行接觸插塞制作工藝時(shí)，有效地保護(hù)金屬柵極114/116，避免蝕刻接觸洞時(shí)因偏移問題導(dǎo)致金屬柵極114/116的暴露以及后續(xù)引發(fā)的短路問題。
[0062]接下來請參閱圖11。圖11為本發(fā)明所提供的半導(dǎo)體元件的另一較佳實(shí)施例的示意圖。首先需注意的是，在本較佳實(shí)施例中，與前述較佳實(shí)施例相同的元件沿用相同的符號說明，且具有相同的材料選擇，故相同之處不再贅述。另外需注意的是，在本較佳實(shí)施例中以前述實(shí)施例中的第一晶體管110及其構(gòu)成元件為例進(jìn)行說明，但熟悉該技術(shù)的人士應(yīng)知本較佳實(shí)施例所提供的半導(dǎo)體元件也可包含與第一晶體管110電性互補(bǔ)的第二晶體管112。此外第一晶體管110的構(gòu)成元件以及蝕刻停止層160的制作順序可參閱上述實(shí)施例與變化型，在此也不再贅述。如圖11所示，本較佳實(shí)施例包含一基底100，基底100上形成有至少一金屬柵極114以及至少一源極/漏極(圖未示)。另外需注意的是，由于本發(fā)明可與鰭式場效晶體管(fin field effect transistor,FinFET)技術(shù)整合,故本較佳實(shí)施例中源極/漏極可形成于金屬柵極114兩側(cè)的鰭狀結(jié)構(gòu)133中。當(dāng)然，源極/漏極也可如上述實(shí)施例所言，形成于金屬柵極114兩側(cè)的基底100中。
[0063]請繼續(xù)參閱圖11。如前所述，在形成蝕刻停止層160之后，可選擇性地進(jìn)行一平坦化制作工藝移除多余的蝕刻停止層160以形成一平坦表面，隨后于此一平坦表面上形成第一介電層144。然而，熟悉該項(xiàng)技術(shù)的人士應(yīng)知第一介電層144也可于形成蝕刻停止層160之后直接形成于蝕刻停止層160上。接下來，可于第一介電層144上形成一硬掩模層(圖未示)與一光致抗蝕劑層(圖未示)。硬掩模層可為一單層或復(fù)合膜層，舉例來說，硬掩模層由下而上可依序包含一氮化鈦(titanium nitride, TiN)層與一氧化物層,但不限于此。光致抗蝕劑層可以是一單層或一復(fù)合膜層，舉例來說光致抗蝕劑層由下而上可依序包含一有機(jī)介電層(organic dielectric layer, ODL)、一含娃掩模抗反射層(silicon-containinghard mask bottom ant1-reflecting coating, SHB)與一光致抗蝕劑材料(photoresist,PR)，但不限于此。
[0064]接下來，圖案化光致抗蝕劑層，用以定義多個(gè)源極/漏極接觸插塞的位置與大小。之后將光致抗蝕劑圖案轉(zhuǎn)移至硬掩模層，隨后更通過適合的蝕刻制作工藝并利用硬掩模層作為一蝕刻掩模蝕刻第一介電層144與ILD層142，甚至CESL142，而形成多個(gè)暴露出源極/漏極(即本較佳實(shí)施例中的鰭片結(jié)構(gòu)133)的源極/漏極接觸洞(圖未示)，隨后移除光致抗蝕劑層。值得注意的是，在形成源極/漏極接觸洞時(shí)，可能因?qū)?zhǔn)不良等原因而發(fā)生偏移的狀況，因而可能在第一介電層144與ILD層142內(nèi)形成偏移源極/漏極接觸洞。更重要的是，由于金屬柵極114上方具有蝕刻停止層160，故即使形成偏移源極/漏極接觸洞，也不會(huì)暴露出金屬柵極，故能有效維持金屬柵極的完整性。接下來，再形成一光致抗蝕劑層(圖未示)，其結(jié)構(gòu)與材料可與前述的光致抗蝕劑層相同，但不限于此。隨后圖案化光致抗蝕劑層，用以定義多個(gè)金屬柵極接觸插塞的位置與大小。值得注意的是，在本較佳實(shí)施例中，金屬柵極接觸插塞可用以電連接金屬柵極114與多層金屬內(nèi)連線結(jié)構(gòu)的第一層金屬結(jié)構(gòu)，故可視為第零層金屬結(jié)構(gòu)(MO)。
[0065]請繼續(xù)參閱圖11。隨后進(jìn)行一蝕刻步驟，將金屬柵極接觸插塞圖案轉(zhuǎn)移至光致抗蝕劑層下的各層結(jié)構(gòu)中，而于至少一金屬柵極114上形成一金屬柵極接觸洞(圖未示)。隨后移除光致抗蝕劑層，并于金屬柵極接觸洞與源極/漏極接觸洞內(nèi)形成阻障層(圖未示)與金屬層170。阻障層可包含氮化鈦、氮化鉭(tantalum nitride, TaN)或鈦/氮化鈦(Ti/TiN)等多層阻障層等，以增進(jìn)接觸洞的內(nèi)壁與后續(xù)形成的金屬層170之間的附著力；金屬層170則可包含具有較佳填洞能力的金屬材料，例如鎢(tungsten，W)，但皆不限于此。是以，本較佳實(shí)施例通過兩次分開的蝕刻制作工藝與一次的金屬填入制作工藝于第一介電層144與ILD層142內(nèi)同時(shí)完成金屬柵極接觸插塞180、源極/漏極接觸插塞182以及共用接觸插塞184。如圖11所示，由于金屬柵極接觸插塞180、源極/漏極接觸插塞182以及共用接觸插塞184皆是于填入金屬層170后同時(shí)完成，因此金屬柵極接觸插塞180、源極/漏極接觸插塞182以及共用接觸插塞184皆為一體成形的結(jié)構(gòu)。
[0066]請仍然參閱圖11。如前所述，在制作源極/漏極接觸洞時(shí)，有可能因?yàn)閷?zhǔn)問題而導(dǎo)致后續(xù)形成的接觸插塞發(fā)生偏移。但由于本較佳實(shí)施例所提供的金屬柵極114上方具有一寬度大于金屬柵極114的蝕刻停止層160，因此可避免蝕刻源極/漏極接觸洞時(shí)直接暴露出金屬柵極114，更進(jìn)一步避免后續(xù)形成的偏移接觸插塞182a與金屬柵極114形成短路。
[0067]另外請參閱圖12與圖13，圖12與圖13為本發(fā)明所提供的半導(dǎo)體元件的又一較佳實(shí)施例的示意圖。首先需注意的是，在本較佳實(shí)施例中，與前述較佳實(shí)施例相同的元件也沿用相同的符號說明，且具有相同的材料選擇，故相同之處不再贅述。本較佳實(shí)施例與前述較佳實(shí)施例不同之處在于，如圖12所示，本案在形成ILD層142后，即于ILD層142內(nèi)蝕刻出源極/漏極接觸洞，并在形成源極/漏極接觸洞之后，即立即于源極/漏極接觸洞內(nèi)依序形成阻障層與金屬層170，并通過一平坦化制作工藝移除多余的金屬層。
[0068]請參閱圖13。接下來，于ILD層142上形成第一介電層144，隨后再于第一介電層144上形成一光致抗蝕劑層(圖未示)，之后圖案化光致抗蝕劑層，用以定義多個(gè)源極/漏極接觸插塞與金屬柵極接觸插塞的位置與大小。如前所述，在本較佳實(shí)施例中，金屬柵極接觸插塞可電連接金屬柵極114與多層金屬內(nèi)連線結(jié)構(gòu)的第一層金屬結(jié)構(gòu)，故可視為第零層金屬結(jié)構(gòu)(MO)。隨后進(jìn)行一蝕刻步驟，將源極/漏極接觸插塞與金屬柵極接觸插塞圖案轉(zhuǎn)移至光致抗蝕劑層下的各層結(jié)構(gòu)中，而于金屬層170上以及至少一金屬柵極114上分別形成一源極/漏極接觸洞與金屬柵極接觸洞(圖未示)。隨后移除光致抗蝕劑層，并于金屬柵極接觸洞與源極/漏極接觸洞內(nèi)形成阻障層(圖未示)與金屬層172，隨后再通過一平坦化制作工藝移除多余金屬，而于第一介電層144與ILD層142內(nèi)完成源極/漏極接觸插塞182、金屬柵極接觸插塞180與共用接觸插塞184。如圖13所示，由于金屬柵極接觸插塞180以及共用接觸插塞184與源極/漏極接觸插塞182通過不同的蝕刻制作工藝與不同的金屬填入制作工藝完成，故部分接觸插塞，尤其是源極/漏極接觸插塞182與共用接觸插塞184內(nèi)，包含金屬層170與金屬層172，且具有一界面(interface)。
[0069]請仍然參閱圖13。如前所述，在制作源極/漏極接觸洞時(shí)，有可能因?yàn)閷?zhǔn)問題而導(dǎo)致后續(xù)形成的接觸插塞發(fā)生偏移。但由于本較佳實(shí)施例所提供的金屬柵極114上方具有一寬度大于金屬柵極114的蝕刻停止層160，因此可避免蝕刻源極/漏極接觸洞時(shí)直接暴露出金屬柵極114，更進(jìn)一步避免后續(xù)形成的偏移接觸插塞182a與金屬柵極114形成短路。
[0070]綜上所述，根據(jù)本發(fā)明所提供的半導(dǎo)體元件及其制作方法，于晶體管的頂部形成蝕刻停止層，且蝕刻停止層的寬度大于晶體管的金屬柵極的寬度，因此在后續(xù)進(jìn)行接觸插塞制作等制作工藝時(shí)，可避免蝕刻接觸洞時(shí)造成金屬柵極的暴露，更可避免接觸插塞因?qū)?zhǔn)問題而導(dǎo)致金屬柵極與源極/漏極短路等問題。
[0071]以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種半導(dǎo)體元件的制作方法，包含有: 提供一基底，該基底上形成有至少一第一晶體管，具有第一導(dǎo)電類型，且該第一晶體管包含有第一金屬柵極與覆蓋該第一金屬柵極的側(cè)壁的保護(hù)層； 移除部分該第一金屬柵極以形成一第一凹槽，且該第一凹槽暴露部分該保護(hù)層； 移除暴露的部分該保護(hù)層以形成一第二凹槽；以及 于該第二凹槽內(nèi)形成一蝕刻停止層。
2.如權(quán)利要求1所述的制作方法，其中該第一金屬柵極包含第一功函數(shù)金屬層與填充金屬層。
3.如權(quán)利要求2所述的制作方法，其中該基底上還包含第二晶體管，該第二晶體管具有第二導(dǎo)電類型，且該第二導(dǎo)電類型與該第一導(dǎo)電類型互補(bǔ)，該第二晶體管包含第二金屬柵極與覆蓋該第二金屬柵極的側(cè)壁的該保護(hù)層。
4.如權(quán)利要求3所述的制作方法，還包含: 于移除部分該第一金屬柵極以形成該第一凹槽的同時(shí)移除部分該第二金屬柵極，以形成一第三凹槽，且該第三凹槽暴出部分該保護(hù)層；以及 于形成該第二凹槽的同時(shí)移除暴露的部分該保護(hù)層，以形成一第四凹槽。
5.如權(quán)利要求2所述的制作方法，其中該第一功函數(shù)金屬層暴露于該第一凹槽內(nèi)。
6.如權(quán)利要求2所述的制作方法，其中該填充金屬層暴露于該第一凹槽內(nèi)，且該填充金屬層完全覆蓋該第一功函數(shù)金屬層。
7.如權(quán)利要求1所述的制作方法，其中該保護(hù)層包含至少一間隙壁。
8.如權(quán)利要求7所述的制作方法，其中該保護(hù)層還包含接觸洞蝕刻停止層(contactetch stop layer, CESL)。
9.如權(quán)利要求1所述的制作方法，其中該保護(hù)層完全或部分移除。
10.如權(quán)利要求1所述的制作方法，其中該基底上還包含內(nèi)層介電(interlayerdielectric)層，該內(nèi)層介電層環(huán)繞該第一晶體管，且該內(nèi)層介電層暴露于該第二凹槽的側(cè)壁。
11.如權(quán)利要求1所述的制作方法，其中該第二凹槽的一開口寬度大于該第一凹槽的一開口寬度。
12.如權(quán)利要求1所述的制作方法，其中該第二凹槽的深度介于250埃(angstrom)?400 埃。
13.—種半導(dǎo)體元件，包含有: 基底； 晶體管，設(shè)置于該基底上且該晶體管包含一金屬柵極；以及 蝕刻停止層，設(shè)置于該金屬柵極的頂部，且該蝕刻停止層的一寬度大于該金屬柵極的一寬度。
14.如權(quán)利要求13所述的半導(dǎo)體元件，還包含保護(hù)層，設(shè)置于金屬柵極的側(cè)壁。
15.如權(quán)利要求14所述的半導(dǎo)體元件，其中該保護(hù)層包含至少一間隙壁。
16.如權(quán)利要求15所述的半導(dǎo)體元件，其中該保護(hù)層還包含接觸洞蝕刻停止層。
17.如權(quán)利要求14所述的半導(dǎo)體元件，其中該蝕刻停止層的底部接觸該保護(hù)層的頂部。
18.如權(quán)利要求13所述的半導(dǎo)體元件，其中該蝕刻停止層的一厚度介于250埃-400埃。
19.如權(quán)利要求13所述的半導(dǎo)體元件，還包含內(nèi)層介電層，該內(nèi)層介電層環(huán)繞該晶體管，且該蝕刻停止層的頂部與該內(nèi)層介電層的頂部共平面(coplanar)。
20.如權(quán)利要求19所述的半導(dǎo)體元件，還包含至少一接觸插塞，設(shè)置于該內(nèi)層介電層之內(nèi)。
【文檔編號】H01L29/78GK104241359SQ201310249910
【公開日】2014年12月24日 申請日期:2013年6月21日 優(yōu)先權(quán)日:2013年6月21日
【發(fā)明者】吳宜靜, 黃志森, 洪慶文 申請人:聯(lián)華電子股份有限公司