FinFET及其制造方法
【專利摘要】本申請(qǐng)公開(kāi)了一種FinFET及其制造方法。一示例方法可以包括：在襯底上形成鰭；在襯底上依次形成覆蓋鰭的柵介質(zhì)層和柵導(dǎo)體層；按照要形成的柵圖案，對(duì)柵導(dǎo)體層進(jìn)行刻蝕，其中刻蝕停止于大致與鰭的頂面相對(duì)應(yīng)的位置；在刻蝕后的柵導(dǎo)體層的側(cè)壁上形成第一側(cè)墻；繼續(xù)刻蝕柵導(dǎo)體層，以形成柵圖案；以及在繼續(xù)刻蝕后的柵導(dǎo)體層的側(cè)壁上形成第二側(cè)墻。
【專利說(shuō)明】FinFET及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本公開(kāi)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種FinFET及其制造方法。

【背景技術(shù)】
[0002] 為了應(yīng)對(duì)半導(dǎo)體器件的不斷小型化所帶來(lái)的挑戰(zhàn)，已經(jīng)提出了多種高性能器件， 例如FinFET(鰭式場(chǎng)效應(yīng)晶體管）等。FinFET是一種立體型器件，包括在襯底上堅(jiān)直形成 的鰭（fin)以及與鰭相交的柵堆疊。在柵的控制下，可以在鰭中形成器件的導(dǎo)電溝道。由 于可以提升鰭的高度而不增加其占用面積（footprint)，從而可以增加每單位占用面積的 電流驅(qū)動(dòng)能力。
[0003] 但是，隨著器件的不斷小型化，F(xiàn)inFET的制造也面臨更多挑戰(zhàn)。例如，柵堆疊（特 別是其中的柵導(dǎo)體）位于鰭上方的部分與其他部分之間存在高度差。這樣，在對(duì)柵堆疊（特 別是其中的柵導(dǎo)體）進(jìn)行構(gòu)圖時(shí)，因?yàn)槠渌糠中枰蟮目涛g量，所以容易造成柵堆疊 位于鰭上方的部位存在掏槽（notching)現(xiàn)象。這會(huì)影響器件的性能。


【發(fā)明內(nèi)容】

[0004] 本公開(kāi)的目的至少部分地在于提供一種FinFET及其制造方法，以有助于更可靠 地制造 FinFET。
[0005] 根據(jù)本公開(kāi)的一個(gè)方面，提供了一種制造 FinFET的方法，包括：在襯底上形成鰭； 在襯底上依次形成覆蓋鰭的柵介質(zhì)層和柵導(dǎo)體層；按照要形成的柵圖案，對(duì)柵導(dǎo)體層進(jìn)行 刻蝕，其中刻蝕停止于大致與鰭的頂面相對(duì)應(yīng)的位置；在刻蝕后的柵導(dǎo)體層的側(cè)壁上形成 第一側(cè)墻；繼續(xù)刻蝕柵導(dǎo)體層，以形成柵圖案；以及在繼續(xù)刻蝕后的柵導(dǎo)體層的側(cè)壁上形 成第二側(cè)墻。
[0006] 根據(jù)本公開(kāi)的另一方面，提供了一種FinFET，包括：襯底；在襯底上形成的鰭；在 襯底上形成的與鰭相交的柵堆疊，包括柵介質(zhì)層和柵導(dǎo)體層；以及在柵堆疊側(cè)壁上的依次 形成的第一側(cè)墻和第二側(cè)墻，其中，第一側(cè)墻覆蓋從柵堆疊的頂面至大致與鰭的頂面相對(duì) 應(yīng)的位置的高度，而第二側(cè)墻覆蓋柵堆疊的基本上整個(gè)高度。
[0007] 根據(jù)本發(fā)明的示例性實(shí)施例，對(duì)柵導(dǎo)體的刻蝕分成兩次。第一刻蝕停止于大致與 鰭的頂面相對(duì)應(yīng)的位置。此時(shí)，可以在柵導(dǎo)體的側(cè)壁上形成第一側(cè)墻。第一側(cè)墻可以保護(hù)柵 導(dǎo)體，以避免在隨后的第二刻蝕中發(fā)生掏槽現(xiàn)象。在形成第一側(cè)墻之后，再進(jìn)行第二刻蝕， 以完成柵導(dǎo)體的刻蝕。在刻蝕后的柵導(dǎo)體兩側(cè)，可以形成第二側(cè)墻，以構(gòu)成完整的柵側(cè)墻。

【專利附圖】

【附圖說(shuō)明】
[0008] 通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和 優(yōu)點(diǎn)將更為清楚，在附圖中：
[0009] 圖1-7是示出了根據(jù)本公開(kāi)實(shí)施例的制造 FinFET的流程中多個(gè)階段的示意圖；
[0010] 圖8是示出了根據(jù)本公開(kāi)另一實(shí)施例的應(yīng)用替代柵工藝的示意圖。

【具體實(shí)施方式】 toon] 以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性 的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以 避免不必要地混淆本公開(kāi)的概念。
[0012] 在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制 的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的 各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制 造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同 形狀、大小、相對(duì)位置的區(qū)域/層。
[0013] 在本公開(kāi)的上下文中，當(dāng)將一層/元件稱作位于另一層/元件"上"時(shí)，該層/元 件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一 種朝向中一層/元件位于另一層/元件"上"，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另 一層/元件"下"。
[0014] 根據(jù)本公開(kāi)的實(shí)施例，提供了一種制造 FinFET的方法。根據(jù)該方法，在襯底上形 成鰭之后，為形成柵堆疊，可以依次形成柵介質(zhì)層和柵導(dǎo)體層。與常規(guī)工藝中直接將柵導(dǎo)體 層構(gòu)圖為柵圖案的技術(shù)不同，可以將對(duì)柵導(dǎo)體的構(gòu)圖分成兩次進(jìn)行。具體地，可以按照要形 成的柵圖案，先對(duì)柵導(dǎo)體層進(jìn)行部分刻蝕（例如，部分地去除柵導(dǎo)體層中與柵圖案相對(duì)應(yīng) 的部分之外的其他部分）。例如，該刻蝕可以停止于大致與鰭的頂面相對(duì)應(yīng)的位置。在如此 刻蝕之后，可以在柵導(dǎo)體層的側(cè)壁上形成保護(hù)側(cè)墻（以下稱作"第一側(cè)墻"）。然后，繼續(xù)對(duì) 柵導(dǎo)體層進(jìn)行刻蝕（例如，完全去除柵導(dǎo)體層中與柵圖案相對(duì)應(yīng)的部分之外的其他部分）， 以形成柵圖案。在該第二刻蝕過(guò)程中，由于第一側(cè)墻的存在，可以（至少一定程度上）避免 掏槽現(xiàn)象的發(fā)生。
[0015] 在如上所述完成柵導(dǎo)體的構(gòu)圖之后，可以按照各種方式來(lái)繼續(xù)形成FinFET。例如， 可以在柵導(dǎo)體的側(cè)壁上形成柵側(cè)墻（以下稱作"第二側(cè)墻"）。還可以例如通過(guò)源/漏注入 等方式來(lái)形成源/漏區(qū)。
[0016] 另外，根據(jù)一有利示例，還可以應(yīng)用替代柵工藝。例如，上述形成的柵介質(zhì)層和柵 導(dǎo)體層可以為犧牲柵介質(zhì)層和犧牲柵導(dǎo)體層。在這種情況下，可以去除第二側(cè)墻限定的空 間內(nèi)的犧牲柵導(dǎo)體層和犧牲柵介質(zhì)層，并在該空間內(nèi)依次形成替代柵介質(zhì)層和替代柵導(dǎo)體 層。
[0017] 根據(jù)本公開(kāi)的實(shí)施例，還提供了一種FinFET。該FinFET可以包括在襯底上形成 的鰭以及與鰭相交的柵堆疊。根據(jù)一有利示例，柵堆疊的側(cè)壁上形成由這樣的側(cè)墻結(jié)構(gòu)： 第一側(cè)墻和第二側(cè)墻依次堆疊與柵堆疊的側(cè)壁上。第一側(cè)墻可以覆蓋從柵堆疊的頂面至大 致與鰭的頂面相對(duì)應(yīng)的位置的高度，而第二側(cè)墻可以覆蓋柵堆疊的基本上整個(gè)高度。這種 FinFET例如可以通過(guò)上述方法來(lái)制造。
[0018] 本公開(kāi)可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0019] 如圖1(圖1(a)為俯視圖，圖1(b)為沿圖1(a)中BB'線的截面圖）所示，提供襯 底1000。襯底1000可以是各種形式的合適襯底，例如體半導(dǎo)體襯底如Si、Ge等，化合物半 導(dǎo)體襯底如 SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb 等，絕緣體 上半導(dǎo)體襯底（SOI)等。為方便說(shuō)明，以下以體硅襯底及硅系材料為例進(jìn)行描述。
[0020] 在襯底1000上，形成有鰭1002。在襯底1000為體硅襯底的情況下，鰭1002例如 可以通過(guò)對(duì)襯底1000直接進(jìn)行構(gòu)圖來(lái)形成。
[0021 ] 在此需要指出的是，存在多種方式來(lái)在襯底上形成鰭。例如，可以通過(guò)在襯底上外 延半導(dǎo)體層并對(duì)該外延半導(dǎo)體層進(jìn)行構(gòu)圖來(lái)形成鰭。因此，本申請(qǐng)中的描述"在襯底上形成 鰭"包括在任意合適的襯底上以任意合適的方式來(lái)形成任意適當(dāng)形狀的鰭。
[0022] 另外，在襯底1000為體硅襯底的情況下，還可以在襯底1000上在鰭1002兩側(cè)形 成隔離層1004。隔離層1004例如可以通過(guò)在襯底上淀積電介質(zhì)層（如，氧化物）并回蝕來(lái) 形成。
[0023] 在此需要指出的是，形成隔離層并非是必需的。例如，在襯底1000為S01襯底（可 以包括基底襯底、埋入絕緣層和S01半導(dǎo)體層）的情況下，可以由該S01襯底本身的埋入絕 緣層來(lái)充當(dāng)這種隔離層，而S01半導(dǎo)體層則可以用來(lái)形成鰭。
[0024] 然后，如圖2(圖2(a)為俯視圖，圖2(b)為沿圖2(a)中BB'線的截面圖）所示， 可以在形成有鰭1002的襯底1000上（在該示例中，在隔離層1004上）依次形成柵介質(zhì)層 1006和柵導(dǎo)體層1008。柵介質(zhì)層1006可以包括氧化物（如氧化娃），厚度為約l-5nm，例 如通過(guò)淀積或熱氧化來(lái)形成。柵導(dǎo)體層1008可以包括多晶硅或非晶硅，例如通過(guò)淀積來(lái)形 成。在該示例中，柵導(dǎo)體層1008的厚度超過(guò)鰭1002的頂面?？梢园葱鑼?duì)柵導(dǎo)體層1008進(jìn) 行平坦化處理，例如化學(xué)機(jī)械拋光（CMP)，使其表面大致平坦。
[0025] 接下來(lái)，可以對(duì)柵介質(zhì)層1006和柵導(dǎo)體層1008進(jìn)行構(gòu)圖。在該示例中，構(gòu)圖分為 兩步進(jìn)行。
[0026] 具體地，如圖3(圖3(a)為俯視圖，圖3(b)為沿圖3(a)中BB'線的截面圖，圖 3(c)為沿圖3(a)中CC'線的截面圖，圖3(d)為沿圖3(a)中DD'線的截面圖）所示，可以 在柵導(dǎo)體層1008上形成掩模層（未示出），例如光刻膠或硬掩膜，并通過(guò)光刻將其構(gòu)圖為與 柵圖案相對(duì)應(yīng)的形狀（在該示例中，圖3(a)中"G"所示的條狀）。接著，可以對(duì)柵導(dǎo)體層 1008進(jìn)行刻蝕如反應(yīng)離子刻蝕（RIE)。在此，通過(guò)控制RIE的工藝參數(shù)如離子能量、反應(yīng)時(shí) 間等，使得刻蝕停止在大致與鰭1002的頂面（或者，柵介質(zhì)層1006的頂面）相對(duì)應(yīng)的位置。 這樣，如圖3(c)和3(d)所示，在鰭1002的頂面上方，柵導(dǎo)體層1008已經(jīng)基本上形成為與 柵圖案G相對(duì)應(yīng)的條狀；而在鰭1002的頂面所在平面的下方，柵導(dǎo)體層1008仍然保留。
[0027] 在繼續(xù)刻蝕鰭1002的頂面所在平面下方的柵導(dǎo)體層1008時(shí)，由于鰭1002頂面上 方的條狀柵導(dǎo)體非常細(xì)?。S著器件的小型化有逐漸變小的趨勢(shì)，例如約10_30nm)，如果 不對(duì)其加以保護(hù)，則特別容易出現(xiàn)掏槽現(xiàn)象。為此，根據(jù)本公開(kāi)的有利示例，可以在柵導(dǎo)體 層1008的側(cè)壁上形成保護(hù)側(cè)墻（spacer)(即，"第一側(cè)墻"）。
[0028] 具體地，如圖4(圖4(a)是與圖3(c)對(duì)應(yīng)的截面圖，圖4(b)是與圖3(d)對(duì)應(yīng)的 截面圖）所示，在圖3所示的結(jié)構(gòu)上形成一薄的介質(zhì)層1010。該介質(zhì)層1010可以包括含氮 材料，如氮化物（如氮化娃）或Si-Br-Ν-Ο等，厚度為約0. l-2nm，例如通過(guò)淀積或氮化反 應(yīng)來(lái)形成。然后，可以對(duì)該介質(zhì)層1010進(jìn)行刻蝕如RIE，去除其橫向延伸部分，從而得到第 一側(cè)墻1010,如圖5(圖5(a)是與圖4(a)對(duì)應(yīng)的截面圖，圖5(b)是與圖4(b)對(duì)應(yīng)的截面 圖）所示。
[0029] 在形成側(cè)墻1010之后，如圖5 (b)所示，可以繼續(xù)對(duì)柵導(dǎo)體層1008進(jìn)行構(gòu)圖，使其 形成為與柵圖案G相對(duì)于的形狀。在該繼續(xù)構(gòu)圖過(guò)程中，由于第一側(cè)墻1010的存在，位于 鰭頂面上方的（已在之前完成構(gòu)圖的）條狀柵導(dǎo)體層部分基本上不會(huì)出現(xiàn)掏槽現(xiàn)象。
[0030] 圖6示出了柵導(dǎo)體層1008構(gòu)圖后的俯視圖。如圖6所示，條狀的柵導(dǎo)體層1008 與鰭1002相交。隨后，本領(lǐng)域技術(shù)人員可以應(yīng)用本領(lǐng)域各種技術(shù)，來(lái)進(jìn)一步制作FinFET的 其他部分。
[0031] 例如，可以構(gòu)圖后的柵導(dǎo)體層1008為掩模，進(jìn)行暈圈（halo)和延伸區(qū) (extension)注入。之后，可以如圖7(圖7(a)為俯視圖，圖7(b)為沿圖7(a)中CCT線的 截面圖，圖7(c)為沿圖7(a)中DD'線的截面圖）所示，在構(gòu)圖后的柵導(dǎo)體層100g側(cè)壁上 形成柵側(cè)墻（即，第二側(cè)墻）1012。本領(lǐng)域技術(shù)人員知道多種方式來(lái)形成這種側(cè)墻，在此不 再贅述。第二側(cè)墻1012可以包括氮化物（如氮化硅），厚度為約10_40nm。接著，可以柵導(dǎo) 體和第二側(cè)墻為掩模，進(jìn)行源/漏注入，并可以進(jìn)行退火以激活注入的雜質(zhì)，從而形成源/ 漏區(qū)。
[0032] 制作FinFET的工藝不限于上述示例。本領(lǐng)域技術(shù)人可以應(yīng)用各種合適的工藝。例 如，可以柵導(dǎo)體和第二側(cè)墻為掩模，選擇性刻蝕鰭。隨后，在鰭的兩側(cè)上通過(guò)外延來(lái)生長(zhǎng)源 /漏區(qū)。該源/漏區(qū)可以包括不同于鰭的材料，從而可以向鰭（特別是其中形成的溝道區(qū)） 施加應(yīng)力，從而有利于增強(qiáng)器件性能。
[0033] 另外，替代柵工藝同樣適用于本公開(kāi)的技術(shù)。
[0034] 根據(jù)本公開(kāi)的另一實(shí)施例，在圖2中形成的柵介質(zhì)層1006和柵導(dǎo)體層1008為犧 牲柵介質(zhì)層和犧牲柵導(dǎo)體層。接下來(lái)，可以同樣按以上結(jié)合圖3-6描述的操作來(lái)對(duì)犧牲柵 導(dǎo)體層l〇〇g進(jìn)行構(gòu)圖，并可以按以上結(jié)合圖7描述的操作來(lái)形成第二側(cè)墻1012。
[0035] 接下來(lái)，可以根據(jù)替代柵工藝，對(duì)犧牲柵堆疊進(jìn)行處理，以形成器件的真正柵堆 疊。例如，這可以如下進(jìn)行。
[0036] 具體地，如圖8(圖8(a)為俯視圖，圖8(b)為沿圖8(a)中BB'線的截面圖，圖8(c) 為沿圖8(a)中CC'線的截面圖，圖8(d)為沿圖8(a)中DD'線的截面圖）所示，例如通過(guò) 淀積，形成層間電介質(zhì)層1020。該層間電介質(zhì)層1020例如可以包括氧化物。隨后，對(duì)該電 介質(zhì)層1020進(jìn)行平坦化處理例如CMP。該CMP可以停止于第二側(cè)墻1010,從而露出犧牲柵 導(dǎo)體層1008。隨后，例如通過(guò)TMAH溶液，選擇性去除犧牲柵導(dǎo)體1008并可以進(jìn)一步去除 犧牲柵介質(zhì)層1006,從而在第二側(cè)墻1010內(nèi)側(cè)形成了柵槽。然后，通過(guò)在柵槽中形成柵介 質(zhì)層1016和柵導(dǎo)體層1018,形成最終的柵堆疊。柵介質(zhì)層1016可以包括高K柵介質(zhì)例如 Η--2，厚度為約l-5nm。柵導(dǎo)體層1018可以包括金屬柵導(dǎo)體。優(yōu)選地，在柵介質(zhì)層1016和 柵導(dǎo)體層1018之間還可以形成功函數(shù)調(diào)節(jié)層（未示出）。
[0037] 這樣，就得到了根據(jù)該實(shí)施例的FinFET。該FinFET可以包括襯底1000以及在襯 底上形成的鰭1002。另外，該FinFET還可以包括在襯底1000上（在該示例中，在隔離層 1004上）形成的與鰭1002相交的柵堆疊，柵堆疊可以包括柵介質(zhì)層1016和柵導(dǎo)體層1018。 在柵堆疊的側(cè)壁上，依次形成有第一側(cè)墻1010和第二側(cè)墻1012。第一側(cè)墻1010可以從柵 堆疊的頂面延伸至大致與鰭1002的頂面相對(duì)應(yīng)的位置是，而第二側(cè)墻1012可以基本上在 柵堆疊的整個(gè)側(cè)面上延伸。
[0038] 在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是 本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為 了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。 另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利 地結(jié)合使用。
[0039] 以上對(duì)本公開(kāi)的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而 并非為了限制本公開(kāi)的范圍。本公開(kāi)的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公 開(kāi)的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開(kāi)的 范圍之內(nèi)。
【權(quán)利要求】
1. 一種制造 FinFET的方法，包括： 在襯底上形成鰭； 在襯底上依次形成覆蓋鰭的柵介質(zhì)層和柵導(dǎo)體層； 按照要形成的柵圖案，對(duì)柵導(dǎo)體層進(jìn)行刻蝕，其中刻蝕停止于大致與鰭的頂面相對(duì)應(yīng) 的位置； 在刻蝕后的柵導(dǎo)體層的側(cè)壁上形成第一側(cè)墻； 繼續(xù)刻蝕柵導(dǎo)體層，以形成柵圖案；以及 在繼續(xù)刻蝕后的柵導(dǎo)體層的側(cè)壁上形成第二側(cè)墻。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述柵介質(zhì)層是犧牲柵介質(zhì)層，且所述柵導(dǎo)體層 是犧牲柵導(dǎo)體層，該方法還包括： 去除第二側(cè)墻限定的空間內(nèi)的犧牲柵導(dǎo)體層和犧牲柵介質(zhì)層，并在該空間內(nèi)依次形成 替代柵介質(zhì)層和替代柵導(dǎo)體層。
3. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一側(cè)墻包括含氮材料，且厚度為約 0·l_2nm〇
4. 根據(jù)權(quán)利要求1所述的方法，其中，所述第二側(cè)墻包括氮化物。
5. 根據(jù)權(quán)利要求1所述的方法，其中，所述襯底為體半導(dǎo)體襯底，該方法還包括： 在襯底上在鰭的兩側(cè)形成隔離層，其中柵介質(zhì)層和柵導(dǎo)體層形成于該隔離層上。
6. 根據(jù)權(quán)利要求1所述的方法，其中， 所述襯底為SOI襯底，所述SOI襯底包括基底襯底、埋入絕緣層和SOI半導(dǎo)體層，其中 鰭由SOI半導(dǎo)體層形成，且柵介質(zhì)層和柵導(dǎo)體層形成于埋入絕緣層上。
7. 根據(jù)權(quán)利要求1所述的方法，其中，柵介質(zhì)層包括氧化物，厚度為約l_5nm。
8. 根據(jù)權(quán)利要求2所述的方法，其中， 犧牲柵介質(zhì)層包括氧化物，犧牲柵導(dǎo)體層包括多晶硅或非晶硅；以及 替代柵介質(zhì)層包括高K電介質(zhì)材料，替代柵導(dǎo)體層包括金屬。
9. 一種 FinFET，包括： 襯底； 在襯底上形成的鰭； 在襯底上形成的與鰭相交的柵堆疊，包括柵介質(zhì)層和柵導(dǎo)體層；以及 在柵堆疊側(cè)壁上的依次形成的第一側(cè)墻和第二側(cè)墻， 其中，第一側(cè)墻覆蓋從柵堆疊的頂面至大致與鰭的頂面相對(duì)應(yīng)的位置的高度，而第二 側(cè)墻覆蓋柵堆疊的基本上整個(gè)高度。
10. 根據(jù)權(quán)利要求9所述的FinFET，其中，所述第一側(cè)墻包括含氮材料，且厚度為約 0·l_2nm〇
【文檔編號(hào)】H01L29/78GK104103517SQ201310119849
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2013年4月8日 優(yōu)先權(quán)日:2013年4月8日
【發(fā)明者】朱慧瓏, 洪培真, 殷華湘 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所