專利名稱：外延缺陷分析結(jié)構(gòu)及制造方法和外延缺陷的分析方法
外延缺陷分析結(jié)構(gòu)及制造方法和外延缺陷的分析方法技術(shù)領域
本發(fā)明屬于半導體制造工藝技術(shù)領域，具體涉及一種外延缺陷分析結(jié)構(gòu)、外延缺陷分析結(jié)構(gòu)的制造方法以及利用外延缺陷分析結(jié)構(gòu)進行外延缺陷的分析方法。
背景技術(shù)：
集成電路制造中外延工藝是在具有一定晶向的襯底上，在一定的條件下采用化學氣相沉積生長等方法，沿著襯底原來的結(jié)晶軸方向，生長出導電類型、電阻率、厚度、晶格結(jié)構(gòu)、完整性等參數(shù)都符合產(chǎn)品結(jié)構(gòu)要求的新單晶體層的過程，這層單晶層叫做外延層。
外延淀積過程中，受襯底和外延工藝的影響，在外延層中會出現(xiàn)外延缺陷 (Epitaxy Defect)。從外延缺陷在外延中的位置可分為兩大類一類是在表面的外延缺陷， 一般都可以通過金相顯微鏡可以觀察到，如角體錐，圓錐體、月牙、魚尾、橘皮，云霧狀表面等；另一類是存在外延層內(nèi)部的晶格結(jié)構(gòu)缺陷，如層錯、滑移位錯、析出雜質(zhì)等。外延缺陷的存在，使嚴格按晶體排列規(guī)律結(jié)合的單晶體發(fā)生改變，半導體結(jié)構(gòu)制作在具有缺陷的硅片上會出現(xiàn)漏電、良率失效、功能失效等異常。
外延缺陷產(chǎn)生的原因，一般都是由襯底材料、襯底表面、外延前工藝、外延生長過程中引入的。在實際中，有些外延缺陷起源于外延層內(nèi)部，而有些外延缺陷卻起源于襯底內(nèi)部甚至襯底表面，但由外延生長規(guī)律和特性，在非晶體鍵位銜接的位置不會生長晶體，起源于襯底內(nèi)部甚至襯底表面的缺陷進行外延后會被放大延伸到外延表面，更復雜的情況還有可能在襯底和外延層中都會引起相同的缺陷，因此在實際的生產(chǎn)中，如何判定外延缺陷是從襯底引入的還是從外延加工過程中導致的是我們所要解決的問題。圖I所示為常見的外延缺陷示意圖。其中10為襯底，11為外延層。圖I所示的襯底10中，會存在不同種類和程度的缺陷，如IOa為襯底中的月牙或魚尾狀的堆垛層錯導致的缺陷，這類缺陷表現(xiàn)為從一端開始并沿著一定方向伸長的凹坑；10b為常見的氧化誘生缺陷，通常表現(xiàn)為桿狀，但一般都會和IOa的同時出現(xiàn)。同時，在所述外延層11中，Ila為較為常見的堆垛層錯，一般由所述襯底10析出物或表面殘留的氧化層、碳氫物導致；llb為存在所述襯底10中并連續(xù)延伸到所述外延層11中的線位錯；llc為表面工藝相關(guān)的錐體缺陷，在所述外延層11中表現(xiàn)為小尖峰突起，如角錐體、圓丘體等其他生長體，外延工藝中溫度較低、源氣體濃度太高、生長系統(tǒng)氣氛沾污，以及襯底表面質(zhì)量差、襯底晶向異常等都會導致椎體缺陷；lld為外延工藝中引起的外延析出物質(zhì)；lle為所述襯底10或襯底表面大面積堆垛延伸到所述外延層11 形成的堆垛層錯。從以上示例中可以看出，當所述襯底10的缺陷靠近所述外延層11時，所述襯底10的缺陷會在外延過程中變成源頭，外延后缺陷會被放大。所以在所述襯底10加工過程中，除了非常嚴格的單晶制備流程外，還有一步吸雜的過程，使這些缺陷的誘因如氧離子、金屬離子等遠離硅片正面，遠離外延層，形成稱為“安全區(qū)”或“過渡區(qū)”層次，所述“安全區(qū)”或“過渡區(qū)”的厚度H通常為50um左右。
在傳統(tǒng)的外延缺陷分析方法中，通常是對外延后有異常的硅片進行顯微鏡觀察， 確認外延表面情況后，再通過對缺陷位置的正面或側(cè)面的鉻酸腐蝕后確認所述外延層11、襯底10、襯底到外延這一過渡區(qū)的缺陷種類、數(shù)量、密度、形狀、大小、距離等數(shù)據(jù)，以及現(xiàn)場工藝數(shù)據(jù)如外延溫度、氣體流量、生長速率、腔體壓力、爐體完好程度檢查等內(nèi)容，綜合判定外延缺陷的原因，然而這種方法過程復雜，通常都需要找相關(guān)的未做外延的襯底做模擬實驗，當懷疑襯底問題時，更需要做足夠的實驗以提供更多數(shù)據(jù)，造成物料、產(chǎn)能、人力的浪費，由于形成有一外延層11的襯底10與用于進行缺陷分析對比的未做外延的襯底容易在材料選取和外延加工過程中存在不完全一致，特別對于外延工藝能力有限、工藝波動較大的生產(chǎn)加工企業(yè)，往往異常的重復性無法保證再次重現(xiàn)，從而使外延缺陷的調(diào)查分析存在很多變數(shù)。
因此，本發(fā)明需要提供一種外延結(jié)構(gòu)，可以避免形成有外延的襯底與用于找尋相關(guān)數(shù)據(jù)的未做外延的襯底在材料選取和外延加工過程中存在不完全一致的問題。發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種外延缺陷分析結(jié)構(gòu)及制造方法和外延缺陷的分析方法，使外延后在同一襯底上具有生長外延和不生長外延的圖形，通過對比生長有外延的襯底和未生長外延的襯底的缺陷相關(guān)性，分析判斷外延缺陷來自于外延工藝、外延前半導體制造工藝還是半導體襯底。
為了解決上述問題，本發(fā)明提供一種外延缺陷分析結(jié)構(gòu)，包括
一半導體襯底，所述半導體襯底的一部分表面形成有一外延生長區(qū)域，暴露出一阻擋層保護區(qū)域保護的所述半導體襯底的另一部分表面；
一外延層，形成于所述外延生長區(qū)域上。
進一步的，外延缺陷分析結(jié)構(gòu)還包括一半導體結(jié)構(gòu)，分別形成于所述外延生長區(qū)域中以及部分所述阻擋層保護區(qū)域中。
進一步的，對于雙極型電路所用的半導體襯底為〈111〉晶向的P型半導體襯底。
進一步的,所述外延層的厚度為I lOOum。
進一步的，所述阻擋層保護區(qū)域的圖形的橫向和縱向的最小尺寸均大于外延層厚度。
根據(jù)本發(fā)明的另一方面，提供一種外延缺陷分析結(jié)構(gòu)的制造方法，包括如下步驟
提供一半導體襯底；
在所述半導體襯底上形成一阻擋層；
去除部分阻擋層，形成一阻擋層保護區(qū)域以及在暴露出的所述半導體襯底上形成一外延生長區(qū)域；
進行外延工藝，所述阻擋層保護區(qū)域上不生長外延，所述外延生長區(qū)域生長外延， 形成一外延層；
去除所述阻擋層，形成一外延缺陷分析結(jié)構(gòu)。
進一步的，去除部分阻擋層采用干法或濕法刻蝕，且過刻控制在10%以內(nèi)。
進一步的，所述阻擋層的厚度為3000A 10000A。
進一步的，所述阻擋層使用的材料為二氧化硅或氮化硅或多晶硅。
進一步的,所述外延層的厚度為I lOOum。
進一步的，所述阻擋層保護區(qū)域的圖形的橫向和縱向的最小尺寸均大于外延層厚度。
進一步的，所述外延工藝采用的參數(shù)為外延氣體為二氯硅烷，摻雜氣體為磷烷， 淀積溫度為1050 1200°C，淀積速率為O. 35um O. 45um/min。
進一步的，進行外延工藝步驟前，在所述外延生長區(qū)域中制作一半導體結(jié)構(gòu)；去除所述阻擋層步驟后，在部分所述阻擋層保護區(qū)域中制作所述半導體結(jié)構(gòu)。
根據(jù)本發(fā)明的又一方面，提供一種外延缺陷的分析方法，包括如下步驟
提供一外延缺陷分析結(jié)構(gòu)；
對所述外延缺陷分析結(jié)構(gòu)進行技術(shù)處理；
對所述外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層進行缺陷相關(guān)性分析對比；
判斷形成所述外延層中的外延缺陷來自于外延工藝、外延前半導體制造工藝、還是半導體襯底。
進一步的，所述技術(shù)處理為顯微鏡檢查或掃描電鏡技術(shù)，當采用所述顯微鏡檢查時，采用金相顯微鏡或具有分辨臺階形貌的顯微鏡。
進一步的，所述技術(shù)處理為鉻酸腐蝕工藝時，所述鉻酸腐蝕工藝采用鉻酸腐蝕液， 腐蝕時間為10秒 5分鐘。
進一步的，缺陷相關(guān)性分析對比過程中，對缺陷點的特征采用正面和側(cè)面結(jié)合的方式進行分析確認。
進一步的，進行所述技術(shù)處理步驟后，對分別形成在所述外延層以及形成在所述阻擋層保護區(qū)域所保護的半導體襯底上的缺陷種類、數(shù)量、密度、形狀、大小和距離進行缺陷相關(guān)性分析對比。
由上述技術(shù)方案可見，本發(fā)明提供一種外延缺陷分析結(jié)構(gòu)，包括一半導體襯底和外延層，所述半導體襯底的一部分表面形成有一外延生長區(qū)域，暴露出一阻擋層保護區(qū)域保護的所述半導體襯底的另一部分表面；所述外延層形成于所述外延生長區(qū)域上。本發(fā)明還提供一種外延缺陷分析結(jié)構(gòu)的制造方法，利用在具有阻擋層的半導體襯底上不生長外延的特性，使外延后在同一半導體襯底上具有生長形成的外延層和不生長外延的區(qū)域，去除阻擋層后，在不生長外延的區(qū)域暴露出半導體襯底。本發(fā)明又提供一種外延缺陷的分析方法，通過去除阻擋層后，具有阻擋層保護區(qū)域保護的半導體襯底由于不生長外延可以作為半導體襯底的模型，不具有阻擋層的區(qū)域生長的外延層作為外延生長的模型，通過顯微鏡檢查、鉻酸腐蝕工藝、SEM(掃描電鏡)等技術(shù)處理后分析對比這兩個區(qū)域的缺陷相關(guān)性，從而分析判斷外延缺陷來自于外延工藝還是半導體襯底。和現(xiàn)有的外延缺陷分析方法相比， 本發(fā)明的外延缺陷的分析方法具有以下優(yōu)點
I.在同一個樣品上制作外延并保留半導體襯底的一致性，將半導體襯底材料的差異、外延工藝的波動以及設備爐次間的差異等因素規(guī)避；
2.外延缺陷分析采樣過程中可以對同一樣品上制作的半導體襯底和外延層一次性完成或取樣個數(shù)較少，排除了進行鉻酸腐蝕工藝時，由于鉻酸腐蝕液濃度、腐蝕時間等因素對不在同一樣品上制造的半導體襯底和外延層造成的波動，保證外延缺陷分析的準確
3.采樣時使用半導體襯底數(shù)量、產(chǎn)能占用、人力時間成本明顯低于現(xiàn)有的方法；
4.方法簡單快捷，具備很強的操作性，可以用于監(jiān)控樣片，甚至還可作為正常的產(chǎn)品片進行后續(xù)工藝加工，形成新的產(chǎn)品。


圖I是傳統(tǒng)常見的外延缺陷示意圖2是本發(fā)明外延缺陷分析結(jié)構(gòu)的制造方法的流程示意圖3a至圖3e是本發(fā)明外延缺陷分析結(jié)構(gòu)的制造方法示意圖4是本發(fā)明外延缺陷的分析方法的流程示意圖5a是本發(fā)明外延缺陷的分析方法中外延缺陷的側(cè)面示意圖5b是本發(fā)明外延缺陷的分析方法中外延缺陷的正面示意圖。
具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。
下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，但不應以此限制本發(fā)明的保護范圍。
參見圖2，本發(fā)明提供一種外延缺陷分析結(jié)構(gòu)的制造方法流程為
SlO :提供一半導體襯底；
Sll :在所述半導體襯底上形成一阻擋層；
S12:去除部分阻擋層，形成一阻擋層保護區(qū)域以及在暴露出的所述半導體襯底上形成一外延生長區(qū)域；
S13 :進行外延工藝，所述阻擋層保護區(qū)域上不生長外延，所述外延生長區(qū)域生長外延，形成一外延層；
S14 :去除所述阻擋層，形成一外延缺陷分析結(jié)構(gòu)。
以圖2所示的方法流程為例，結(jié)合附圖3a至3e，對一種外延缺陷分析結(jié)構(gòu)的制造方法進行詳細描述。
SlO :提供一半導體襯底。
參見圖3a，提供一半導體襯底31，所述半導體襯底31可以是硅襯底、鍺硅襯底、 III-V族元素化合物襯底或本領域技術(shù)人員公知的其他半導體材料襯底。本實施例中采用的是硅襯底。更具體地，本實施例中采用的硅襯底可以形成有MOS場效應晶體管或雙極型晶體管等半導體器件。對于雙極型電路所用的半導體襯底以〈111〉晶向的P型半導體襯底為主。
Sll :在所述半導體襯底上形成一阻擋層。
參見圖3b，在所述半導體襯底31上形成一阻擋層32。所述阻擋層32可以一次生長而成，也可以結(jié)合具體流程多道工序累積得到。7
具體的，所述阻擋層使用的材料可以為二氧化硅或氮化硅或多晶硅；所述阻擋層的厚度可以為3000人 10000A。因為對于后續(xù)工藝制作質(zhì)量要求很高的外延層時，通常在外延前會安排HCL (氯化氫)氣體拋光,HCL氣體拋光的目的是為了將所述半導體襯底31表面隱含的雜質(zhì)和損傷層腐蝕掉，釋放表面應力，改善所述半導體襯底31表面的平滑度等來優(yōu)化所述半導體襯底31的質(zhì)量，如果所述阻擋層32的厚度偏薄，在HCL拋光的過程中所述阻擋層32被腐蝕光，達不到阻擋的效果，或是如果HCL氣體拋光時間長，也會增加圖形畸變和降低摻雜濃度。因此，本實施例中為了驗證外延缺陷是否是所述半導體襯底31的原因， 可以不做HCL氣體拋光。
S12:去除部分阻擋層，形成一阻擋層保護區(qū)域以及在暴露出的所述半導體襯底上形成一外延生長區(qū)域。
參見圖3c，在所述阻擋層32上進行勻膠、曝光、顯影、刻蝕和去膠等工藝，選擇性地去除部分阻擋層，使剩余的部分阻擋層32形成一阻擋層保護區(qū)域33a，用以保護阻擋層保護區(qū)域33a覆蓋的半導體襯底31，在暴露出的所述半導體襯底31上形成一外延生長區(qū)域 33b。所述刻蝕可以采用干法或濕法刻蝕，但過刻控制在10%以內(nèi)，過刻太多會使所述半導體襯底31的表面出現(xiàn)損傷。
更進一步的，本實施例中采用濕法刻蝕，可保證所述阻擋層去除區(qū)域暴露出的外延生長區(qū)域33b的表面較完好的保留住原有半導體襯底31的狀態(tài)。所述阻擋層32使用的材料為二氧化硅時，濕法刻蝕去除部分阻擋層32采用的是HF(氫氟酸)溶液，不能用緩沖氧化硅腐蝕(buffered oxide etch, B0E)溶液，因為BOE溶液在硅片具有損傷、沾污、缺陷時容易出現(xiàn)腐蝕硅。
更進一步的，去除部分阻擋層后，在實際后續(xù)外延工藝過程中，因為在剩余的所述阻擋層32到外延生長區(qū)域33b的邊沿會生成多晶，聚集的多晶會積累并從外延邊界往阻擋層上延伸，因此所述阻擋層保護區(qū)33a的圖形的橫向X和縱向Y(未標示)的最小尺寸均大于后續(xù)工藝制作的外延層的厚度，可以保證所述阻擋層保護區(qū)33a的圖形不會被聚集的多晶掩蓋。
S13 :進行外延工藝，所述阻擋層保護區(qū)域上不生長外延，所述外延生長區(qū)域生長外延，形成一外延層。
參見圖3d，進行外延工藝，利用在具有所述阻擋層32的半導體襯底31上不生長外延的特性，所述阻擋層保護區(qū)域33a上不生長外延，而所述外延生長區(qū)域33b生長外延，形成一外延層34。因此，使具有所述阻擋層保護區(qū)域33a上不生長外延區(qū)34a對應步驟S12 的所述阻擋層保護區(qū)域33a，其余區(qū)域生長外延區(qū)34b對應步驟S12的所述外延生長區(qū)域 33b。
具體的，所述外延工藝采用的參數(shù)為外延氣體為二氯硅烷(SiH2CL2),摻雜氣體為磷烷(PH3)，淀積溫度為1050 1200°C，淀積速率為O. 35um O. 45um/min。利用所述外延工藝形成的外延層的厚度為I lOOum。
更進一步的，進行外延工藝步驟前，在所述外延生長區(qū)域33b對應的半導體襯底 31中制作一半導體結(jié)構(gòu)。所述半導體結(jié)構(gòu)可以是通過制作N型埋層和/或P型隔離形成的半導體結(jié)構(gòu)，也可以是通過制作N阱和P阱而形成的半導體結(jié)構(gòu)，或是通過制作N型埋層和 /或P型隔離、N阱和P阱而形成的半導體結(jié)構(gòu)。
S14 :去除所述阻擋層，形成一外延缺陷分析結(jié)構(gòu)。
參見圖3e，去除所述阻擋層32，形成一外延缺陷分析結(jié)構(gòu)。所述去除所述阻擋層 32的工藝參見步驟S12，在此不再一一贅述?？梢姡鐾庋尤毕莘治鼋Y(jié)構(gòu)包括所述半導體襯底31和外延層34，所述半導體襯底31的一部分表面形成有所述外延生長區(qū)域33b，并暴露出所述阻擋層保護區(qū)域33a所保護的半導體襯底的另一部分表面，所述外延層34形成于所述外延生長區(qū)域33b上。并且，由于所述阻擋層保護區(qū)33a的圖形的橫向X和縱向Y(未標示)的最小尺寸均大于后續(xù)工藝制作的外延層的厚度，所以，所述阻擋層保護區(qū)域33a暴露出的半導體襯底31的圖形的橫向X和縱向Y的最小尺寸也大于外延層的厚度。
更進一步的，在所述外延生長區(qū)域33b對應的半導體襯底31中通過進行N型和/ 或P型摻雜制作的半導體結(jié)構(gòu)，除圖形上的區(qū)別外，在后續(xù)的高溫修復、外延生長過程中， 出現(xiàn)的缺陷也是不相同的，所以在去除所述阻擋層步驟后，也可以在所述阻擋層保護區(qū)域 33a所要保護的部分半導體襯底中進行相應的N型、P型摻雜和/或非摻雜圖形制作所述半導體結(jié)構(gòu)，后續(xù)可用來對比外延后的缺陷情況，這對分析不同摻雜種類、濃度在外延中的缺陷等具有重要的意義。
根據(jù)提供的所述外延缺陷分析結(jié)構(gòu)，參加圖4，本發(fā)明還提供一種外延缺陷的分析方法的流程為
S20 :提供一外延缺陷分析結(jié)構(gòu)；
S21 :對所述外延缺陷分析結(jié)構(gòu)進行技術(shù)處理；
S22:對所述外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層進行缺陷相關(guān)性分析對比；
S23 :判斷形成所述外延層中的外延缺陷來自于外延工藝、外延前半導體制造工藝、還是半導體襯底。
以圖4所示的方法流程為例，結(jié)合附圖3e、附圖5a和附圖5b，對一種外延缺陷的分析方法進行詳細描述。
S20 :提供一外延缺陷分析結(jié)構(gòu)。
參見圖3e，提供所述外延缺陷分析結(jié)構(gòu)。
本發(fā)明提供的外延缺陷分析結(jié)構(gòu)在同一個樣品上制造獲得，因此，在同一樣品上制作外延并保留了半導體襯底的一致性，將半導體襯底材料的差異、外延工藝的波動以及設備爐次間的差異等因素規(guī)避。
S21 :對所述外延缺陷分析結(jié)構(gòu)進行技術(shù)處理。
對所述外延缺陷分析結(jié)構(gòu)可以進行顯微鏡檢查、鉻酸腐蝕工藝或掃描電鏡(SEM) 技術(shù)處理。當所述技術(shù)處理為顯微鏡檢查時，所述顯微鏡為金相顯微鏡或具有分辨臺階形貌的顯微鏡；當所述技術(shù)處理為鉻酸腐蝕工藝時，所述鉻酸腐蝕工藝的參數(shù)為采用三氧化鉻水溶液和氫氟酸的體積比為I : I的鉻酸腐蝕液，所述三氧化鉻水溶液為水和三氧化鉻的體積比為67 33的混合液，腐蝕時間為10秒 5分鐘。
S22:對所述外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層進行缺陷相關(guān)性分析對比。
在經(jīng)過上述技術(shù)處理后，分別在所述外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層上形成各種類型、數(shù)量、密度、形狀、大小和距離的缺陷點，對分別形成在所述外延層以及形成在所述阻擋層保護區(qū)域所保護的半導體襯底上的缺陷種類、數(shù)量、密度、形狀、大小和距離采樣進行缺陷相關(guān)性分析對比。
由于外延缺陷分析結(jié)構(gòu)在經(jīng)過技術(shù)處理后的采樣過程中，可以對同一樣品上制作的半導體襯底和外延層一次性完成或取樣個數(shù)較少，排除了進行鉻酸腐蝕工藝時，由于鉻酸腐蝕液濃度、腐蝕時間等因素對不在同一樣品上制造的半導體襯底和外延層造成的波動，保證外延缺陷分析的準確性。
此外，對同一樣品上的半導體襯底和外延層進行采樣和對不在同一樣品上的半導體襯底和外延層進行采樣時，使用的半導體襯底數(shù)量、產(chǎn)能占用、人力時間成本明顯低于現(xiàn)有的方法。
S23 :判斷形成所述外延層中的外延缺陷來自于外延工藝、外延前半導體制造工藝、還是半導體襯底。
在所述缺陷相關(guān)性分析對比過程中，可以對缺陷點的特征采用正面和側(cè)面結(jié)合的方式進行分析確認，從而判斷形成在所述外延層中的外延缺陷來自于外延工藝或半導體襯。
具體的,在本實施例中，參見圖5a所示的缺陷側(cè)面示意圖和圖5b所示的正面示意圖，其中圖5a中的35A為襯底堆垛層錯、35B為襯底表面纖維顆粒沾污、35C為外延中發(fā)現(xiàn)堆垛層錯、3 為外延中發(fā)現(xiàn)由于纖維顆粒沾污導致的堆垛層錯、35E為外延中發(fā)現(xiàn)的角錐體缺陷和35F為外延中發(fā)現(xiàn)的堆垛層錯分別對應圖5b中的缺陷點35a、缺陷點35b、缺陷點 35c、缺陷點35d、缺陷點35e和缺陷點35f。
具體的，外延缺陷分析中，如果在本發(fā)明外延缺陷分析結(jié)構(gòu)上，通過技術(shù)處理后分析對比，如上所述的堆垛層錯缺陷中，相同的腐蝕條件下，缺陷點35a、缺陷點35c、缺陷點 35f同時出現(xiàn)，且缺陷點35c的圖形大于缺陷點35a的圖形，同時缺陷點35c的圖形大于缺陷點35f，側(cè)面觀察35C的延伸線很長直到所述半導體襯底31，但35F延伸有限且較遠離所述半導體襯底31，這樣就可以判斷所述半導體襯底31本身存在缺陷點35a，且缺陷點35c 的缺陷由所述半導體襯底31引起，而35F的缺陷很大程度上可排除是由所述半導體襯底31 引入的，缺陷點35f可認為和半導體流程中外延前摻雜濃度、退火修復、清洗、機械損傷及外延工藝相關(guān)，并且和外延工藝相關(guān)性最大；
具體的，外延缺陷分析中，如果在本發(fā)明外延缺陷分析結(jié)構(gòu)上，通過技術(shù)處理后分析對比，相同的腐蝕條件下，缺陷點35b和缺陷點35d同時出現(xiàn)，結(jié)構(gòu)相同和類似，側(cè)面再次觀察35B和35D的界限從所述半導體襯底31表面開始，可以認為所述缺陷點35b和缺陷點 35d不是外延導致，基本和外延前半導體清洗工藝相關(guān)；
具體的，外延缺陷分析中，在本發(fā)明外延缺陷分析結(jié)構(gòu)上，通過技術(shù)處理后分析對比，相同的腐蝕條件下，如果所述半導體襯底31上不能腐蝕出但是外延上腐蝕出缺陷，同時缺陷從側(cè)面也不能發(fā)現(xiàn)有向所述半導體襯底31的延伸，且增加腐蝕時間后無沿所述半導體襯底31方向變大的趨勢，這樣基本可以認為缺陷時外延工藝中導致。如圖5b中所示的角錐體缺陷35e，側(cè)面腐蝕35E也沒有惡化嚴重的趨勢只是一種突起，懷疑的重點應該放在在外延工藝條件上，溫度較低、源濃度太濃、生長速率過快都會導致此類缺陷。可見，本發(fā)明外延缺陷的分析方法簡單快捷，具備很強的操作性。
本實施例中所列舉的缺陷分析例只是為了使本發(fā)明外延缺陷分析結(jié)構(gòu)的目的、特征和優(yōu)點能夠更加明顯易懂，但不局限于所列舉的缺陷種類和分析的內(nèi)容，具體的外延缺陷種類、構(gòu)造、成因、生成條件、生成位置等非常復雜，過程分析需要一系列的分析驗證，實際中對于缺陷的分析極為復雜，對抑制缺陷的研究更是經(jīng)歷長期的工藝方法、設備改進才達到目前的外延質(zhì)量水平。
此外，本實施例中所指出的利用所述阻擋層上不長外延的特性，而形成的所述外延缺陷分析結(jié)構(gòu)還可以被利用進行外延厚度、對位標記、外延畸變量和外延漂移量的測試方法，用以監(jiān)控樣品。
需要說明的是，本實施例中形成的所述外延缺陷分析結(jié)構(gòu)和外延缺陷的分析方法可作為外延檢測樣片和測試外延質(zhì)量的方法，甚至可作為產(chǎn)品片進行加工，且本發(fā)明適用于半導體制造中常見的外延生長工藝，包括硅，鍺等的外延生長。
本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種外延缺陷分析結(jié)構(gòu)，包括 一半導體襯底，所述半導體襯底的一部分表面形成有一外延生長區(qū)域，暴露出一阻擋層保護區(qū)域保護的所述半導體襯底的另一部分表面； 一外延層，形成于所述外延生長區(qū)域上。
2.如權(quán)利要求I所述的外延缺陷分析結(jié)構(gòu)，其特征在于，還包括一半導體結(jié)構(gòu)，分別形成于所述外延生長區(qū)域中以及部分所述阻擋層保護區(qū)域中。
3.如權(quán)利要求I所述的外延缺陷分析結(jié)構(gòu)，其特征在于，對于雙極型電路所用的半導體襯底為〈111〉晶向的P型半導體襯底。
4.如權(quán)利要求I所述的外延缺陷分析結(jié)構(gòu)，其特征在于，所述外延層的厚度為I lOOum。
5.如權(quán)利要求I所述的外延缺陷分析結(jié)構(gòu)，其特征在于，所述阻擋層保護區(qū)域的圖形的橫向和縱向的最小尺寸均大于外延層厚度。
6.一種外延缺陷分析結(jié)構(gòu)的制造方法，包括如下步驟 提供一半導體襯底； 在所述半導體襯底上形成一阻擋層； 去除部分阻擋層，形成一阻擋層保護區(qū)域以及在暴露出的所述半導體襯底上形成一外延生長區(qū)域； 進行外延工藝，所述阻擋層保護區(qū)域上不生長外延，所述外延生長區(qū)域生長外延，形成一外延層； 去除所述阻擋層，形成一外延缺陷分析結(jié)構(gòu)。
7.如權(quán)利要求6所述的制造方法，其特征在于，去除部分阻擋層采用干法或濕法刻蝕，且過刻控制在10%以內(nèi)。
8.如權(quán)利要求6所述的制造方法，其特征在于，所述阻擋層的厚度為3000人 IOOOOL
9.如權(quán)利要求6所述的制造方法，其特征在于，所述阻擋層使用的材料為二氧化硅或氮化硅或多晶硅。
10.如權(quán)利要求6所述的制造方法，其特征在于，所述外延層的厚度為I lOOum。
11.如權(quán)利要求10所述的制造方法，其特征在于，所述阻擋層保護區(qū)域的圖形的橫向和縱向的最小尺寸均大于外延層厚度。
12.如權(quán)利要求6所述的制造方法，其特征在于，所述外延工藝采用的參數(shù)為外延氣體為二氯硅烷，摻雜氣體為磷烷，淀積溫度為1050 1200°C，淀積速率為O. 35um O.45um/min。
13.如權(quán)利要求6所述的制造方法，其特征在于，進行外延工藝步驟前，在所述外延生長區(qū)域中制作一半導體結(jié)構(gòu)；去除所述阻擋層步驟后，在部分所述阻擋層保護區(qū)域中制作所述半導體結(jié)構(gòu)。
14.一種外延缺陷的分析方法,包括如下步驟 提供一外延缺陷分析結(jié)構(gòu)； 對所述外延缺陷分析結(jié)構(gòu)進行技術(shù)處理； 對所述外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層進行缺陷相關(guān)性分析對比；判斷形成所述外延層中的外延缺陷來自于外延工藝、外延前半導體制造工藝、還是半導體襯底。
15.如權(quán)利要求14所述的外延缺陷的分析方法，其特征在于，所述技術(shù)處理為顯微鏡檢查或掃描電鏡技術(shù)，當采用所述顯微鏡檢查時，采用金相顯微鏡或具有分辨臺階形貌的顯微鏡。
16.如權(quán)利要求14所述的外延缺陷的分析方法，其特征在于，所述技術(shù)處理為鉻酸腐蝕工藝時,所述鉻酸腐蝕工藝采用鉻酸腐蝕液,腐蝕時間為10秒 5分鐘。
17.如權(quán)利要求15至16中任意一項所述的外延缺陷的分析方法，其特征在于，缺陷相關(guān)性分析對比過程中，對缺陷點的特征采用正面和側(cè)面結(jié)合的方式進行分析確認。
18.如權(quán)利要求15至16中任意一項所述的外延缺陷的分析方法，其特征在于，進行所述技術(shù)處理步驟后，對分別形成在所述外延層以及形成在所述阻擋層保護區(qū)域所保護的半導體襯底上的缺陷種類、數(shù)量、密度、形狀、大小和距離進行缺陷相關(guān)性分析對比。
全文摘要
本發(fā)明提供一種外延缺陷分析結(jié)構(gòu)，包括半導體襯底，半導體襯底的一部分表面形成有外延生長區(qū)域，暴露出阻擋層保護區(qū)域保護的半導體襯底的另一部分表面；外延層，形成于外延生長區(qū)域上。本發(fā)明還提供一種外延缺陷分析結(jié)構(gòu)的制造方法。本發(fā)明又提供一種外延缺陷的分析方法，對外延缺陷分析結(jié)構(gòu)中的阻擋層保護區(qū)域所保護的半導體襯底和外延生長區(qū)域中形成的外延層進行缺陷相關(guān)性分析對比，判斷形成外延層中的外延缺陷來自于外延工藝、外延前半導體制造工藝、還是半導體襯底，避免進行缺陷相關(guān)性分析對比時，形成有外延的半導體襯底與未做外延的半導體襯底不是同一半導體襯底，導致在材料選取和外延加工過程中所選取樣品存在不完全一致的問題。
文檔編號H01L21/02GK102931118SQ20121049652
公開日2013年2月13日 申請日期2012年11月27日 優(yōu)先權(quán)日2012年11月27日
發(fā)明者楊彥濤, 趙仲鏞, 蔣敏, 蔣墨染, 謝波 申請人:杭州士蘭集成電路有限公司, 成都士蘭半導體制造有限公司