專利名稱：高壓集成電路設備的制作方法
技術領域：
本發(fā)明涉及用于例如將打開/關閉驅動信號發(fā)送至PWM逆變器的開關功率器件的柵極的高壓集成電路設備(HVIC)、開關電源、等等。本發(fā)明特別涉及高壓集成電路設備，其能防止當負電壓浪涌被輸入至電路時流動的過電流所致引起的誤差操作的發(fā)生。
背景技術：
利用高壓結的元件分隔類型的HVIC被用作用于驅動開關功率器件的裝置，該開關功率器件配置PWM逆變器等的功率反向轉換(AC-DC轉換)橋電路的上臂。通過當開關功率器件故障時檢測過電流以及具有溫度檢測裝置，該HVIC可完成高功能性，且通過不執(zhí)行使用轉換器或光耦合器的電位絕緣可實現(xiàn)電源系統(tǒng)的尺寸的減少并降低成本。 圖9是示出在諸如逆變器之類的功率轉換設備的開關功率器件與驅動該開關功率器件的常規(guī)HVIC之間的連接的示例。圖9示出其中兩個開關功率器件(IGBT 114,115)串聯(lián)地彼此連接的半橋的示例。通過交替導通上臂IGBT115和下臂IGBT 114，圖9中所示的功率轉換設備從作為輸出端子的Vs端子交替地輸出高電位或低電位，從而將AC電源提供至L負載118 (以AC電流運行)。換言之，當輸出高電位時，IGBT 114和IGBT 115以如下方式操作，上臂IGBT115被導通且下臂IGBT 114被截止。當輸出低電位時，反之，IGBT 114和IGBT 115以如下方式操作，上臂IGBT115被截止且下臂IGBT 114被導通。注意，F(xiàn)ffD (續(xù)流二極管)116、117反向并聯(lián)地連接至IGBT 114、115。同時，在作為驅動元件的HVIC 111中，相對于GND，柵極信號被輸出至下臂IGBT114，且相對于Vs端子，柵極信號被輸出至上臂IGBT115。為了這個理由，HVIC 111需要被提供有電平移動功能。應該注意的是，圖9中的參考標記Nss表示高壓電源(作為主電路電源)的高電位側。參考標記GND表示地(接地)。參考標記Vs表示在Vss電位和GND電位之間變動的中間電位。參考標記H-VDD表示基于Vs的第二低壓電源的高電位側。參考標記L-VDD表示基于GND的第一低壓電源的高電位側。在升壓二極管(圖2中所示的二極管750)電路中，第二低壓電源是從第一低壓電源(L-VDD)創(chuàng)建的。參考標記113表示高側電源且112表示低側電源。進一步,參考標記H-1N表不輸入至低側C-MOS電路的柵極的輸入信號/輸入端子，其連接至電平升高電路。參考標記L-1N表示輸入至低側C-MOS電路的柵極的輸入信號/輸入端子，其連接至下臂IGBT 114的柵極。參考標記H-OUT表示高側C-MOS電路的輸出信號/輸出端子，該輸出信號/輸出端子輸出至上臂IGBT 115的柵極。參考標記L-OUT是輸出至下臂IGBT 114的柵極的輸出信號/輸出端子。參考標記ALM-1N表示當上臂IGBT115的溫度或過電流被檢測到時獲得的檢測信號119的輸入信號/輸入端子。參考標記ALM-OUT表不電平下降的檢測信號的輸出信號/輸出端子。

圖10和11各自是示出圖9中所示的HVIC 111中的電平移動電路、以及這個電平移動電路的外圍電路。圖10是包括電平升高電路的電路圖。圖11是包括電平下降電路的電路圖。在圖10和11中，參考標記120表示基于Vs的第二低壓電源的高電位側上的端子。在接下來的描述中，“p”表示P-型且“η”表示η-型。此處，發(fā)送電平移動電路的輸入信號的低側C-MOS電路和將電平移動電路的輸出信號發(fā)送至上臂IGBT 115的高側C-MOS電路被圖示為外圍電路。如圖10中所示，當?shù)蛡入娐返妮斎胄盘?H-1N)被輸入時，這個信號經(jīng)由低側電路的C-MOS電路被輸入至電平升高電路的η-溝道MOSFET 41的柵極。η-溝道MOSFET 41被這個信號導通/截止，且電平升高電路的輸出信號從輸出部分101被輸出。高側電路的C-MOS電路被這個信號導通/截止，且輸出信號(H-OUT)被輸出。這個輸出信號被轉換為基于Vs的信號。這個輸出信號被輸入至上臂IGBT 115的柵極，將該上臂IGBT 115導通/截止。當上臂IGBT 115是η-溝道型時，需要圖10中所示的電平升高電路。如圖11中所示，該電平下降電路由P-溝道M0SFET43和電平移動電阻器72形成。二極管76并聯(lián)連接至電平移動電阻器。ALM-1N的信號被輸入至高側電路的C-MOS電路的柵極，且該C-MOS電路的輸出信號被輸入至電平下降電路的P-溝道M0SFET43的柵極。通過用這個信號導通/截止P-溝道M0SFET43，低側信號被從電平下降電路的輸出部分102輸出，且來自低側電路的C-MOS電路的輸出側的被電平下降的信號被以檢測信號的形式從ALM-OUT輸出至低側。該開關功率設備被廣泛地用在很多領域中，包括馬達控制逆變器、大容量rop (等離子體顯示面板)、液晶面板的電源、以及諸如空調器和燈具之類的家用電器的逆變器。這些馬達和燈具成為圖9中所示的電感負載。因此，HVIC的Vs端子或H-VDD端子受到來自印刷板上的線或延伸至該負載的電纜的寄生電感成分的影響。由于該寄生電感成分，一旦進行轉換(其中上臂IGBT 115被截止或下臂IGBT 114被導通)，HVIC 111的Vs端子或H-VDD端子被偏移至相對于地(圖9中所示的GND端子)的負電位側。這個偏移是高側電路的錯誤操作或鎖定的原因，損壞元件。圖12是常規(guī)HVIC的電平移動電路圖的詳細圖。圖12 (a)是電平上升電路圖，且圖12(b)是電平下降電路圖。圖12(a)中所示的電平上升電路具有電平移動電阻器71、以及電平移動電阻器71和漏極所連接至的η-溝道M0SFET41，其中電平移動電阻器71和η-溝道MOSFET 41之間的連接被設置為電平上升電路的輸出部分101。如上所述，二極管75并聯(lián)連接于電平移動電阻器71，從而當H-VDD的電位變得顯著低于GND電位(當施加了過量的負電壓浪涌時)時，防止電平移動電阻器71被損壞。當過電壓被施加至H-VDD時，二極管75用于防止過量電壓施加至高側電路的C-MOS電路的MOSFET的柵極。通常，經(jīng)常使用齊納二極管用作二極管75。進一步，體二極管42被反向并聯(lián)地嵌在η-溝道MOSFET 41中。圖12(b)中所示的電平下降電路，反之，具有P-溝道MOSFET 43的漏極以及連接至該漏極的電平移動電阻器72，其中電平移動電阻器72和P-溝道MOSFET 43之間的連接被設置為電平下降電路的輸出部分102。二極管76被并聯(lián)連接至電平移動電阻器72，從而當H-VDD的電位變得顯著低于GND電位時，防止電平移動電阻器72損壞。進一步，當在P-溝道MOSFET 43的導通操作期間施加過電壓至H-VDD時，二極管76用于防止過電壓施加至低側電路的C-MOS電路的MOSFET的柵極。另外，體二極管44被反向并聯(lián)地連接至P-溝道MOSFET 43。
圖13是示出常規(guī)自我隔離型的高壓集成電路設備500的高側和低側電路的每一個的邏輯部分、電平升高電路部分、以及高壓結終止區(qū)(HVJT)的基本部件的截面圖。注意，圖13中的參考標記a到j表示形成于每一個區(qū)上的電極。參考標記21表示p-偏置區(qū)。參考標記22到24、26到28、32到34、以及36到38表示源極、漏極和接觸區(qū)。參考標記25、29、35和39表示柵電極。如圖13中所示，η-阱區(qū)2和η_阱區(qū)3形成于連接至GND電位的ρ_半導體襯底I的表面層上。低側電路的C-MOS電路等，例如，形成于η-阱區(qū)2中。高側電路的C-MOS電路的電平移動電路等，例如，形成于η-阱區(qū)3中。電平移動η-溝道MOSFET 41具有η_阱區(qū)4、與η_阱區(qū)4相接觸的ρ-區(qū)51、形成在P-區(qū)51的表面層上的η-源區(qū)53和ρ-接觸區(qū)54、形成在η-阱區(qū)4的表面層上的η-漏區(qū)52、以及形成在η-源區(qū)53和η-漏區(qū)52之間的柵電極55，且柵電極55位于ρ-區(qū)51上，柵電極55和ρ-區(qū)51之間具有柵氧化膜。η-溝道MOSFET 41的漏區(qū)52經(jīng)由電平移動電阻器71通過表面金屬線連接至H-VDD。高壓集成電路設備500具有η-溝道MOSFET 41和電平移動電阻器71之間的連接作為輸出部分101。當電平上升η-溝道MOSFET 41被導通時，輸出部分101輸出低電位，且當電平上升η-溝道MOSFET 41被截止時，輸出高電位。為了這個理由，高壓集成電路設備500可執(zhí)行用于在不同參考電位之間發(fā)送信號的電平移動操作。如上所述，與GND電位相關的負電位的浪涌在上臂IGBT 115被截止時被輸入Vs端子?？墒褂萌缦碌仁?I)計算這個電壓Vs。
`
Vs=LX dl/dt ... (I)當該電壓Vs低于GND電位_(Vsupply+Vf)時，半導體芯片的內部寄生二極管開始流動。注意，Vsupply是高側電源113的電池電壓或升壓電容器(未示出)的端部之間的電池電壓。參考標記Vf表不寄生二極管45、46的正向電壓降。當電壓Vs被顯著地拉向負側時，過電流在芯片中流動，引起高側電路中的錯誤操作或損壞芯片。在電壓Vs被拉向負側的時段期間，花費約數(shù)百ns到500ns用于約-30V的尖峰狀負浪涌輸入至Vs端子，成比例于由用于截止寄生電感成分(LI)和IGBT 115中流過的導通電流11的時段所獲得的dll/dt的積，寄生電感成分產(chǎn)生在印刷板上或至負載的電纜上。圖14是示出諸如圖13中所示的高側電路、電平移動器等之類的基本部件的布局圖。在作為高電位區(qū)的η-阱區(qū)3中形成H-VDD板、H-OUT板、Vs板、以及中間電位區(qū)。中間電位區(qū)包括P-偏置區(qū)31和ρ-漏區(qū)34。帶狀η-接觸區(qū)62形成在η-阱區(qū)3的外周上的表面層上。第一信號(pickup)電極81散布在η-接觸區(qū)62上。形成η-阱區(qū)4從而圍繞η-講區(qū)3。形成ρ-區(qū)61從而圍繞η-講區(qū)4。帶狀ρ-接觸區(qū)56形成在ρ-區(qū)61的表面層上。第二信號電極82散布在ρ-接觸區(qū)56上。形成作為低電位區(qū)的η-阱區(qū)2從而圍繞ρ-區(qū)61。圖13中所示的低側電路形成在該η-阱區(qū)2中。在ρ-區(qū)51的表面層上，η-接觸區(qū)62和ρ-區(qū)61之間形成電平移動器。η-接觸區(qū)62和ρ-區(qū)61，以及夾在它們之間的η-阱區(qū)4和ρ-區(qū)51，構成高壓結終止區(qū)。形成電平移動器的P-區(qū)51和η-阱區(qū)4彼此接觸。
為了通過有效地設置上述這些區(qū)而減少芯片的尺寸，中間電位區(qū)的一部分被設置在η-接觸區(qū)62附近。鄰近于η-接觸區(qū)62的這個區(qū)段被標記為“E”。鄰近于η-接觸區(qū)62的這個區(qū)段E是其中中間電位區(qū)面對著高壓結終止區(qū)且其中中間電位區(qū)和高壓結終止區(qū)之間的距離W最小的地方(下文中被稱為“對向區(qū)段Ε”)。作為這個類型的高壓集成電路，已經(jīng)公開了一高壓集成電路芯片，其具有位于襯底和地之間的電阻器來在一電路中限制流過負電壓峰的電流，該電路保護驅動具有半橋設置的功率晶體管的高壓集成電路，并期待輸出節(jié)點(點)中的過量負向移動(例如，見專利文獻I)。另外，作為高壓集成電路設備，已經(jīng)公開了一設備，其通過在屬于電平移動器的開關元件的漏電極和屬于放大器的MOS晶體管(C-M0S電路)的柵電極之間插入二極管來消除反向偏壓的影響(例如，見專利文獻2 )。此外，作為另一個高壓集成電路設備，已經(jīng)公開了一設備，其中屬于電平移動器的開關元件的漏極、電平移動電阻器、和限流電阻器串聯(lián)地彼此連接，且電平移動電阻器和限流電阻器之間的間隔被設置為電平上升電路的輸出部分(例如，見專利文獻3)。作為又一個高壓集成電路設備，公開了以下設備。在這個設備中，通過使用通用襯底區(qū)，在高壓控制電路(HVIC)中的通用地節(jié)點(COM)和虛擬地節(jié)點(VS)之間提供高壓二極管(D3)。這個設置能可靠地防止高電位側電源電壓的減少，該減少是由于在功率設備驅動電路中位于高電位側參考電位(虛擬地VS)處發(fā)生的負電壓的下沖引起的(例如，見專利文獻4)。專利文獻1:日本專利公報No. 3346763
專利文獻2 :日本專利申請公開No. 2001-25235專利文獻3 :日本專利申請公開No. 2008-301160專利文獻4 :日本專利申請公開No. 2010-263116然而，上述常規(guī)高壓集成電路設備具有如下問題。描述了情況示例，其中在圖9中的開關功率設備和HVIC之間的連接處，Vss具有約1200V的電位且H-VDD具有高于Vs的電位約15V的電位。當上臂IGBT115被操作且下臂IGBT 114被截止時，電流從上臂IGBT115流向L負載118。在這個狀態(tài)中，當上臂IGBT 115被截止時，L負載118企圖維持電流。作為結果，電流從GND經(jīng)由下臂FWD 116流動，使得低于GND電位的Vs端子電位達約-30V。當Vs端子的電位變?yōu)榧s-30V時，H-VDD端子的電位變?yōu)榧s-15V。在圖13中所示的高壓集成電路設備的結構中，P-半導體襯底I和P-區(qū)61的電位等于GND電位。描述了情況示例，其中Vs端子的電位減少為其中η-阱區(qū)3和4的電位變得低于GND電位的水平。由ρ-半導體襯底I和η-阱區(qū)3構成的寄生二極管45，以及由ρ-區(qū)61和η_阱區(qū)4構成的寄生二極管46被正向偏壓，且因此有較大電流流動。這個電流經(jīng)由IGBT 115的柵極和源極之間的空間而流動。因為這個路徑不包含用于限流的任何電阻器組件，流過其中的電流成為非常大的脈沖電流。這個脈沖電流破壞了 HVIC或引起其中的錯誤操作。此外，在圖13和14中施加負電壓浪涌至Vs板(端子)或H-VDD板(端子)引起電子空穴注入，其中電子空穴從P-區(qū)61注入η-阱區(qū)4，構成寄生二極管46。尤其是在高壓結終止區(qū)的對向區(qū)段E中，該區(qū)段至中間電位區(qū)的距離E較短，位于中間電位區(qū)和ρ-區(qū)61之間的η-阱區(qū)4的電阻(寄生二極管46的陰極電阻)變得相比其他區(qū)段小。因此，P-區(qū)61和η-阱區(qū)4之間的電子空穴的量相比其他區(qū)段大。被注入η-阱區(qū)4的電子空穴流至P-偏置區(qū)31和ρ-漏區(qū)36 (當ON信號被輸入至柵電極39時)，這是具有負電位的Ns電位區(qū)，在η-接觸區(qū)62之下通過。進入ρ-偏置區(qū)31的電子空穴被從P-接觸區(qū)38拉向Vs端子。然而，一些電子空穴進入η-源區(qū)37之下且成為由η_源區(qū)37、ρ-偏置區(qū)31、以及η-阱區(qū)3構成的寄生ηρη晶體管的柵極電流。當該寄生ηρη晶體管被導通時，高側電路的邏輯部分可能被錯誤地操作。還有，進入η-源區(qū)37之下的電子空穴導通(鎖定)了由η_源區(qū)37、ρ-偏置區(qū)31、η-阱區(qū)3、以及ρ-半導體襯底I構成的閘流晶體管，損壞了高側電路。當一些電子空穴通過η-阱區(qū)3流向ρ-漏區(qū)34時，高側電路的邏輯部分仍然可能被錯誤地操作。在上述專利文獻I的技術中，用于限流的電阻器連接至GND (接地)端子和襯底之間的間隔。這個技術沒有提及有關這個間隔以外的其他區(qū)段的連接。這個電阻器由多晶硅層形成。因此，當負電壓的大脈沖電流(數(shù)A到數(shù)十Α)流向Ns端子和GND端子之間的寄生二極管時，多晶硅層可能被熱 溶解且被損壞。在上述的專利文獻2的技術中，連接二極管從而消除反向偏壓的影響。然而，這個技術，沒有提及當由于L負載使得H-VDD電位變得負時，限制體二極管或寄生二極管的電流的電阻器或布局方法。在上述的專利文獻3的技術中，限流電阻器被連接至電平移動電路的基于Vs的低電壓電源的高電位側(H-VDD)和低電位側(地)之間的路徑。以此方式，η-溝道MOSFET的體二極管或寄生二極管被防止由于過電流的損壞，且具有較小電流容量的電平移動電路的區(qū)段也被防止由于過電流而損壞。然而，這個技術，沒有提及如何防止基于Vs的高側電路的寄生錯誤操作(錯誤倒置)。在上述的專利文獻4的技術中，在Vs端子和位于GND電位側上的高壓控制電路(HVIC)的襯底之間提供高壓二極管(D3)，不過沒有提及在作為升壓電源節(jié)點的VB端子和位于GND電位側上的高壓控制電路(HVIC)的襯底之間提供高壓二極管(D3)。

發(fā)明內容
為了解決上述常規(guī)技術中的問題，本發(fā)明旨在提供一種高壓集成電路設備，該設備在負電壓浪涌被施加至H-VDD端子或Vs端子時能防止高側電路的錯誤操作或損壞。為了解決上述問題并實現(xiàn)本發(fā)明的目的，根據(jù)本發(fā)明的高壓集成電路設備是驅動兩個串聯(lián)連接的功率晶體管中的聞電位側功率晶體管的聞壓半導體集成電路設備，且具有如下特性。該高壓半導體集成電路設備具有在第一導電型的半導體襯底的表面層上形成的第二導電型的高電位區(qū)；第二導電型的擊穿電壓區(qū)，形成在該半導體襯底的表面層上、與該高電位區(qū)相接觸并在所述半導體襯底的所述表面層上沿著該高電位區(qū)的外周形成，且該擊穿電壓區(qū)具有比高電位區(qū)低的雜質濃度；第一導電型的地電位區(qū)，形成在該半導體襯底的表面層上，與該擊穿電壓區(qū)相接觸且沿著該擊穿電壓區(qū)的外周形成，并且被施加以地電位；第二導電型的低電位區(qū)，在該半導體襯底的表面層上形成在該地電位區(qū)之外的區(qū)域；第一導電型的中間電位區(qū)，在該高電位區(qū)內形成從而接合至所述高電位區(qū)且與所述高電位區(qū)分隔開；第二導電型的第一接觸區(qū)，沿著位于所述高電位區(qū)側上的所述擊穿電壓區(qū)的端部形成；第一導電型的第二接觸區(qū)，在該地電位區(qū)的表面層上形成從而面對所述第一接觸區(qū)；與該第一接觸區(qū)相接觸的第一信號電極；以及與該第二接觸區(qū)相接觸的第二信號電極。該中間電位區(qū)是被施加位于高壓電源的高電位側電位和地電位之間的中間電位的區(qū)，該高壓電源是兩個串聯(lián)連接的功率晶體管的主電路電源。該低電位區(qū)是基于地電位被施加第一低電壓電源的高電位側電位的區(qū)。該高電位區(qū)是基于中間電位被施加第二低電壓電源的高電位側電位的區(qū)。形成高壓結終止區(qū)，該高壓結終止區(qū)由該擊穿電壓區(qū)、該地電位區(qū)、該第一接觸區(qū)和第二接觸區(qū)構成。在該高壓結終止區(qū)中至該中間電位區(qū)的距離小于其他區(qū)段的至該中間電位區(qū)的距離的區(qū)段中，在該第一信號電極和該第二信號電極之間的電流路徑的電阻高于其他區(qū)段的電阻。本發(fā)明可實現(xiàn)如下效果。圖15是示出負電壓浪涌和接觸區(qū)與中間電位區(qū)之間的距離之間的關系的示圖。圖15示出根據(jù)圖13和14中所示的高壓集成電路設備的設置，在接觸區(qū)62和ρ-偏置區(qū)31 (是中間電位區(qū))之間的距離，相對于當施加負電壓浪涌時獲得的保障電壓O。當如圖15中所示的用于防止錯誤操作的保障電源為-30V (脈沖寬度500ns)時，接觸區(qū)62和ρ-偏置區(qū)31之間的距離需要至少為100 μ m。然而，所有區(qū)域中在接觸區(qū)和中間電位區(qū)之間提供至少100 μ m的距離導致由于布局引起的無效區(qū)的數(shù)量的增加；這在面積效率方面不是優(yōu)選的。出于這個理由，使得接觸區(qū)和中間電位區(qū)之間的距離短于100 μ m,且，作為回報，第一信號電極和第二信號電極之間的電流路徑的電阻被增加。以此方式，流入中間電位區(qū)的電子空穴的量可被減少，防止錯誤操作的發(fā)生。在中間電位區(qū)以外的區(qū)(這些區(qū)面對著高壓結終止區(qū))中，形成其中不由負電壓引起錯誤操作的區(qū)域，諸如圖10中所示的電平移動電阻器71和二極管75。因此，電子空穴穿過具有低電阻值的高壓結終止區(qū)(其他區(qū)段)主要流過這些區(qū)域而不是中間電位區(qū)。為了解決上述問題并實現(xiàn)本發(fā)明的目的，根據(jù)本發(fā)明的高壓集成電路設備是驅動兩個串聯(lián)連接的功率晶體 管中的聞電位側功率晶體管的聞壓半導體集成電路設備，且具有如下特性。該高壓半導體集成電路設備具有形成在第一導電型的半導體襯底的表面層上的第二導電型的高電位區(qū)；第一導電類型的分隔區(qū)，其分離出所述高電位區(qū)的外周的一部分；第二導電型的擊穿電壓區(qū)，在該半導體襯底的該表面層上與高電位區(qū)相接觸并在半導體襯底的所述表面層上沿著所述高電位區(qū)的外周形成，且所述擊穿電壓區(qū)具有比所述高電位區(qū)低的雜質濃度；第一導電型的地電位區(qū)，在該半導體襯底的表面層上與該分隔區(qū)相接觸且沿著該擊穿電壓區(qū)的外周形成，并被施加以地電位；第二導電型的低電位區(qū)，該低電位區(qū)在所述半導體襯底的所述表面層上形成在所述地電位區(qū)之外的區(qū)域；第一導電型的中間電位區(qū)，該中間電位區(qū)在該高電位區(qū)中形成從而接合至高電位區(qū)且與該高電位區(qū)分隔開；第一接觸區(qū)，沿著擊穿電壓區(qū)的靠高電位區(qū)側的端部形成；第二接觸區(qū)，在地電位區(qū)的表面層上形成；與該第一接觸區(qū)相接觸的第一信號電極；以及與該第二接觸區(qū)相接觸的第二信號電極。該中間電位區(qū)是被施加位于高壓電源的高電位側電位和地電位之間的中間電位的區(qū)，該高壓電源是兩個串聯(lián)連接的功率晶體管的主電路電源。該低電位區(qū)是基于地電位被施加第一低電壓電源的高電位側電位的區(qū)。該高電位區(qū)是基于中間電位被施加第二低電壓電源的高電位側電位的區(qū)。形成高壓結終止區(qū)，該高壓結終止區(qū)由該擊穿電壓區(qū)、該地電位區(qū)、該第一接觸區(qū)和第二接觸區(qū)構成。在該高壓結終止區(qū)中至該中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的區(qū)段中，在該第一信號電極和該第二信號電極之間的電流路徑的電阻高于其他區(qū)段的電阻。在上述發(fā)明中，根據(jù)本發(fā)明的高壓集成電路設備特征在于，通過形成第一信號電極使得電阻高于其他區(qū)段的電阻，除所述高壓結終止區(qū)中的至所述中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的區(qū)段以外。在上述發(fā)明中，根據(jù)本發(fā)明的高壓集成電路設備特征在于，通過形成第二信號電極使得電阻高于其他區(qū)段的電阻，除所述高壓結終止區(qū)中的至所述中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的區(qū)段以外。在上述發(fā)明中，根據(jù)本發(fā)明的高壓集成電路設備特征在于，在所述該高壓結終止區(qū)中至該中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的所述區(qū)段中，通過使得至少該第一接觸區(qū)和該第一信號電極之間或該第二接觸區(qū)和該第二信號電極之間電絕緣，而使得電阻高于其他區(qū)段的電阻。在上述發(fā)明中，根據(jù)本發(fā)明的高壓集成電路設備特征在于，在所述高壓結終止區(qū)中至所述中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的所述區(qū)段中，通過在所述高壓結終止區(qū)的表面層上的遠離該高電位區(qū)和該地電位區(qū)的部位形成與該地電位區(qū)具有相同導電型的半導體區(qū)從而構建雙RESURF結構，而使得電阻高于其他區(qū)段的電阻。在上述發(fā)明中，根據(jù)本發(fā)明的高壓集成電路設備特征在于，在所述高壓結終止區(qū)中至該中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離的所述區(qū)段中，通過使得該擊穿電壓區(qū)向著該低電位區(qū)延展，而使得電阻高于其他區(qū)段的電阻。根據(jù)上述發(fā)明，通過提供所述高壓結終止區(qū)的所述區(qū)段(該區(qū)段至該中間電位區(qū)的距離小于其他區(qū)段至該中間電位區(qū)的距離且?guī)в斜绕渌麉^(qū)段的電阻更高的電阻)，當負電壓浪涌被輸入時引起的電子空穴注入可被局部地消除。根據(jù)本發(fā)明的高壓集成電路設備可獲得防止高側電路的邏輯部分的錯誤操作或損壞的效果。附圖簡述圖1是示出根據(jù)本發(fā)明的實施例1的高壓集成電路設備的基本部件的平面圖；圖2是示出在平行方向沿圖1的截面A-A而取的，示出全部基本部件的截面圖；圖3是通過使用圖1中所示的F部分的放大示圖，示出電子空穴流和電子流的基本平面圖；圖4是圖1的高壓結終止區(qū)結構及其外圍的基本截面圖；圖5是示出根據(jù)本發(fā)明的實施例2的高壓集成電路設備的基本部分的平面圖；圖6是示出根據(jù)本發(fā)明的實施例2的高壓集成電路設備的基本部件的截面圖；圖7是示出根據(jù)本發(fā)明的實施例3的高壓集成電路設備的基本部分的平面圖；圖8是示出根據(jù)本發(fā)明的實施例3的高壓集成電路設備的基本部件的截面圖；圖9是示出在諸如逆變器之類的功率轉換設備的開關功率器件與驅動該開關功率器件的常規(guī)HVIC之間的連接的示例 性示圖；圖10是不出電平升聞電路及其外圍電路的電路圖11是示出電平下降電路及其外圍電路的電路圖；圖12是常規(guī)HVIC的電平移動電路的詳細圖；圖13是示出常規(guī)自我分隔型的高壓集成電路設備的高側和低側電路的每一個的邏輯部分、電平升高電路部分、以及高壓結終止區(qū)(HVJT)的基本部件的截面圖；圖14是示出諸如圖13中所示的高側電路、電平移動器等之類的基本部件的布局圖；圖15是示出負電壓浪涌和接觸區(qū)與中間電位區(qū)之間的距離之間的關系的示圖；圖16是示出根據(jù)本發(fā)明的實施例4的高壓集成電路設備的基本部分的平面圖；以及圖17是示出根據(jù)本發(fā)明的實施例4的高壓集成電路設備的基本部件的截面圖。
具體實施例方式下文中將參考相應附圖而詳細描述根據(jù)本發(fā)明的高壓集成電路設備的優(yōu)選實施例。使用相同的附圖標記用于表示與常規(guī)結構中一樣的部件。在接下來的描述中，“P”表示P-型且“η”表示η-型。下列實施例中的每一個僅描述了電平上升NMOS作為電平移動器，不過也可以使用電平下降PMOS獲得相同的效果。在下列實施例中將描述圖9到12中所示的電路。(實施例1)圖1是示出根據(jù)本發(fā)明的實施例1的高壓集成電路設備100的基本部分的平面圖。圖2是示出在平行方向沿圖1的截面A-A而取的，示出全部基本部件的截面圖。在圖1和2中，使用相同的附圖標記來表不與圖9到13中所不的設置相對應的設置。圖3是通過使用圖1中所示的F部分的放大示圖，示出電子空穴和電子的流的基本平面圖。注意，對角虛線中所示的區(qū)表示區(qū)段(對向區(qū)段)Ε，其中中間電位區(qū)的一部分被設置在η-接觸區(qū)62附近。這個區(qū)段E是高壓結終止區(qū)的區(qū)段，且至中間電位區(qū)的距離W小于其他區(qū)段至該中間電位區(qū)的距離。圖4是圖1的高壓結終止區(qū)結構及其外圍的基本截面圖。圖4(a)是示出沿圖1的截面線A-A的截面結構的基本截面圖。圖4(b)是示出沿圖1的截面線B-B的截面結構的基本截面圖。圖2的截面圖與圖13的截面圖一樣。圖2中所示的高側是指包含高電位區(qū)和中間電位區(qū)的區(qū)域，其中以Vs電位作為參考電位向高電位區(qū)施加了疊加L-VDD的電位(H-VDD電位)，且向中間電位區(qū)施加了 Vs電位。低側是指包括低電位區(qū)和地電位區(qū)的區(qū)域，其中以GND作為參考電位向低電位區(qū)施加L-VDD電位，且向地電位區(qū)施加GND電位。在圖1到4中，η-阱區(qū)3位于高側。在η_阱區(qū)3上形成H-VDD板、H-OUT板、Vs板、以及中間電位區(qū)。這些板對應于圖2中所示的端子。中間電位區(qū)具有P-偏置區(qū)31和ρ-漏區(qū)34。該ρ-漏區(qū)34是中間電位區(qū)，因為當由圖2中所示的η-源區(qū)37和η-漏區(qū)36構成的nMOSFET 85被導通時，p_漏區(qū)34的電位變成Vs電位。然而，當nMOSFET 85截止時，由P-源區(qū)33和ρ-漏區(qū)34構成的pM0SFET86被導通，將P-漏區(qū)34轉變?yōu)楦唠娢粎^(qū)。換言之， P-漏區(qū)34變?yōu)橹虚g電位區(qū)或高電位區(qū)。在本實施例的情況下，中間電位區(qū)包括P-偏置區(qū)34和ρ-漏區(qū)34不過并不限于此。
低電位區(qū)包括圖2中所示的P-區(qū)61、構成電平移動器的ρ-區(qū)51 (圖2中所示的NchMOSFET 41)、以及ρ-半導體襯底I。NchMOSFET 41的η-源區(qū)53被形成在ρ-區(qū)51的表面層上。NchMOSFET 41的η-漏區(qū)對應于η-阱區(qū)4。高壓結終止區(qū)包括η-阱區(qū)4和ρ-區(qū)61，該η_阱區(qū)4包括高濃度η_接觸區(qū)62和高濃度P-接觸區(qū)56，且η-阱區(qū)4設置在高濃度η-接觸區(qū)62和高濃度ρ-接觸區(qū)56之間。當被施加反向偏壓以Pn-接合至ρ-區(qū)61時，η-阱區(qū)4變成擊穿電壓區(qū)，即一個主要展開耗盡層的區(qū)。η-阱區(qū)2對應于低電位區(qū)。L-VDD端子和L-OUT端子形成于η-阱區(qū)2中。地電位區(qū)對應于P-區(qū)61。GND端子形成在ρ-區(qū)61中。 如圖1中所示，在η-阱區(qū)4和η-阱區(qū)3的表面層上形成帶狀η-接觸區(qū)62從而圍繞η-阱區(qū)3并延伸超過η-阱區(qū)3和4。在這個帶狀η-接觸區(qū)62上形成帶狀第一信號電極81。接觸部分81a是歐姆接觸并被散布在η-接觸區(qū)62和第一信號電極81之間。接觸部分81a可為帶狀。形成η-阱區(qū)4從而圍繞η-阱區(qū)3并與η_阱區(qū)3連續(xù)。形成ρ-區(qū)61從而圍繞η-阱區(qū)4。P-區(qū)61形成為帶，且ρ-接觸區(qū)56形成在ρ-區(qū)61的表面層上的帶中。在這個帶狀P-接觸區(qū)56上形成帶狀第二信號電極82。接觸部分82a是歐姆接觸的，并被散布在P-接觸區(qū)56和第二信號電極82之間。接觸部分82a可為帶狀。η-阱區(qū)2 (其為低電位區(qū))被形成為與P-區(qū)61相接觸。低側電路(圖2中所示的低側)形成在這個η-阱區(qū)2中。電平移動器形成在P-區(qū)51中。在ρ-半導體襯底I的表面層上形成P-區(qū)51，從而與η-阱區(qū)4相接觸并向著P-區(qū)61突出。然而，為了方便起見，圖1示出該突出區(qū)段與P-區(qū)61相接觸。在η-接觸區(qū)62和ρ-接觸區(qū)56上各自形成連接至H-VDD端子的第一信號電極81和連接至GND端子的第二信號電極82。第一和第二信號電極81、82與接觸區(qū)62、56之間的接觸部分81a、82a如上所述地散布。接觸部分81a、82a可被形成為帶。在實施例1中，在高壓結終止區(qū)的對向區(qū)段E(其至中間電位區(qū)(此處是ρ-偏置區(qū)31)的距離E小于其他分段)中，在η-接觸區(qū)62和ρ-接觸區(qū)56上沒有設置第一信號電極81或第二信號電極82。替代消除第一和第二信號電極81、82，第一和第二信號電極81、82可在不提供接觸部分81a、82a的情況下被設置。例如，可在接觸區(qū)56、62和第一和第二信號電極81、82之間設置絕緣膜從而消除接觸部分81a、82a。注意，在圖1和2中，中間電位區(qū)的端部(P-偏置區(qū)31的端部)和η-接觸區(qū)62的端部被彼此平行地設置在對向區(qū)段E中。以此方式，在高壓結終止區(qū)的對向區(qū)段Ε(其至中間電位區(qū)的距離W小于其他區(qū)段至該中間電位區(qū)的距離)中，可使得第一信號電極81和第二信號電極82之間的電阻大于其他區(qū)段的電阻。另外，當至中間電位區(qū)的距離W足夠長以確保能防止錯誤操作發(fā)生的保障電壓(guaranteed voltage)時,其中不由負電壓引起錯誤操作的區(qū)域,諸如圖10中所示的電平移動電阻器71或二極管75之類，被形成在中間電位區(qū)和高壓結終止區(qū)之間的區(qū)域中。因此，在負電壓浪涌輸入時進入η-阱區(qū)4的電子空穴，主要通過具有低電阻值的高壓結終止區(qū)流入非E區(qū)的其他區(qū)(其他區(qū)段)。使用圖3和4描述了其中的理由。在圖3中，在其中沒有形成第一信號電極81(接觸部分81a)的η-接觸區(qū)62中彼此面對的接觸部分82a之間的中間點被作為Z1，且在其中沒有形成第二信號電極82 (接觸部分82a)的ρ-接觸區(qū)56中彼此面對的接觸部分82a之間的中間點被作為Z2。其中第一信號電極81不連續(xù)的端部(連接部分81a的端部)被作為Z3 (在左邊和右邊有兩個Z3)，其中第二信號電極82不連續(xù)的端部(連接部分82a的端部)被作為Z4 (在左邊和右邊有兩個Z4)。接著描述當負電壓浪涌被輸入時，從Zl流向Z2的電子84，和從Z2流向Z I電子空穴83。如圖3中所示，電子84從端部Z3 (此處第一信號電極81 (接觸部分81a)不連續(xù))進入η-接觸區(qū)62。在通過帶狀η-接觸區(qū)62流至Zl之后，電子84從η-接觸區(qū)62進入η-阱區(qū)4。該圖僅示出單向路徑(實線)。此后，電子84通過η-阱區(qū)4流向Ζ2。由于從點Zl進入η-阱區(qū)4的電子84流經(jīng)沿著帶狀η-接觸區(qū)62的長路徑，其電阻增加且電子84的量急劇減少。相比于從與第一信號電極81相接觸的對向區(qū)段E以外的區(qū)段中的η-接觸區(qū)62進入η-阱區(qū)4的電子84的量，從不與第二信號電極81相接觸的對向區(qū)段E的接觸區(qū)62進入η-阱區(qū)4的電子84的量較低。另一方面，電子空穴83從端部Ζ4 (此處圖3中所示第二信號電極(接觸部分82a)是不連續(xù)的)進入P-接觸區(qū)56。在通過帶狀P-接觸區(qū)61流至Z2之后，電子空穴83從P-接觸區(qū)56進入η-阱區(qū)4。該圖僅示出單向路徑(虛線)。此后，電子空穴83通過η-阱區(qū)4流向Zl。由于從點Ζ2進入η-阱區(qū)4的電子空穴83流經(jīng)沿著帶狀ρ_接觸區(qū)56的長路徑，其電阻增加且電子空穴83的量急劇減少。相比于從與第二信號電極82相接觸的ρ-接觸區(qū)56進入η-阱區(qū)4的電子空穴83的量，從不與第二信號電極82相接觸的ρ-接觸區(qū)56進入η-阱區(qū)4的電子空穴83的量較低。如上所述，在其中第一和第二信號電極81、82不與接觸區(qū)56、62相接觸的對向區(qū)段E中，電子84的量和電子空穴83的量減少。換言之，在對向區(qū)段E中，當電子空穴83和電子84沿帶狀接觸區(qū)56、62流動時，在第一和第二信號電極81、82之間的電流路徑的電阻(電力阻抗)增加。這意味著在高壓`結終止區(qū)的對向區(qū)段E (其至中間電位區(qū)的距離W短)中，第一和第二信號電極81、82之間的電流路徑的電阻大于其他區(qū)段的電阻。通過至少不設置第一信號電極81或第二信號電極82 (或者通過在電極和接觸區(qū)之間形成絕緣膜來使它們之間絕緣)，η-阱區(qū)4的負電壓浪涌的所施加的電壓相比其他區(qū)段變得較低，且所注入的電子空穴83的量和電子的84量減少，因為在對向區(qū)段E處耗盡層延展至帶狀η-接觸區(qū)62或帶狀ρ-接觸區(qū)56之外。如上所述，通過不設置第一信號電極81或第二信號電極82，流向ρ-區(qū)61的電子84的量或流向η-接觸區(qū)62的電子空穴83的量在對向區(qū)段E中減少。特定地，根據(jù)電荷中和原理來中和上述電子84或電子空穴83的電子空穴83的量或電子84的量也減少。換言之，通過不設置第一信號電極81或第二信號電極82，經(jīng)由η-阱區(qū)4流向η-阱區(qū)3的電子空穴83的量和流向P-區(qū)61的電子84的量減少。因此，當負電壓浪涌被輸入至Vs端子或H-VDD端子時，瞬時流向η_阱區(qū)3 (其為高電位區(qū))的電子空穴83的量可被抑制。因此，可提供能防止高側電路的錯誤操作或損壞的高壓集成電路設備(HVIC)。同時，瞬時流向η-阱區(qū)2 (其為低電位區(qū))的電子84不會引起低側電路執(zhí)行錯誤操作。接著，描述用于形成每一個區(qū)段的方法。在η-阱區(qū)3和η-阱區(qū)4 (其為形成在P-半導體襯底I上的高電位區(qū))中，將例如磷(P)以IX IO1Vcm2 ilj 2 X IO1Vcm2以及IX IO12/cm2到2X1012/cm2的雜質濃度離子注入，且其后在高溫下(約1100° C到1200° C)執(zhí)行擴散步驟來將磷擴散至預確定的擴散深度。作為結果，形成了 η-阱區(qū)3和η-阱區(qū)4。類似地，對于ρ-區(qū)61，離子注入硼(B)，且此后在高溫(約1100° C到1200° C)下執(zhí)行擴散步驟將硼擴散至預確定的擴散深度。接著，例如，砷被離子注入到高濃度η-接觸區(qū)62來獲得約I X IO2Vcm3的表面濃度，從而η-接觸區(qū)62與H-VDD端子歐姆接觸，且此后在約750° C到900° C下執(zhí)行退火步驟。作為結果，在預確定深度形成P-區(qū)61。進一步，例如，氟化硼(BF2)被離子注入到高濃度ρ-接觸區(qū)56來獲得約IXlO2tl/cm3的表面濃度，從而該ρ-接觸區(qū)56與GND端子歐姆接觸。此后，在約750° C到900° C下執(zhí)行退火步驟。作為結果，在預確定深度形成P-接觸區(qū)56。接著，施加層間絕緣膜，且在該層間絕緣膜上形成用于提供接觸的開口部分，從而在每一個區(qū)上形成第一和第二信號電極81、82以及每一個電極或端子。此后，具有電極和端子的P-半導體襯底I的表面被涂覆有保護膜，未示出。如圖1和2中所示，由ρ-源區(qū)33和ρ-漏區(qū)34構成的pMOSFET 86、中間電位區(qū)、以及η-接觸區(qū)62被設置在作為高電位區(qū)的η-阱區(qū)3的表面層上。中間電位區(qū)包括ρ_偏置區(qū)31和ρ-漏區(qū)34。由η-源區(qū)37和η-漏區(qū)36構成的nMOSFET 85被設置在ρ-偏置區(qū)31的表面層上。導通nMOSFET 85使得ρ-漏區(qū)34成為中間電位區(qū)。由pMOSFET 86和nMOSFET 85構成的C-MOS電路被形成在η-阱區(qū)3中，獲得高側邏輯部分。如上所述，在作為中間電位區(qū)的P-偏置區(qū)31中，通過在高壓結終止區(qū)中具有短距離W的對向區(qū)段E上的η-接觸區(qū) 62和P-接觸區(qū)56上不設置第一信號電極81或第二信號電極82 (換言之，在其之間電絕緣)，可使得對向區(qū)段E的電阻高于其他區(qū)段的電阻。如上所述，當負電壓浪涌被輸入時，大脈沖電流流過寄生二極管46，且當包括接觸區(qū)62、56的高壓結終止區(qū)的對向區(qū)段E處的電阻增加時可防止該脈沖電流在對向區(qū)段E處。即使在第一信號電極81或第二信號電極82都沒有被設置的區(qū)段中(或者當絕緣膜被形成且接觸部分81a、82沒有被提供時)，P-區(qū)61和η-阱區(qū)4是被連接的。因此，在擊穿電壓特性上產(chǎn)生較小效果，且可獲得與具有第一信號電極81和第二信號電極82的區(qū)段一樣的擊穿電壓特性的相同水平。進一步，即使當至少消除了第一信號電極81或第二信號電極82時，可獲得相同的效果。消除第二信號電極82是特別有效的。另外，即使在不消除第一和第二信號電極81、82的情況下，通過提供層間絕緣膜或在第一和第二信號電極81、82和接觸區(qū)62、56中的至少一個之間提供其他絕緣膜來將第一和第二信號電極81、82與接觸區(qū)62、56電絕緣,可獲得同樣的效果。注意，如圖2中所示，相比專利文獻4中描述的技術，通過將寄生二極管46的陰極側連接至H-VDD端子，本發(fā)明中使得流至Vs端子的電子空穴的量減少。作為結果，可提供能防止高側電路的錯誤操作或損壞的高壓集成電路設備(HVIC)。(第二實施例2)圖5是示出根據(jù)本發(fā)明的實施例2的高壓集成電路設備200的基本部分的平面圖。圖6是示出根據(jù)本發(fā)明的實施例2的高壓集成電路設備200的基本部件的截面圖。圖6(a)是示出沿圖5的截面線A-A的截面結構的基本截面圖。圖6(b)是示出沿圖5的截面線B-B的截面結構的基本截面圖。圖5中所示的高壓集成電路設備200與圖1中所示的高壓集成電路設備100之間的差異在于，高壓集成電路設備200具有形成在高壓結終止區(qū)的對向區(qū)段E(其至中間電位區(qū)的距離W較短)中的雙RESURF結構87，而不用移除第一信號電極81或第二信號電極82(或接觸部分81a、82a)。如圖6(b)中所示，通過在遠離P-區(qū)61和η-接觸區(qū)62的η-阱區(qū)4的表面層上形成P-頂層63而獲得雙RESURF結構，該η-阱區(qū)4是至中間電位區(qū)的距離較短的對向區(qū)段E上的高壓結終止區(qū)。作為結果，η-阱區(qū)4在對向區(qū)段E中的垂直方向中(在P-半導體襯底I的深度方向)被變窄。因此，可增加第一和第二信號電極81、82之間的電流路徑的電阻。應該注意的是，在對向區(qū)段E以外的區(qū)段中形成了單RESURF結構，所以那里的η-阱區(qū)4在垂直方向中沒有被變窄。增加對向區(qū)段E的電阻增加了由P-區(qū)61和η-阱區(qū)4構成的寄生二極管46的陰極電阻88。作為結果，可局部減少當負電壓浪涌輸入時被注入相對區(qū)段E中的電子空穴的量。 雙RESURF結構87是通過為構成高壓結終止區(qū)的η_阱區(qū)4的表面提供ρ-頂層63作為電場馳豫區(qū)而獲得的結構。將η-阱區(qū)4夾在ρ-半導體襯底I和P-頂層63之間可促進η-阱區(qū)4的耗盡，馳豫對向區(qū)段E的電場。在這個情況下，在雙RESURF結構87的區(qū)域中，在η_阱區(qū)4的表面層上形成ρ-頂層63，藉此η-阱區(qū)4的表面層的η-型雜質濃度減少。因此，例如，當約600V的高反向電壓被施加在位于GND電位側上的ρ-區(qū)61和位于H-VDD電位區(qū)側上的η-阱區(qū)3之間時，相比于在其他區(qū)段中的單個RESURF區(qū)，雙RESURF區(qū)87中的等勢線的分布變動。然而，調整ρ-頂層63和η-阱區(qū)4的雜質濃度從而優(yōu)化襯底表面的η_型雜質濃度，使得具有形成在其中的雙RESURF結構87的對向區(qū)段E可具有相比具有形成在其中的單RESURF結構的區(qū)段更為馳豫的表面電場。同樣以此方式，可實現(xiàn)幾乎沒有擊穿電壓特性問題的高壓集成電路設備。通過構建其中在對向區(qū)段E(其至Vs電位區(qū)的距離W較短)的高壓結終止區(qū)(η-阱區(qū)4)的表面層上形成ρ-頂層63的雙RESURF結構87，可形成用于防止負電壓浪涌輸入時刻電子空穴注入的高電阻區(qū)(陰極電阻88)。作為結果，當負電壓浪涌被輸入至Vs端子或H-VDD端子時，瞬時流向作為高電位區(qū)η-阱區(qū)3的電子空穴的量可被抑制。通過抑制電子空穴的量，可能提供能防止高側電路錯誤操作或損壞的高壓集成電路設備(HVIC)。通過將實施例1中所例示的設置添加至本設置，可進一步增強本發(fā)明的效果。(實施例3)圖7是示出根據(jù)本發(fā)明的實施例3的高壓集成電路設備300的基本部分的平面圖。圖8是示出根據(jù)本發(fā)明的實施例3的高壓集成電路設備300的基本部件的截面圖。圖8(a)是示出沿圖7的截面線A-A的截面結構的基本截面圖。圖8(b)是示出沿圖7的截面線C-C的截面結構的基本截面圖。圖7中所不的聞壓集成電路設備300與圖5中所不的聞壓集成電路設備200的差異在于，在至Vs電位區(qū)的距離W較短的對向區(qū)段E中，使得作為高壓結終止區(qū)的η-阱區(qū)4相比其他區(qū)段更寬，而不是在其上形成P-頂層63。以此方式，在高壓結終止區(qū)的對向區(qū)段E中，可使得第一和第二信號電極81、82之間的電流路徑的電阻比其他區(qū)段的電阻更大。在η-阱區(qū)4中，η-阱區(qū)89的擴展90 (擴展90是作為將η-阱區(qū)89的寬度相比其他區(qū)段更為擴展的結果所獲得的)，可以是足夠寬的距離從而滿足HVIC需要容忍的負電壓浪涌的量。特定地，η-阱區(qū)4的η-型雜質濃度弱于η-阱區(qū)3的該濃度一個數(shù)量級，且因此可為約數(shù)個μπι。因此，芯片的面積沒有增加。由于對向區(qū)段E具有較高的電阻，可增加由P-區(qū)61和η-阱區(qū)4構成的寄生二極管46的陰極電阻91。作為結果，在負電壓浪涌輸入時刻具有較少電子空穴注入的區(qū)域可被形成在擊穿電壓區(qū)中。作為結果，當負電壓浪涌被輸入至Vs端子或H-VDD端子時，瞬時流向η_阱區(qū)3的電子空穴的量可被抑制。通過抑制電子空穴的量，可能提供能防止高側電路錯誤操作或損壞的高壓集成電路設備(HVIC)。通過將實施例1中所例示的設置添加至本設置，可進一步增強本發(fā)明的效果。注意，實施例1到3已經(jīng)描述了其中構成中間電位區(qū)的P-偏置區(qū)31被設置于與高壓結終止區(qū)相鄰的情況；然而，在其中構成中間電位區(qū)的η-漏區(qū)34被設置于與高壓結終止區(qū)相鄰的情況中獲得同樣的結果。實施例1到3中所示的設置可被彼此組合。(實施例4)圖16是示出根據(jù)本發(fā)明的實施例4的高壓集成電路設備400的基本部分的平面圖。圖17是示出根據(jù)本發(fā)明的實施例4的高壓集成電路設備400的基本部件的截面圖。圖17(a)是示出沿圖16的截面線G-G的截面結構的基本截面圖。圖17(b)是示出沿圖16的截面線G-G的截面結構的另一個示例的基本截面圖，圖17(b)是變型。圖16中所示的高 壓集成電路設備400是圖1中所示的高壓集成電路設備100的變型。圖16中所示的高壓集成電路設備400與圖1中所示的高壓集成電路設備100的差異在于，η-阱區(qū)3由P-型分隔區(qū)611劃分為η-阱區(qū)301和η-阱區(qū)302，且η-阱區(qū)4由P-型分隔區(qū)611劃分為η-阱區(qū)401和η-阱區(qū)402。如圖17 (a)中所示，通過與LOCOS氧化物膜相接觸的p_半導體襯底1，該p_型分隔區(qū)611被設置在η-阱區(qū)301和η-阱區(qū)302之間，且如圖17(b)中所示，通過從η-阱區(qū)3的表面到達P-半導體襯底I的P-型擴散區(qū)而構成該P-型分隔區(qū)611。同樣以這樣的設置中，可獲得如實施例1中所描述的相同的效果。此外，即使在實施例2的高壓集成電路設備200和實施例3的高壓集成電路設備300的設置中，可以與高壓集成電路設備400 —樣的方式形成ρ-型分隔區(qū)611。因此，可實現(xiàn)本發(fā)明的效果。工業(yè)實用性如上所述，根據(jù)本發(fā)明的高壓集成電路設備在用于例如將打開/關閉驅動信號傳送至PWM逆變器的開關電源器件的柵極、開關電源等的高壓集成電路設備中是有用的。附圖標記說明Ip-半導體襯底(地電位區(qū))2η_阱區(qū)(低電位區(qū))3η_阱區(qū)(高電位區(qū))
4η-阱區(qū)(高壓結終止區(qū))2 Ip-偏置區(qū)(低電位區(qū))31ρ_偏置區(qū)(中間電位區(qū))46寄生二極管51ρ-區(qū)(電平移動形成區(qū))56第二接觸區(qū)(ρ-接觸區(qū)；地電位區(qū))6 Ip-區(qū)(地電位區(qū))62第一接觸區(qū)(η-接觸區(qū)；高電位區(qū))81第一信號電極81a接觸部分82第二信號電極82a接觸部分83電子空穴84 電子85nM0SFET86pM0SFET87 雙 RESURF 結構100, 200, 300, 400高壓集成電路設備Vs中間電位H-VDD基于Vs端子的低壓電源的高電位側GND 地(接地)L-VDD基于GND的低壓電源的高電位側
權利要求
1.一種高壓集成電路設備，所述高壓集成電路設備是驅動兩個串聯(lián)連接的功率晶體管中的高電位側功率晶體管的高壓半導體集成電路設備，所述高壓半導體集成電路設備包括在第一導電型的半導體襯底的表面層上形成的第二導電型的高電位區(qū)；第二導電型的擊穿電壓區(qū)，所述擊穿電壓區(qū)在所述半導體襯底的所述表面層上與所述高電位區(qū)相接觸并在所述半導體襯底的所述表面層上沿著所述高電位區(qū)的外周形成，且所述擊穿電壓區(qū)具有比所述高電位區(qū)低的雜質濃度；第一導電型的地電位區(qū)，所述地電位區(qū)在所述半導體襯底的所述表面層上與所述擊穿電壓區(qū)相接觸且沿著所述擊穿電壓區(qū)的外周形成，并被施加以地電位；第二導電型的低電位區(qū)，所述低電位區(qū)在所述半導體襯底的所述表面層上形成所述地電位區(qū)之外的區(qū)域；第一導電型的中間電位區(qū)，所述中間電位區(qū)在所述高電位區(qū)內形成從而接合至所述高電位區(qū)且與所述高電位區(qū)分隔開；第二導電型的第一接觸區(qū)，所述第一接觸區(qū)沿著位于所述高電位區(qū)側上的所述擊穿電壓區(qū)的端部形成；第一導電型的第二接觸區(qū)，所述第二接觸區(qū)在所述地電位區(qū)的表面層上形成從而面對所述第一接觸區(qū)；與所述第一接觸區(qū)相接觸的第一信號電極；以及與所述第二接觸區(qū)相接觸的第二信號電極，其中所述中間電位區(qū)是被施加位于高壓電源的高電位側電位和地電位之間的中間電位的區(qū)域，所述高壓電源是所述兩個串聯(lián)連接的功率晶體管的主電路電源，所述低電位區(qū)是基于地電位向其施加第一低電壓電源的高電位側電位的區(qū)域，所述高電位區(qū)是基于中間電位向其施加第二低電壓電源的高電位側電位的區(qū)域，形成高壓結終止區(qū)，所述高壓結終止區(qū)是由所述擊穿電壓區(qū)、所述地電位區(qū)、所述第一接觸區(qū)和所述第二接觸區(qū)構成的，以及在所述高壓結終止區(qū)至所述中間電位區(qū)的距離小于其他區(qū)段至所述中間電位區(qū)的距離的區(qū)段中，所述第一信號電極和所述第二信號電極之間的電流路徑的電阻高于其他區(qū)段。
2.一種高壓集成電路設備，所述高壓集成電路設備是驅動兩個串聯(lián)連接的功率晶體管中的高電位側功率晶體管的高壓半導體集成電路設備，所述高壓半導體集成電路設備包括在第一導電型的半導體襯底的表面層上形成的第二導電型的高電位區(qū)；第一導電型的分隔區(qū)，其分離出所述高電位區(qū)的外周的一部分；第二導電型的擊穿電壓區(qū)，所述擊穿電壓區(qū)在所述半導體襯底的所述表面層上與所述高電位區(qū)相接觸并在所述半導體襯底的所述表面層上沿著所述高電位區(qū)的外周形成，且所述擊穿電壓區(qū)具有比所述高電位區(qū)低的雜質濃度；第一導電型的地電位區(qū)，所述地電位區(qū)在所述半導體襯底的表面層上與所述分隔區(qū)相接觸且沿著所述擊穿電壓區(qū)的外周形成，并被施加以地電位；第二導電型的低電位區(qū)，所述低電位區(qū)在所述半導體襯底的所述表面層上形成所述地電位區(qū)之外的區(qū)域；第一導電型的中間電位區(qū)，所述中間電位區(qū)在所述高電位區(qū)中形成從而接合至所述高電位區(qū)且與所述高電位區(qū)分隔開；第一接觸區(qū)，所述第一接觸區(qū)沿著所述擊穿電壓區(qū)的靠所述高電位區(qū)側的端部形成； 第二接觸區(qū)，所述第二接觸區(qū)在所述地電位區(qū)的表面層上形成；與所述第一接觸區(qū)相接觸的第一信號電極；以及與所述第二接觸區(qū)相接觸的第二信號電極，其中所述中間電位區(qū)是被施加位于高壓電源的高電位側電位和地電位之間的中間電位的區(qū)域，所述高壓電源是所述兩個串聯(lián)連接的功率晶體管的主電路電源，所述低電位區(qū)是基于地電位向其施加第一低電壓電源的高電位側電位的區(qū)域，所述高電位區(qū)是基于中間電位向其施加第二低電壓電源的高電位側電位的區(qū)域，形成高壓結終止區(qū)，所述高壓結終止區(qū)是由所述擊穿電壓區(qū)、所述地電位區(qū)、所述第一接觸區(qū)和所述第二接觸區(qū)構成的，以及在所述高壓結終止區(qū)至所述中間電位區(qū)的距離小于其他區(qū)段至所述中間電位區(qū)的距離的區(qū)段中，所述第一信號電極和所述第二信號電極之間的電流路徑的電阻高于其他區(qū)段。
3.如權利要求1或2所述的高壓集成電路設備，其特征在于，通過形成第一信號電極使得電阻高于除所述高壓結終止區(qū)中的其至所述中間電位區(qū)的距離小于其他區(qū)段的區(qū)段之外的其他區(qū)段的電阻。
4.如權利要求1或2所述的高壓集成電路設備，其特征在于，通過形成第二信號電極使得電阻高于除所述高壓結終止區(qū)中的其至所述中間電位區(qū)的距離小于其他區(qū)段的區(qū)段之外的其他區(qū)段的電阻。
5.如權利要求1或2所述的高壓集成電路設備，其特征在于，在所述高壓結終止區(qū)中至所述中間電位區(qū)的距離小于其他區(qū)段至所述中間電位區(qū)的距離的區(qū)段中，通過至少使得所述第一接觸區(qū)和所述第一信號電極之間或所述第二接觸區(qū)和所述第二信號電極之間電絕緣，而使得所述電阻高于其他區(qū)段的電阻。
6.如權利要求1或2所述的高壓集成電路設備，其特征在于，在所述高壓結終止區(qū)中至所述中間電位區(qū)的距離小于其他區(qū)段至所述中間電位區(qū)的距離的區(qū)段中，通過在所述高壓結終止區(qū)的表面層上的遠離所述高電位區(qū)和所述地電位區(qū)的部位形成與所述地電位區(qū)具有相同導電型的半導體區(qū)從而構建雙RESURF結構，而使得所述電阻高于其他區(qū)段的電阻。
7.如權利要求1或2所述的高壓集成電路設備，其特征在于，在所述高壓結終止區(qū)中至所述中間電位區(qū)的距離小于其他區(qū)段至所述中間電位區(qū)的距離的區(qū)段中，通過使得所述擊穿電壓區(qū)向著所述低電位區(qū)延展，而使得所述電阻高于其他區(qū)段的電阻。
全文摘要
高壓集成電路設備，其中形成有高壓結終止區(qū)，該高壓結終止區(qū)通過由n-阱區(qū)(4)形成的擊穿電壓區(qū)、由p-區(qū)(61)形成的地電位區(qū)、第一接觸區(qū)(61)和第二接觸區(qū)(62)來構成。該高壓結終止區(qū)的對向區(qū)段(E)，其至由p-漏區(qū)(34)形成的中間電位區(qū)的距離(W)小于其他區(qū)段至該中間電位區(qū)的距離，被提供為具有高于該其他區(qū)段的電阻的電阻。相應地，由p-區(qū)(61)和n-阱區(qū)(4)形成的寄生二極管(46)的陰極電阻增加，局部地減少了在負電壓浪涌輸入時被注入的電子空穴的量。作為結果，當負電壓浪涌被輸入至H-VDD端子或Vs端子時，可防止高側電路的邏輯部分的錯誤操作或損壞。
文檔編號H01L21/822GK103038876SQ20118000556
公開日2013年4月10日 申請日期2011年9月12日 優(yōu)先權日2011年6月24日
發(fā)明者山路將晴 申請人:富士電機株式會社