專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種芯片封裝結(jié)構(gòu)，尤其是一種可靠性高的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
目前可撓性電路板與芯片的接合多事采用卷帶式自動接合封裝結(jié)合來達成，其中又分為卷帶承載封裝及薄膜覆晶封裝然而這兩種封裝結(jié)構(gòu)的這些引腳與這些導(dǎo)電凸塊之間易有接合強度不足的情形發(fā)生，以至于引腳與導(dǎo)電凸塊之間產(chǎn)生剝離的現(xiàn)象，進而導(dǎo)致改兩種封裝結(jié)構(gòu)的制造良率下降。因此，現(xiàn)有技術(shù)有待于改進和提聞。
發(fā)明內(nèi)容為克服現(xiàn)有技術(shù)中存在的不足之處，本實用新型的目的是提供一種可有效地加強引腳與導(dǎo)電凸塊之間的結(jié)合力的芯片封裝結(jié)構(gòu)。本實用新型是通過以下技術(shù)手段來達到上述目的一種芯片封裝結(jié)構(gòu)，包括可撓性基材，芯片和封膠體，所述的可撓性基材上表面設(shè)有多個引腳，該些引腳的部分區(qū)域覆蓋有焊罩層，所述的引腳的內(nèi)端面上設(shè)有凸起部，該凸起部與芯片下表面設(shè)置的導(dǎo)電凸塊相適配；所述的封膠體包覆芯片、導(dǎo)體凸塊、焊罩層以及引腳的部分區(qū)域。與現(xiàn)有技術(shù)相比，本實用新型的有益效果是由于采用上述結(jié)構(gòu)，本實用新型可增加導(dǎo)電凸塊與引腳之間的接觸面積，進而使得引腳與導(dǎo)電凸塊之間結(jié)合力增加。

附圖I為本實用新型芯片封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖。圖中各標號分別是(I)可撓性基材，(2)引腳，(3)焊罩層，(4)凸起部，(5)導(dǎo)電凸塊，(6)芯片，(7)封膠體。
具體實施方式
以下結(jié)合附圖對本實用新型作進一步的詳細說明 參看圖I，本實用新型一種芯片封裝結(jié)構(gòu)，包括可撓性基材I，芯片6和封膠體7，所述的可撓性基材I上表面設(shè)有多個引腳2，該些引腳2的部分區(qū)域覆蓋有焊罩層3，所述的引腳2的內(nèi)端面上設(shè)有凸起部4，該凸起部4與芯片6下表面設(shè)置的導(dǎo)電凸塊5相適配；所述的封膠體7包覆芯片6、導(dǎo)體凸塊5、焊罩層3以及引腳2的部分區(qū)域。以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或修飾為等同變化的等效實施例，但是凡未脫離本實用新型技術(shù)方案內(nèi)容，依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1. 一種芯片封裝結(jié)構(gòu)，包括可撓性基材，芯片和封膠體，其特征是所述的可撓性基材上表面設(shè)有多個引腳，該些引腳的部分區(qū)域覆蓋有焊罩層，所述的引腳的內(nèi)端面上設(shè)有凸起部，該凸起部與芯片下表面設(shè)置的導(dǎo)電凸塊相適配；所述的封膠體包覆芯片、導(dǎo)體凸塊、焊罩層以及引腳的部分區(qū)域。
專利摘要本實用新型公開了一種芯片封裝結(jié)構(gòu)，包括可撓性基材，芯片和封膠體，所述的可撓性基材上表面設(shè)有多個引腳，該些引腳的部分區(qū)域覆蓋有焊罩層，所述的引腳的內(nèi)端面上設(shè)有凸起部，該凸起部與芯片下表面設(shè)置的導(dǎo)電凸塊相適配；所述的封膠體包覆芯片、導(dǎo)體凸塊、焊罩層以及引腳的部分區(qū)域。由于采用上述結(jié)構(gòu)，本實用新型可增加導(dǎo)電凸塊與引腳之間的接觸面積，進而使得引腳與導(dǎo)電凸塊之間結(jié)合力增加。
文檔編號H01L23/498GK202384328SQ20112048664
公開日2012年8月15日 申請日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者彭蘭蘭 申請人:彭蘭蘭