專利名稱：：半導(dǎo)體器件的高接合線厚度的制作方法
技術(shù)領(lǐng)域：
：本申請主要涉及半導(dǎo)體器件和制造半導(dǎo)體器件的方法。特別地，本申請涉及在制造半導(dǎo)體器件和芯片封裝件中使用的芯片附接方法(dieattachmethod)以及通過這些方法得到的半導(dǎo)體器件。
背景技術(shù)：
：通常，在半導(dǎo)體器件制造期間，可將一個或多個包含集成電路的芯片接合(或附接)至引線框架(Ieadframe)的芯片附接板(或盤(paddle))。將芯片接合至引線框架的工藝通常稱為芯片附接工藝。芯片附接工藝可使用導(dǎo)電材料完成，例如粘合劑或焊料，其機械和電氣地將芯片連接至引線框架。該導(dǎo)電材料的厚度通常稱為接合線厚度(bondlinethickness)(BLT)0在芯片附接工藝中，導(dǎo)電材料必須使得在芯片和引線框架之間能夠發(fā)生接合，同時最小化在該接合中形成空隙。同樣，芯片附接工藝也必須提供整個芯片表面的一致接合強度，從而最小化局部應(yīng)力，該局部應(yīng)力可引起半導(dǎo)體器件破裂或其他故障。接合中的任何空隙和不一致的接合強度會都增加芯片上的應(yīng)力和張力，這可引起半導(dǎo)體器件中的破裂和故障。另外，空隙可引起電或熱傳導(dǎo)性低或無效，因而潛在地引起半導(dǎo)體器件中的故障。因此導(dǎo)電材料應(yīng)具有足夠低的粘性(viscosity)，以通過避免上述問題而為有效接合留有余地。圖1和圖2示出了例示性芯片110，其通過導(dǎo)電材料130而附接至芯片板120，以形成芯片附接封裝件100。如圖1所示，ti為芯片110和芯片附接板120之間的BLT。通過增加導(dǎo)電材料130的厚度而增加BLT從而降低芯片上的剪應(yīng)力，這使得更厚的厚度更為理想。然而，保證無空隙要求的低粘性通常將厚度限制在3密耳(mil)以下。但是為了增加BLT而在芯片附接期間增加使用的導(dǎo)電材料的量能夠引起導(dǎo)電材料流動至引線框架或芯片的其他部分，因而潛在地引起潮濕路徑、短路和焊線法中的一些問題，并且通常引起半導(dǎo)體器件的故障。為了避免這些問題，一些芯片附接工藝使用“拍打器”(“spanker”)，在芯片附接工藝期間平整導(dǎo)電材料。然而，使用拍打器包含額外的步驟，這使器件制作過程更長、生產(chǎn)率更低并且更昂貴。另外，如果為了試圖實現(xiàn)高BLT而使用太多的導(dǎo)電材料，導(dǎo)電材料可被拍打器從芯片附接板轉(zhuǎn)移至引線框架的其他部分，這潛在地引起短路和其他問題。
發(fā)明內(nèi)容本申請描述了制造半導(dǎo)體器件和芯片封裝件中使用的芯片附接方法，以及由這些方法得到的半導(dǎo)體器件。本方法包括提供具有芯片附接板的引線框架；使用包含接合線(bondwire)的邊界部件(boundaryfeature)以在芯片附接板上限定周界；在周界內(nèi)沉積導(dǎo)電材料(例如焊料)，然后通過使用該導(dǎo)電材料，將包含集成電路器件的芯片附接至芯片附接板。邊界部件允許使用增加了厚度的導(dǎo)電材料，這導(dǎo)致厚度增加的接合線，并且增加所得到的半導(dǎo)體封裝件的耐久性和性能。根據(jù)附圖，以下說明將更易于理解，其中圖1示出已知芯片封裝件的透視圖，其中芯片接合至引線框架的芯片附接板；圖2示出圖1所示的芯片封裝件的另一視圖；圖3示出具有包含接合線的邊界部件的例示性芯片封裝件的頂視圖；圖4示出圖3所示的芯片封裝件的橫截面圖；以及圖5示出一些芯片附接板實施方式的頂視圖，該芯片附接板包含在其上表面上形成的邊界部件；圖6示出一些芯片附接板實施方式的頂視圖，該芯片附接板具有邊界部件之間形成的導(dǎo)電材料；圖7a和圖7b示出一些芯片實施方式的透視圖，該芯片附接至芯片附接板，該附接板具有邊界部件的接合線連接點的不同構(gòu)造；以及圖和圖8b描述用于將邊界部件的接合線附接到芯片附接板的接合件(bond)的細節(jié)。附圖示出半導(dǎo)體器件的具體方面以及制造和使用這種器件的相關(guān)方法。附圖與以下說明書一起說明和解釋半導(dǎo)體器件和相關(guān)的方法的原理。附圖中，為了清晰而放大了各層和各區(qū)域的厚度。也應(yīng)理解，當一層稱為處于另一層或襯底“之上”時，其可直接處于另一層或襯底之上，或者也可出現(xiàn)中間層。不同的圖中的相同參考數(shù)字代表相同的元件，因此將不再重復(fù)其描述。具體實施例方式為了提供透徹的理解，以下描述提供具體的細節(jié)。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，不采用這些具體的細節(jié)，也可實施并使用該設(shè)備以及使用該設(shè)備的相關(guān)方法。實際上，能夠通過修改所示出的器件和相關(guān)的方法而將該器件和相關(guān)的方法投入使用，并且該器件和相關(guān)的方法能夠與本領(lǐng)域通常使用的任何其他設(shè)備和技術(shù)一起使用。例如，雖然以下說明書集中于用于半導(dǎo)體器件和封裝件的芯片附接工藝，但是該器件和相關(guān)的方法同樣能夠應(yīng)用于以下任何工藝或器件，其中芯片連接至芯片附接板，例如印刷電路板、MEMS器件等等。圖3和圖4中示出一種使用在此描述的方法形成的例示性芯片封裝件。在圖3中，芯片封裝件200包含通過導(dǎo)電材料230接合至芯片附接板220的芯片210。包含接合線的邊界部件240在芯片附接板220上環(huán)繞芯片210和導(dǎo)電材料230形成周界。如圖4所示，導(dǎo)電材料230可位于芯片210和芯片附接板220之間，其具有由厚度t2表示的接合線厚度(BLT)。芯片210可包括本領(lǐng)域已知的任何類型的半導(dǎo)體芯片。在一些實施方式中，芯片包含硅基襯底，硅基襯底包含本領(lǐng)域已知的任何集成電路器件。但是在其他的實施方式中，芯片也可由GaAs、SiC、GaN或任何其他適當?shù)陌雽?dǎo)體材料制成。襯底和集成電路器件可具有執(zhí)行任何期望的功能所期望并需要的任何構(gòu)造。例如，芯片210可包括一個或多個分立式晶體管、二極管或其他已知的集成電路器件。因而，芯片210可設(shè)計用于執(zhí)行任意數(shù)量的功能，例如功率調(diào)節(jié)、存儲、處理或任何其他集成電路(IC)功能。芯片210可具有這些功能所需的任意尺寸。在有些實施方式中，芯片的尺寸能夠例如從大約100μmX大約100μm至大約20000μmX大約20000μm范圍內(nèi)變化。芯片附接板220可為本領(lǐng)域已知的任何引線框架的一部分或可為單獨的盤(paddle)。同樣，芯片附接板220可為引線框架的單芯片附接板，可為引線框架上或者半導(dǎo)體制造中使用的多個連接的引線框架上的多個芯片附接板中的一個。當使用引線框架時，該引線框架形成為使得其在芯片附接板220的區(qū)域中相對平坦。引線框架用作I/O互聯(lián)系統(tǒng)的一部分，并且也提供熱導(dǎo)路徑，用于消散由芯片210中的集成電路器件產(chǎn)生的大部分熱。引線框架的材料可包含任何金屬，例如銅或銅合金。在一些情況下，如果需要，引線框架能夠包含一層金屬鍍層(未示出)。該金屬鍍層可包括粘附下層(adhesionsublayer)、導(dǎo)電下層和/或抗氧化層。例如，引線框架可包括含有粘附下層和可濕(wettable)/保護下層的弓|線框架鍍層。芯片210和芯片附接板220能夠通過導(dǎo)電材料(其形成一層)230而互相附接。導(dǎo)電材料230可為能夠?qū)⑦@兩個元件彼此附接的任何導(dǎo)電材料。在一些實施方式中，導(dǎo)電材料230包括焊料，其被配置為在芯片附接工藝中使用。例如，導(dǎo)電材料230可為H3-SruAu-Sn或其他焊料。其他可作為導(dǎo)電材料230使用的焊料可由Sn、Ag和/或H3-Sn-Ag制成。在一些實施方式中，導(dǎo)電材料230可為粘合劑(adhesive)，其配置為用在芯片附接工藝中。例如，粘合性導(dǎo)電材料230可為非導(dǎo)電或?qū)щ姯h(huán)氧樹脂材料，例如銀環(huán)氧樹脂(silverepoxy)。如圖4所示，芯片封裝件200包含線形邊界部件M0，線形邊界部件240在芯片附接板220上環(huán)繞包含導(dǎo)電材料230的區(qū)域形成周界。邊界部件240用于使更多量的導(dǎo)電材料230能夠用在芯片附接工藝中，因此導(dǎo)致更高的BLT。換句話說，邊界部件240包括足夠高的凸起表面，從而使其成為導(dǎo)電材料230的邊界。圖4示出能夠獲得的BLT的一個實施例，并且其由t2表示。在一些實施方式中，t2可高達30密耳。在其他實施方式中，該厚度范圍能夠為大約4至大約30密耳。邊界部件MO限定的周界的尺寸取決于芯片的尺寸，因此取決于制造的半導(dǎo)體器件的類型。在一些實施方式中，周界能夠為大約IOOymX大約100μm至大約20000μmX大約20000μm。雖然示出的周界基本為矩形形狀，但是該形狀也取決于芯片210的形狀，因此可基本上為正方形、圓形、三角形或多邊形。邊界部件240可形成完整或部分邊界。在一些實施方式中，如圖3和圖4所示，可應(yīng)用邊界部件的焊線(鍵合線，wirebond)，以在芯片附接板220上形成完整周界。在其他實施方式中，可應(yīng)用邊界部件對0，以形成部分周界，使得通過邊界部件MO的焊線限定大約75%或甚至50%或更多的周界。在一些實施方式中，邊界部件240可包括一條或多條能夠接合至芯片附接板220的接合線。在一些構(gòu)造中，如圖7b所示，四條接合線(例如已知用于將芯片附接至引腳(leadfinger)的那些導(dǎo)線(wire))能夠被接合至芯片附接板220，以便形成將包含導(dǎo)電材料230的周界。在其他構(gòu)造中，如圖7a所示，接合線的單一段能夠被接合在導(dǎo)線的不同點以形成周界。另外，能夠接合任何數(shù)目的導(dǎo)線段，從而按便于形成周界或形成周界所需形成導(dǎo)線。能夠使用本領(lǐng)域已知的任何技術(shù)將每條接合線接合至芯片接合板220。在一些實施方式中，如圖8a和圖8b所示，能夠通過在每個末端使用針腳(stitch)和/或楔式接合件250將接合線附接至芯片附接板220。在使用更長的接合線的情況下，根據(jù)需要，能夠在接合線的末端之間包括一個或多個針腳和/或楔式接合件。可使用將形成上述結(jié)構(gòu)的任何已知工藝形成上述這些結(jié)構(gòu)。在一些實施方式中，如本領(lǐng)域已知，能夠通過在半導(dǎo)體襯底中提供各種電子元件(即，晶體管)來制造芯片210。在其他實施方式中，如本領(lǐng)域已知，集成電路被制造、切割、測試和芯片接合至襯底。然后，能夠通過任何已知方法形成引線框架，例如，通過任何金屬沖壓和蝕刻工藝形成。如果需要，可通過工藝(例如無電鍍(electrolessplating)、濺射或電鍍)在引線框架中使用的基底金屬上形成金屬鍍層。也能夠使用預(yù)鍍引線框架代替。通過芯片板220形成為引線框架的一部分來制作引線框架。然后，能夠使用任何已知技術(shù)將接合線附接至芯片附接板220。在一些實施方式中，可使用本領(lǐng)域已知的接合線縫合(stitching)技術(shù)來附接邊界部件M0?？赏ㄟ^使用任意數(shù)目的連接點(通過使用如圖8a和圖8b所示的針腳或楔式接合件250)將邊界部件240的接合線連接至芯片附接板220。在一個實施例中，如圖7b所示，使用沿周界具有多個附接點的針腳和/或楔式接合件250而沿周界連接邊界部件。在另一如圖7a所示的實施例中，周界的任意側(cè)都可具有所需數(shù)目的連接點，包括從4至40個針腳和/或楔式接合件。圖fe和圖8b示出能夠用于將邊界部件的接合線連接至芯片附接板的接合線縫合的詳細視圖。在楔/針腳式焊線技術(shù)中已知，如圖8a所示，導(dǎo)線在與芯片附接板的附接點處變形。圖8b示出接合線及其針腳式接合附接的截面圖?？稍谘刂芙绲娜我恻c上使用與邊界部件240—起使用的楔/針腳式接合件，從而為接合線提供所需的連接。然后，如圖6所示，在制造工藝中，能夠在由邊界部件MO限定的周界內(nèi)的芯片附接板220上沉積導(dǎo)電材料230。能夠使用任何已知的工藝沉積導(dǎo)電材料，直到達到將提供期望BLT的期望高度。在一些實施方式中，可使用拍打器來平整導(dǎo)電材料230。然而在其他實施方式中，由于導(dǎo)電材料230被轉(zhuǎn)移或濺出由邊界部件240限定的周界的可能性，所以不使用拍打器。然后，使用本領(lǐng)域已知的任何工藝將芯片210放置在導(dǎo)電材料230上。然后所得到的結(jié)構(gòu)能夠被以足夠的時間和溫度進行加熱，這將回流(re-flow)導(dǎo)電材料230，而不改變邊界部件MO中使用的接合線的形狀。在回流工藝中，強制該導(dǎo)電材料230停留在邊界部件240建立的周界中?；亓鞴に囃瓿珊螅ㄟ^經(jīng)回流的導(dǎo)電材料230將芯片210附接至芯片附接板220，其中該導(dǎo)電材料具有期望的高度而基本無空隙。—旦已通過該方式形成芯片封裝件，就能夠?qū)嵤┻M一步的處理以制作半導(dǎo)體器件。例如，可使用導(dǎo)線(通常利用焊線工藝)，在芯片上的集成電路器件的各部分與引腳的各部分之間建立電連接。在焊線工藝后，能夠形成樹脂主體以封裝芯片和焊線。然后單個化(singulate)(以及可選地測試)所得到的結(jié)構(gòu)，以產(chǎn)生具有引線的半導(dǎo)體封裝件。然后，該封裝件引腳能夠連接另一的電氣器件，例如印刷電路板(或PCB)，以便其電連接至芯片的集成電路。上述芯片封裝件具有幾個優(yōu)點。首先，更高的BLT為更堅固的芯片封裝件留有余地，限制由于破裂以及由于導(dǎo)電材料230中的空隙引起的芯片210的機械故障。更高的BLT也能夠引起熱性能提高，限制芯片210的故障率。除了前面所述的任何修改，在不偏離本說明書的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可設(shè)計許多其他變化和替換布置，而權(quán)利要求旨在覆蓋這些修改和布置。因而，雖然以上已結(jié)合被認為最實用的和優(yōu)選的方面對信息進行了特別和詳細描述，但是對于本領(lǐng)域技術(shù)人員來說很明顯的是，在不偏離在此提出的原理和概念的情況下，可做許多更改，包括但不限于操作和使用的方式、功能、形式。同樣，在此使用的實施例意味著其僅僅是例示性的，而不應(yīng)理解為以任何方式限制本發(fā)明。權(quán)利要求1.一種用于半導(dǎo)體器件的芯片封裝件，所述芯片封裝件包括引線框架，包含芯片附接板；導(dǎo)電層，位于所述芯片附接板的一部分上，其中，所述導(dǎo)電層具有大約30密耳以下的厚度；邊界部件，包括部分地圍繞所述導(dǎo)電層的接合線，其中，所述接合線的兩端都附接至所述芯片附接板；以及芯片，位于所述導(dǎo)電層上。2.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，所述邊界部件完全圍繞所述導(dǎo)電層。3.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，所述邊界部件圍繞至少一半所述導(dǎo)電層。4.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，所述導(dǎo)電層具有從大約4密耳至大約30密耳的厚度。5.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，所述導(dǎo)電層在所述芯片和所述芯片附接板之間基本無空隙。6.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，使用楔或針腳式接合件將所述接合線的兩端都附接至所述芯片附接板。7.根據(jù)權(quán)利要求6所述的芯片封裝件，其中，所述接合線在兩個以上位置處被附接至所述芯片附接板。8.根據(jù)權(quán)利要求1所述的芯片封裝件，其中，使用四條接合線以制作所述邊界部件，并且每條接合線的兩端都附接至所述芯片附接板。9.一種半導(dǎo)體器件，包括引線框架，包含芯片附接板；導(dǎo)電層，位于所述芯片附接板的一部分上，其中，所述導(dǎo)電層具有大約30密耳以下的厚度；邊界部件，包括部分地圍繞所述導(dǎo)電層的接合線，其中，所述接合線的兩端都附接至所述芯片附接板；以及芯片，位于所述導(dǎo)電層上。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述邊界部件完全圍繞所述導(dǎo)電層。11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述邊界部件圍繞至少一半所述導(dǎo)電層。12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述導(dǎo)電層具有從大約4密耳至大約30密耳的厚度。13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述導(dǎo)電層在所述芯片和所述芯片附接板之間基本無空隙。14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，使用楔或針腳式接合件將所述接合線的兩端都附接至所述芯片附接板。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述接合線在兩個以上位置處被附接至所述芯片附接板。16.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，使用四條接合線以制作所述邊界部件，并且每條接合線的兩端都附接至所述芯片附接板。17.一種制作半導(dǎo)體器件的方法，包括提供包含芯片附接板的引線框架；形成包括接合線的邊界部件，使得所述接合線的兩端都附接至所述芯片附接板，所述邊界部件限定一周界；在所述芯片附接板上的所述周界內(nèi)沉積導(dǎo)電層，其中，所述導(dǎo)電層具有大約30密耳以下的厚度；在所述導(dǎo)電層上放置芯片；以及回流所述導(dǎo)電層以將所述芯片附接到所述芯片附接板。18.根據(jù)權(quán)利要求17所述的方法，其中，經(jīng)回流的導(dǎo)電層在所述芯片和所述芯片附接板之間基本無空隙。19.根據(jù)權(quán)利要求17所述的方法，其中，所述導(dǎo)電層包括基于焊料的材料。20.根據(jù)權(quán)利要求17所述的方法，其中，所述邊界部件的周界圍繞至少一半所述導(dǎo)電層。21.根據(jù)權(quán)利要求20所述的方法，其中，所述邊界部件的周界完全圍繞所述導(dǎo)電層。22.根據(jù)權(quán)利要求17所述的方法，其中，使用楔或針腳式接合件將所述接合線的兩端都附接至所述芯片附接板。23.根據(jù)權(quán)利要求17所述的方法，進一步包括將所述接合線在兩個以上位置處附接至所述芯片附接板。24.根據(jù)權(quán)利要求17所述的方法，其中，使用四條接合線以制作所述邊界部件，并且每條接合線的兩端都附接至所述芯片附接板。25.根據(jù)權(quán)利要求17所述的方法，其中，所述導(dǎo)電層具有從大約4密耳至大約30密耳的厚度。全文摘要本發(fā)明披露了半導(dǎo)體器件的高接合線厚度。描述了制作半導(dǎo)體器件中使用的芯片附接方法，以及由這些方法得到的半導(dǎo)體器件。這些方法包括提供具有芯片附接板的引線框架；使用包含接合線的邊界部件以在芯片附接板上限定一周界；在該周界內(nèi)沉積導(dǎo)電材料(例如焊料)，然后通過使用導(dǎo)電材料將包含集成電路器件的芯片附接至芯片附接板。邊界部件允許使用增加了厚度的導(dǎo)電材料，導(dǎo)致接合線厚度增加，并且增加所得到的半導(dǎo)體封裝件的耐久性和性能。本發(fā)明也描述了其他實施方式。文檔編號H01L23/488GK102412221SQ20111028275公開日2012年4月11日申請日期2011年9月21日優(yōu)先權(quán)日2010年9月22日發(fā)明者朱正宇,李翼,陽芳芳申請人:飛兆半導(dǎo)體公司