專利名稱：半導體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置。
背景技術(shù)：
作為功率MOS (Metal Oxide Semiconductor，金屬氧化物半導體)電場效應晶體管之一，有橫型的 DMOS (Double Diffused Metal OxideSemiconductor，雙擴散金屬氧化物半導體)電場效應晶體管。在DMOS電場效應晶體管中，一般采用通過延長漂移區(qū)域的長度(漂移長)來提高元件的耐壓的方案。此外，作為元件的布局，采用使元件末端區(qū)域的耐壓比元件的內(nèi)部區(qū)域 (元件活性區(qū)域)提高的方案的情況較多。這是因為，即使縝密地進行關(guān)于元件特性的內(nèi)部區(qū)域(元件活性區(qū)域)的設計，如果在不對元件特性帶來影響的元件末端部分處、元件耐壓有下降的可能性，則元件特性的控制也會變得困難。但是，如果為了提高元件末端區(qū)域的耐壓而如上述那樣采用使漂移長變長的對策，則在橫型的DMOS電場效應晶體管中，有元件面積增加的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠抑制元件面積的增加的半導體裝置。技術(shù)方案的半導體裝置的特征在于，具備第2導電型的基底區(qū)域，設有第1導電型的源極區(qū)域；第1導電型的漂移區(qū)域，連接于上述基底區(qū)域；絕緣體層，從上述漂移區(qū)域的表面到內(nèi)部地進行設置；第1導電型的漏極區(qū)域，對置于上述源極區(qū)域，夾著上述基底區(qū)域及上述絕緣體層而設在上述漂移區(qū)域的表面；柵極氧化膜，設在上述基底區(qū)域的表面；柵極電極，設在上述柵極氧化膜上；第1主電極，與上述源極區(qū)域連接；以及第2主電極，與上述漏極區(qū)域連接，從相對于上述基底區(qū)域的表面垂直的方向觀察，上述基底區(qū)域的周圍被上述漂移區(qū)域及上述絕緣體層包圍；上述漏極區(qū)域的至少一部分和上述源極區(qū)域以線狀地大致平行延伸；由上述絕緣體層和上述基底區(qū)域夾著的部分的上述漂移區(qū)域的長度為，與相對于上述大致平行延伸的方向大致垂直的方向的長度相比，上述大致平行延伸的方向的長度較短；上述大致平行延伸的方向上的、由上述絕緣體層和上述基底區(qū)域夾著的上述漂移區(qū)域的長度是1.8微米(μ m)以下。另一技術(shù)方案的半導體裝置的特征在于，具備第2導電型的基底區(qū)域，設有第1導電型的源極區(qū)域；第1導電型的漂移區(qū)域，鄰接于上述基底區(qū)域；絕緣體層，從上述漂移區(qū)域的表面到內(nèi)部地進行設置；第1導電型的漏極區(qū)域，對置于上述源極區(qū)域，夾著上述基底區(qū)域及上述絕緣體層而設在上述漂移區(qū)域的表面；柵極氧化膜，設在上述基底區(qū)域的表面；柵極電極，設在上述柵極氧化膜上；第1主電極，與上述源極區(qū)域連接；以及第2主電極，與上述漏極區(qū)域連接，從相對于上述基底區(qū)域的表面垂直的方向觀察，上述基底區(qū)域?qū)⑸鲜銎茀^(qū)域、上述絕緣體層及上述漏極區(qū)域包圍；上述漏極區(qū)域和上述源極區(qū)域的至少一部分以線狀地大致平行延伸；由上述絕緣體層和上述基底區(qū)域夾著的部分的上述漂移區(qū)域的長度為，與相對于上述大致平行延伸的方向大致垂直的方向的長度相比，上述大致平行延伸的方向的長度較短；上述大致平行延伸的方向上的、由上述絕緣體層和上述基底區(qū)域夾著的上述漂移區(qū)域的長度是1.8微米(μ m)以下。根據(jù)上述結(jié)構(gòu)的半導體裝置，能夠抑制元件面積的增加。


圖1是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖2是有關(guān)本實施方式的半導體裝置的要部剖視圖。圖3是說明源極_漏極間耐壓、與被基底區(qū)域和STI區(qū)域所夾的部分的漂移區(qū)域的長度之間的關(guān)系的圖。圖4是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖5是有關(guān)本實施方式的半導體裝置的要部剖視圖。圖6是有關(guān)本實施方式的半導體裝置的要部剖視圖。圖7是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖8是有關(guān)本實施方式的半導體裝置的要部俯視圖。
具體實施例方式以下，參照

本發(fā)明的實施方式。(第1實施方式)
圖1是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖2是有關(guān)本實施方式的半導體裝置的要部剖視圖。這里，在圖2(a)中表示圖1 的A-A'截面，在圖2(b)中表示圖IWB-B'截面，在圖2(c)中表示圖1的C-C'截面。另外，在圖1中，為了便于說明半導體裝置1的內(nèi)部構(gòu)造，沒有顯示圖2所示的層間絕緣膜40、 源極電極31及漏極電極33。圖1及圖2所示的半導體裝置1是橫型的DM0S，具備第1導電型的半導體層lln、 設在半導體層Iln的表面的第2導電型的基底(base)區(qū)域12、設在基底區(qū)域12的表面的第1導電型的源極區(qū)域13、從半導體層10的表面到內(nèi)部進行設置、且鄰接于基底區(qū)域12的第1導電型的漂移區(qū)域15、和設在漂移區(qū)域15的表面的第1導電型的漏極區(qū)域14。在本實施方式中，例如設第1導電型為η型、第2導電型為ρ型。并且，半導體裝置1還具備從漏極區(qū)域14外的漂移區(qū)域15的表面到內(nèi)部設置的、作為絕緣體層的STI (Shallow Trench Isolation,淺槽隔離)區(qū)域16 ；控制基底區(qū)域12的通電路徑的、作為控制電極的柵極電極 20 ；連接在源極區(qū)域上的、作為第1主電極的源極電極31 ；和連接在漏極區(qū)域14上的、作為第2主電極的漏極電極33。這樣的半導體裝置1例如被作為功率用設備(同步整流電路裝置等)的元件來使用。首先，使用俯視圖(圖1)對半導體裝置1的概要進行說明。如圖1所示，在半導體裝置1的平面(主面)內(nèi)，源極區(qū)域13以線狀延伸。在源極區(qū)域13內(nèi)，例如周期性地配置有導電型與源極區(qū)域13不同的背柵極(〃 〃々Y—卜) 區(qū)域13c。在源極區(qū)域13，經(jīng)由源極接觸區(qū)域30連接著源極電極31。在背柵極區(qū)域13c， 經(jīng)由背柵極接觸區(qū)域34連接著源極電極31。在本實施方式中，將背柵極區(qū)域13c包含在源極區(qū)域13中，將源極區(qū)域13及背柵極區(qū)域13c稱作源極區(qū)域。此外，在半導體裝置1的平面內(nèi)，以線狀延伸有漏極區(qū)域14，以使其相對于源極區(qū)域13大致平行。在漏極區(qū)域14，經(jīng)由漏極接觸區(qū)域32連接著漏極電極33。線狀的源極區(qū)域13和漏極區(qū)域14在相對于大致平行地相互對置延伸的方向為大致垂直的方向上交替地反復配置。該交替配置的方向用箭頭P表示。并且，配置有柵極電極20以使其包圍源極區(qū)域13。在半導體裝置1中，將由源極區(qū)域13和漏極區(qū)域14夾著的區(qū)域稱作半導體裝置1 的元件活性區(qū)域90，將元件活性區(qū)域90以外的區(qū)域稱作半導體裝置1的元件末端區(qū)域91。 即，在元件活性區(qū)域90中，源極區(qū)域13和漏極區(qū)域14大致平行地相互對置，在源極區(qū)域13 與漏極區(qū)域14之間配置有柵極電極20。通過經(jīng)由柵極接觸區(qū)域23控制柵極電極20的電位，能夠使源極一漏極間的通電導通或截止。使用半導體裝置1的剖視圖(圖2)，對半導體裝置1的構(gòu)造詳細地說明。圖2所示的半導體裝置1的區(qū)域，在圖2(a)、圖2(b)中是元件活性區(qū)域90，在圖2(c)中是元件末端區(qū)域91。如圖2所示，在半導體裝置1中，例如在N+型的半導體層(單晶硅基板)10上，設有外延成長的N—型的半導體層lln。關(guān)于半導體層lln，也可以替換為N—型的阱區(qū)域。在本實施方式中，以N—型的半導體層Iln為例說明實施方式。在半導體層Iln的表面，設有P型的基底區(qū)域12。基底區(qū)域12也稱作P型主體 (body)區(qū)域或P型阱區(qū)域。在基底區(qū)域12的表面，設有N+型的源極區(qū)域13、和鄰接于源極區(qū)域13的P+型的背柵極區(qū)域13c(參照圖2(a)、圖2(b))。此外，在半導體層Iln的表面， 與基底區(qū)域12分隔而設有N+型的漏極區(qū)域14。這樣，從相對于半導體層10的表面垂直的方向觀察，源極區(qū)域13及漏極區(qū)域14以線狀延伸(參照圖1)。在源極區(qū)域13及背柵極區(qū)域13c之上設有硅化物層18。在漏極區(qū)域14之上設有硅化物層19。從漂移區(qū)域15的表面到內(nèi)部，設有作為絕緣體層的STI區(qū)域16。STI區(qū)域16的底面位于比漏極區(qū)域14的底面靠下方的位置。漏極區(qū)域14側(cè)的STI區(qū)域16的側(cè)面的一部分與漏極區(qū)域14相接。S卩，STI區(qū)域16的側(cè)面及底面被漂移區(qū)域15及漏極區(qū)域14包圍。對置于源極區(qū)域13且夾著基底區(qū)域12及STI區(qū)域16而設有漏極區(qū)域14。從半導體裝置1的上方觀察，源極區(qū)域13被STI區(qū)域16包圍(參照圖1)。在源極區(qū)域13 (或背柵極區(qū)域13c)與STI區(qū)域16之間的基底區(qū)域12、基底區(qū)域 12與STI區(qū)域16之間的漂移區(qū)域15、以及STI區(qū)域16的一部分的正上方區(qū)域，設有柵極電極20。柵極電極20連接于圖1中例示的柵極接觸區(qū)域23。在柵極電極20與基底區(qū)域 12、漂移區(qū)域15及STI區(qū)域16之間，設有柵極氧化膜21。在柵極氧化膜21上設有柵極電極20，在柵極電極20之上設有硅化物層22。在本實施方式中，將從源極區(qū)域13朝向STI區(qū)域16的方向的柵極電極20的長度設為柵極長。將大致正交于上述柵極長的柵極長度設為柵極寬。半導體裝置1的柵極長例如是10 μ m以下。此外，在本實施方式中，將基底區(qū)域12與STI區(qū)域16相對置的距離設為dl (圖 2(a))、d2(圖2(b))、d3(圖2(c))。dl、d2、d3是由基底區(qū)域12與STI區(qū)域16夾著的部分的漂移區(qū)域15的長度。在半導體裝置1中，距離dl、d2大致相等地構(gòu)成，距離d3構(gòu)成得比距離dl、d2短。這樣，從相對于半導體層10的表面垂直的方向觀察，源極區(qū)域13和漏極區(qū)域14 至少以線狀大致平行地延伸。在由作為絕緣體層的STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度d中，與相對于上述大致平行地延伸的方向大致垂直的方向的長度dl、 d2相比，上述大致平行地延伸的方向的長度d3更短。換言之，在由作為絕緣體層的STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d中，與相對于源極區(qū)域13和漏極區(qū)域14交替地重復的方向(箭頭P)大致平行的方向的長度dl、d2相比，相對于該交替重復的方向大致垂直的方向的長度d3更短。S卩，元件末端區(qū)域91的距離d3構(gòu)成得比元件活性區(qū)域90的距離dl、d2短。在這樣的結(jié)構(gòu)中，半導體裝置1也具有較高的源極-漏極間耐壓(BVdSS)。另外，在源極區(qū)域13與源極接觸區(qū)域30之間夾著硅化物層18。在背柵極區(qū)域13c 與背柵極接觸區(qū)域34之間夾著硅化物層18。在漏極區(qū)域14與漏極接觸區(qū)域32之間夾著硅化物層19。在源極區(qū)域13 (或背柵極區(qū)域13c)、漏極區(qū)域14、柵極電極20、和從柵極電極20露出的STI區(qū)域16之上設有層間絕緣膜40。在源極區(qū)域13及背柵極區(qū)域13c與漂移區(qū)域15之間的基底區(qū)域12的表面，為了調(diào)節(jié)DMOS的閾值電壓(Vth)而設有雜質(zhì)濃度與基底區(qū)域12不同的注入(4 >7°，)區(qū)域 (未圖示)?；蛘?，也可以設計為，通過基底區(qū)域12來調(diào)節(jié)閾值電壓。在半導體裝置1中，各個源極接觸區(qū)域30被共通的源極電極31并聯(lián)連接，各個漏極接觸區(qū)域32被共通的漏極電極33并聯(lián)連接(未圖示)。即，通過配線(未圖示)而連接多個包括基底區(qū)域12、源極區(qū)域13、漏極區(qū)域14、漂移區(qū)域15、及柵極電極20的單位 M0SFET，能夠?qū)Π雽w裝置1內(nèi)通電大電流。接著，對半導體裝置1的作用效果進行說明。使半導體裝置1的源極區(qū)域13與柵極電極20之間的電位差成為比閾值低的電壓 (例如0V)，相對于源極區(qū)域13，對漏極區(qū)域14施加正的電壓(反偏壓)。于是，耗盡層從柵極電極20下側(cè)的漂移區(qū)域15與基底區(qū)域12之間的接合部分(pn接合界面)延伸到漂移區(qū)域15側(cè)及基底區(qū)域12側(cè)。在有關(guān)本實施方式的半導體裝置1中，調(diào)節(jié)漂移區(qū)域15的雜質(zhì)濃度(摻雜量)， 以使在施加了上述反偏壓的情況下，由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域 15完全耗盡化。例如，圖2(a)、圖2(b)所示的距離dl、d2間的漂移區(qū)域15如果被施加上述反偏壓則完全耗盡化。圖2所示的距離d3間的漂移區(qū)域15也由于是與圖2(a)、圖2(b) 所示的漂移區(qū)域15相同的部位，因此如果被施加上述反偏壓則完全耗盡化。耗盡化后的耗盡層可以近似為電介質(zhì)層。因而，被施加的反偏壓被在漂移區(qū)域15中產(chǎn)生的耗盡層、和鄰接于漂移區(qū)域15的 STI區(qū)域(絕緣層)16分擔。此時，漂移區(qū)域15的長度d越短，作為絕緣層的STI區(qū)域16 負擔的反偏壓的比例越高。在半導體裝置1中，與半導體層相比，作為絕緣層的STI區(qū)域16 耐壓更高，所以在耗盡層與STI區(qū)域16連通的情況下，如果使漂移區(qū)域15的長度d更短，則施加于STI區(qū)域16的電壓的分擔比例變高。所以，在有關(guān)本實施方式的半導體裝置1中， 不是使由STI區(qū)域16和基底區(qū)域12夾著的元件末端區(qū)域91中的漂移區(qū)域15的長度d3 變長而提高耐壓，而是相反地，使元件末端區(qū)域91中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d3比元件活性區(qū)域90中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度dl、d2短，從而使源極-漏極間耐壓(BVdss)進一步增加。圖3是說明源極-漏極間耐壓(BVdss)、與被基底區(qū)域和STI區(qū)域所夾的部分的漂移區(qū)域的長度之間的關(guān)系的圖。該結(jié)果是由發(fā)明者通過實驗模擬求出的。圖3的橫軸是由基底區(qū)域12和STI區(qū)域16夾著的部分的漂移區(qū)域15的長度 d(dl d3)，縱軸是源極-漏極間耐壓(BVdss)。圖3(a)是設漂移區(qū)域15的雜質(zhì)的摻雜量為(1) 1. 0 X IO12 (/cm2)、(2) 3. OX IO12 (/cm2)、(3) :5. 5 X IO12 (/cm2)、(4) :9. 0 X IO12 (/cm2)的情況下的、長度 d 與 BVdss 的關(guān)系的仿真曲線圖。根據(jù)該曲線圖可知，不論漂移區(qū)域15的雜質(zhì)的摻雜量如何，至少在長度1.8μπι以下的區(qū)域中，長度d越短則BVdss越大。這是因為，可以考慮到，由于反偏壓的施加的比例被耗盡層(電介質(zhì)層)和STI區(qū)域16分擔，所以長度d越短，由耐壓較高的STI 區(qū)域16 (絕緣層)負擔的反偏壓的比例越高。通常，作為提高BVdss的方法，可以考慮使由基底區(qū)域12和STI區(qū)域16夾著的部分的漂移區(qū)域15的長度d變得更長。這是利用通過使長度d變得更長、從而由基底區(qū)域12 和STI區(qū)域16夾著的部分的漂移區(qū)域15內(nèi)的電壓梯度平緩、BVdss增加的作用的方法。但是，在該對策中，由于長度d變長，所以有元件面積增大的缺點。相對于此，在半導體裝置1中，不是使長度d變得更長而使BVdss增加，而是使由 STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度變短而使源極-漏極間耐壓 (BVdss)增加。
在有關(guān)本實施方式的半導體裝置1中，在根據(jù)元件特性的條件而將對元件特性帶來影響的元件活性區(qū)域90的距離dl、d2決定為規(guī)定值的情況下，如圖3(b)所示，設計為， 使不對元件特性帶來影響的元件末端區(qū)域91的距離d3比距離dl、d2短。換言之，在由STI 區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度中，與相對于源極區(qū)域13和漏極區(qū)域14交替重復的方向大致平行的方向相比，在相對于該交替重復的方向大致垂直的方向上構(gòu)成得較短。結(jié)果，能夠不使元件末端區(qū)域91的面積增加而使元件末端區(qū)域91的BVdss比元件活性區(qū)域90的BVdss高。如果是這樣的構(gòu)造，則在元件活性區(qū)域90中發(fā)生擊穿之前，在與元件動作無關(guān)的元件末端區(qū)域91中不易發(fā)生擊穿。在有關(guān)本實施方式的半導體裝置1中，將距離d(dl、d2、d3)設定為1.8μπι以下， 抑制元件面積的增大并且使元件的耐壓提高。并且，如果對半導體裝置1的源極-漏極間施加電壓，并使源極區(qū)域13與柵極電極20之間的電位差成為閾值以上，則在圖2 (a)、圖2 (b) 所示的基底區(qū)域12的表面形成溝道層，從而能夠使源極-漏極間流過電流。另外，如果使由基底區(qū)域12和STI區(qū)域16夾著的部分的漂移區(qū)域15的長度 d(dl d3)過短，雖然會發(fā)生該部分的漂移區(qū)域的電流路徑狹窄、從而導通電阻(RonA)增加的現(xiàn)象，但使上述長度d變短的只是不對元件特性帶來影響的元件末端區(qū)域91，所以不會使元件整體的導通電阻(RonA)增加。接著，對本實施方式的變形例進行說明。在以下的說明中，對于相同的部件賦予相同位置的標號，對于說明過的部件、該部件的作用效果，根據(jù)需要而省略說明。(第2實施方式)圖4是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖5是有關(guān)本實施方式的半導體裝置的要部剖視圖。這里，在圖5(a)中表示圖4 的A-A'截面，在圖5(b)中表示圖4的B-B'截面，在圖5(c)中表示圖4的C-C'截面。另外，在圖4中，為了便于說明半導體裝置2的內(nèi)部構(gòu)造，沒有顯示圖5所示的層間絕緣膜40、 源極電極31及漏極電極33。半導體裝置2的基本結(jié)構(gòu)與半導體裝置1是相同的。但是，在半導體裝置2中，漏極區(qū)域14配置為，從相對于半導體層10的表面垂直的方向觀察而將源極區(qū)域13、柵極電極 20等包圍。以下，對半導體裝置2進行說明。首先，利用圖4對半導體裝置2進行說明。在半導體裝置2中，在其平面內(nèi)，源極區(qū)域13以線狀延伸。在源極區(qū)域13內(nèi)，例如周期性地配置有導電型與源極區(qū)域13不同的背柵極區(qū)域13c。此外，在半導體裝置2的平面內(nèi)，漏極區(qū)域14以線狀延伸，以使其相對于源極區(qū)域13在元件活性區(qū)域90的部分中相互對置地大致平行。進而，漏極區(qū)域14配置為，從相對于半導體層10的表面垂直的方向觀察而將源極區(qū)域13、柵極電極20等包圍。源極區(qū)域13和漏極區(qū)域14，在相對于大致平行地相互對置而延伸的方向為大致垂直的方向上交替地配置。半導體裝置2的柵極長例如是ΙΟμπι以下。利用圖5，對半導體裝置2的構(gòu)造詳細地說明。圖5(a)、圖5(b)的結(jié)構(gòu)與圖2 (a)、圖2 (b)的結(jié)構(gòu)是相同的，所以省略說明。在圖 5(c)中，例如在半導體層10之上設有半導體層lln。在該半導體層Iln的表面設有基底區(qū)
10域12。在基底區(qū)域12的表面設有源極區(qū)域13。在圖5(c)中，顯示了由于使漏極區(qū)域14 環(huán)繞以包圍柵極電極20，而與基底區(qū)域12分隔配置的漏極區(qū)域14。在基底區(qū)域12與漏極區(qū)域14之間，設有漂移區(qū)域15。漂移區(qū)域15的底面在半導體層10側(cè)位于比基底區(qū)域12的底面靠下方的位置。在漂移區(qū)域15內(nèi)設有STI區(qū)域16。 STI區(qū)域16的底面位于比漏極區(qū)域14的底面靠下方的位置。漏極區(qū)域14側(cè)的STI區(qū)域 16的側(cè)面的一部分與漏極區(qū)域14相接。STI區(qū)域16的側(cè)面及底面被漂移區(qū)域15及漏極區(qū)域14包圍。并且，通過對源極-漏極間施加電壓、并經(jīng)由柵極接觸區(qū)域23控制柵極電極 20的電位，能夠使源極-漏極間的通電導通或截止。在半導體裝置2中，距離dl、d2也構(gòu)成為1.8μπι以下且大致相等，距離d3也構(gòu)成得比距離dl、d2短。在這樣的結(jié)構(gòu)中，也通過與半導體裝置1同樣的作用效果，使得半導體裝置2具有較高的源極-漏極間耐壓(BVdss)。進而，源極區(qū)域13延伸的方向的距離進一步減小。這樣， 在半導體裝置2中，也不是使由STI區(qū)域16和基底區(qū)域12夾著的元件末端區(qū)域91中的漂移區(qū)域15的長度d3變長而使耐壓提高，而是使元件末端區(qū)域91中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d3比元件活性區(qū)域90中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度dl、d2短，從而使源極-漏極間耐壓(BVdss)進一步增加。即，在半導體裝置2中，也能夠不使元件面積增大地提高元件末端區(qū)域91的耐壓。進而，在半導體裝置2中，由于使漏極區(qū)域14環(huán)繞以使其包圍柵極電極20，與半導體裝置1相比，流過主電極間的電流變大。另外，在半導體裝置2中，也有圖5(c)所示的距離d3變窄、C-C'截面中的源極-漏極間的導通電阻增加的情況。但是，半導體裝置2的導通時的通電路徑中，平行排列的源極區(qū)域13與漏極區(qū)域14之間為主路徑。因而，C-C'截面中的源極-漏極間的導通電阻增加不會成為問題。(第3實施方式)圖6是有關(guān)本實施方式的半導體裝置的要部剖視圖。這里，圖6(a)是相當于圖1 的A-A'截面的圖，圖6(b)是相當于圖IWB-B'截面的圖，圖6(c)是相當于圖1的C-C' 截面的圖。在半導體裝置3中，代替半導體裝置1、2的型的半導體層lln，在半導體層10 之上，設有作為第2導電型的P—型的半導體層lip。半導體層Ilp例如既可以通過外延成長形成，也可以為阱區(qū)域。在半導體裝置3中，該半導體層Ilp作為降低表面電場(RESURF: Reduced Surface Field)層而發(fā)揮功能。根據(jù)這樣的具有降低表面電場構(gòu)造的半導體裝置3，如果使源極區(qū)域13與柵極電極20之間的電位差成為比閾值低的電壓、且相對于源極區(qū)域13而對漏極區(qū)域14施加正的電壓，則耗盡層從柵極電極20的下側(cè)的漂移區(qū)域15與基底區(qū)域12及半導體層Ilp之間的接合部分，向漂移區(qū)域15側(cè)、基底區(qū)域12側(cè)及半導體層Ilp側(cè)延伸，并且，耗盡層還從STI 區(qū)域16的下方的漂移區(qū)域15與半導體層Ilp之間的接合部分，向漂移區(qū)域15側(cè)及半導體層Ilp側(cè)延伸。在半導體裝置3中，也不是使由STI區(qū)域16和基底區(qū)域12夾著的、元件末端區(qū)域91中的漂移區(qū)域15的長度d3變長而使耐壓提高，而是使元件末端區(qū)域91中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d3比元件活性區(qū)域90中的由STI 區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度dl、d2短，從而使源極-漏極間耐壓 (BVdss)進一步增加。距離dl、d2構(gòu)成為1. 8 μ m以下且大致相等，距離d3構(gòu)成得比距離dl、 d2短。即，在半導體裝置3中，也能夠不使元件面積增大地提高元件末端區(qū)域91的耐壓。特別是，在半導體裝置3中，由于降低表面電場構(gòu)造，與半導體裝置1、2相比耗盡層更容易擴大，所以能夠使漂移區(qū)域15的雜質(zhì)濃度比半導體裝置1、2高。由此，在半導體裝置3中，能夠使源極_漏極間的導通電阻進一步降低。(第4實施方式)圖7是有關(guān)本實施方式的半導體裝置的要部俯視圖。圖7所示的半導體裝置4a、4b的基本構(gòu)造與半導體裝置2相同。在半導體裝置 4a、4b的平面(主面)內(nèi)，源極區(qū)域13以線狀延伸。在源極區(qū)域13內(nèi)，例如周期性地配置有導電型與源極區(qū)域13不同的背柵極區(qū)域13c。在源極區(qū)域13經(jīng)由源極接觸區(qū)域30連接著源極電極31。在背柵極區(qū)域13c經(jīng)由背柵極接觸區(qū)域34連接著源極電極31。此外，在半導體裝置4a、4b的平面內(nèi)，漏極區(qū)域14以線狀延伸，以使其相對于源極區(qū)域13大致平行。在漏極區(qū)域14，經(jīng)由漏極接觸區(qū)域32連接著漏極電極33。線狀的源極區(qū)域13和漏極區(qū)域14交替地配置。并且，將柵極電極20配置為，使其包圍源極區(qū)域13。在半導體裝置4a中，從相對于半導體層10的表面垂直的方向觀察，虛線95所示的基底區(qū)域12及漂移區(qū)域15的角(端部)的側(cè)面被進行所謂的倒角(面取)(參照圖 7(a))?；蛘?，在半導體裝置4b中，從相對于半導體層10的表面垂直的方向觀察，虛線95 所示的基底區(qū)域12及漂移區(qū)域15的角(端部)的側(cè)面為曲面(參照圖7(b))。在半導體裝置4a、4b中，也不是使由STI區(qū)域16和基底區(qū)域12夾著的、元件末端區(qū)域91中的漂移區(qū)域15的長度d3變長而使耐壓提高，而是使元件末端區(qū)域91中的由STI 區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d3比元件活性區(qū)域90中的由STI 區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度dl、d2短，從而使源極-漏極間耐壓 (BVdss)進一步增加。在半導體裝置4a、4b中，距離dl、d2也構(gòu)成為1.8μπι以下且大致相等，距離d3也構(gòu)成得比距離dl、d2短。即，在半導體裝置4a、4b中，也能夠不使元件面積增大地提高元件末端區(qū)域91的耐壓。特別是，在半導體裝置4a中，基底區(qū)域12及漂移區(qū)域15的角(端部)的側(cè)面被進行所謂的倒角，在半導體裝置4b中，基底區(qū)域12及漂移區(qū)域15的角(端部)的側(cè)面為曲面，所以基底區(qū)域12及漂移區(qū)域15的角(端部)的電場集中被抑制，元件末端區(qū)域91 的源極-漏極間耐壓(BVdss)進一步提高。(第5實施方式)在上述半導體裝置的結(jié)構(gòu)中，采用柵極電極20包圍源極區(qū)域13那樣的布局進行了說明，但如果為柵極電極20包圍漏極區(qū)域14那樣的布局，也能夠得到同樣的效果。例如，圖8是有關(guān)本實施方式的半導體裝置的要部俯視圖。在半導體裝置5中，在其平面內(nèi)，漏極區(qū)域14以線狀延伸。在源極區(qū)域13內(nèi)，例如周期性地配置有導電型與源極區(qū)域13不同的背柵極區(qū)域13c。從相對于半導體層10的表面垂直的方向觀察，漏極區(qū)域14被源極區(qū)域13、柵極電極20包圍。即，源極區(qū)域13設置為，從相對于半導體層10的表面垂直的方向觀察而包圍漏極區(qū)域14。源極區(qū)域13和漏極區(qū)域14交替地配置。此時，對于由基底區(qū)域12和STI區(qū)域16夾著的部分的漂移區(qū)域15的長度d，采取使元件末端區(qū)域中的d3較短、提高元件末端區(qū)域91的耐壓那樣的關(guān)系。即，在半導體裝置 5中，也不是使由STI區(qū)域16和基底區(qū)域12夾著的、元件末端區(qū)域91中的漂移區(qū)域15的長度d3變長而使耐壓提高，而是使元件末端區(qū)域91中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域15的長度d3比元件活性區(qū)域90中的由STI區(qū)域16和基底區(qū)域12夾著的部分的漂移區(qū)域的長度dl、d2短，從而使源極-漏極間耐壓(BVdss)進一步增加。在半導體裝置5中，距離dl、d2也構(gòu)成為1. 8μ m以下且大致相等，距離d3也構(gòu)成得比距離dl、 d2短。即，在半導體裝置5中，也能夠不使元件面積增大地提高元件末端區(qū)域91的耐壓。 在這樣的結(jié)構(gòu)中，也能夠不使元件面積增加而提高元件末端區(qū)域91的耐壓。以上，參照具體例對本發(fā)明的實施方式進行了說明。但是，本發(fā)明并不限定于這些具體例。即，關(guān)于本領(lǐng)域的技術(shù)人員對于這些具體例而適當添加了設計變更后的形態(tài)，只要具備本實施方式的特征就包含在本實施方式的范圍中。例如，上述各具體例具備的各要素及其配置、材料、條件、形狀、尺寸等并不限定于例示，可以適當變更。此外，在本實施方式中，對設第1導電型為N型、第2導電型為P型的情況進行了說明，但對于設第1導電型為P型、第2導電型為N型的構(gòu)造也包含在實施方式中，得到同樣的效果。除此以外，本發(fā)明在不脫離其主旨的范圍內(nèi)能夠進行各種變形而實施。此外，上述各實施方式具備的各要素，只要在技術(shù)上可行就能夠復合，對于將它們組合的形態(tài)，只要包含本發(fā)明的特征就包含在本發(fā)明的范圍中。除此以外，在本發(fā)明的技術(shù)思想范圍中，本領(lǐng)域的技術(shù)人員能夠想到各種變更例及修正例也屬于本發(fā)明的范圍中。雖然描述了幾個具體實施方式
，但它們只作為例示，并不意在限定本發(fā)明。這些實施方式也可以其他方式實施。并且，在不脫離本發(fā)明主旨的范圍內(nèi)，可以對實施方式進行各種省略、替換及變更。被所附的要求保護的技術(shù)方案及其等同的技術(shù)方案所覆蓋的上述的方式以及變形落入本發(fā)明的范圍內(nèi)。
1權(quán)利要求
1.一種半導體裝置，其特征在于， 具備第2導電型的基底區(qū)域，設有第1導電型的源極區(qū)域； 第1導電型的漂移區(qū)域，鄰接于上述基底區(qū)域； 絕緣體層，從上述漂移區(qū)域的表面到內(nèi)部地進行設置；第1導電型的漏極區(qū)域，對置于上述源極區(qū)域，夾著上述基底區(qū)域及上述絕緣體層而設在上述漂移區(qū)域的表面；柵極氧化膜，設在上述基底區(qū)域的表面； 柵極電極，設在上述柵極氧化膜上； 第1主電極，與上述源極區(qū)域連接；以及第2主電極，與上述漏極區(qū)域連接， 從相對于上述基底區(qū)域的表面垂直的方向觀察， 上述基底區(qū)域的周圍被上述漂移區(qū)域及上述絕緣體層包圍； 上述漏極區(qū)域的至少一部分和上述源極區(qū)域以線狀地大致平行延伸； 由上述絕緣體層和上述基底區(qū)域夾著的部分的上述漂移區(qū)域的長度為，與相對于上述大致平行延伸的方向大致垂直的方向的長度相比，上述大致平行延伸的方向的長度較短；上述大致平行延伸的方向上的、由上述絕緣體層和上述基底區(qū)域夾著的上述漂移區(qū)域的長度是1.8微米以下。
2.如權(quán)利要求1所述的半導體裝置，其特征在于，從相對于上述基底區(qū)域的表面垂直的方向觀察，上述源極區(qū)域和上述漏極區(qū)域至少以線狀大致平行地延伸，并且交替地反復配置。
3.如權(quán)利要求1所述的半導體裝置，其特征在于， 在上述基底區(qū)域的表面，設有第2導電型的背柵極區(qū)域。
4.如權(quán)利要求3所述的半導體裝置，其特征在于， 上述背柵極區(qū)域與上述第1主電極連接。
5.如權(quán)利要求1所述的半導體裝置，其特征在于，上述柵極電極設置為，從相對于上述基底區(qū)域的表面垂直的方向觀察而包圍上述源極區(qū)域。
6.如權(quán)利要求1所述的半導體裝置，其特征在于，上述絕緣體層的底面位于比上述漏極區(qū)域的底面靠下方的位置。
7.如權(quán)利要求1所述的半導體裝置，其特征在于，上述絕緣體層的側(cè)面及底面被上述漂移區(qū)域及上述漏極區(qū)域包圍。
8.如權(quán)利要求1所述的半導體裝置，其特征在于，上述絕緣體層設置為，從相對于上述基底區(qū)域的表面垂直的方向觀察而包圍上述源極區(qū)域。
9.如權(quán)利要求1所述的半導體裝置，其特征在于，上述柵極電極設置在上述源極區(qū)域與上述絕緣體層之間的上述基底區(qū)域、上述基底區(qū)域與上述絕緣體層之間的上述漂移區(qū)域、以及上述絕緣體層的一部分上。
10.如權(quán)利要求1所述的半導體裝置，其特征在于，從上述源極區(qū)域朝向上述絕緣體層的方向上的上述柵極電極的長度是10 μ m以下。
11.如權(quán)利要求1所述的半導體裝置，其特征在于，在上述基底區(qū)域及上述漂移區(qū)域的下方還設有第1導電型的半導體層。
12.如權(quán)利要求1所述的半導體裝置，其特征在于，在上述基底區(qū)域及上述漂移區(qū)域的下方還設有第2導電型的半導體層。
13.如權(quán)利要求1所述的半導體裝置，其特征在于，從相對于上述基底區(qū)域的表面垂直的方向觀察，上述基底區(qū)域的周圍還被上述漏極區(qū)域包圍。
14.如權(quán)利要求13所述的半導體裝置，其特征在于，在相對于上述大致平行延伸的方向為上述大致垂直的方向上，對置于上述源極區(qū)域、 夾著上述基底區(qū)域及上述絕緣體層而在上述漂移區(qū)域的表面設有上述漏極區(qū)域。
15.如權(quán)利要求13所述的半導體裝置，其特征在于，上述絕緣體層的底面位于比上述漏極區(qū)域的底面靠下方的位置。
16.如權(quán)利要求13所述的半導體裝置，其特征在于，上述絕緣體層的側(cè)面及底面被上述漂移區(qū)域及上述漏極區(qū)域包圍。
17.一種半導體裝置，其特征在于， 具備第2導電型的基底區(qū)域，設有第1導電型的源極區(qū)域； 第1導電型的漂移區(qū)域，鄰接于上述基底區(qū)域； 絕緣體層，從上述漂移區(qū)域的表面到內(nèi)部地進行設置；第1導電型的漏極區(qū)域，對置于上述源極區(qū)域，夾著上述基底區(qū)域及上述絕緣體層而設在上述漂移區(qū)域的表面；柵極氧化膜，設在上述基底區(qū)域的表面； 柵極電極，設在上述柵極氧化膜上； 第1主電極，與上述源極區(qū)域連接；以及第2主電極，與上述漏極區(qū)域連接， 從相對于上述基底區(qū)域的表面垂直的方向觀察， 上述基底區(qū)域?qū)⑸鲜銎茀^(qū)域、上述絕緣體層及上述漏極區(qū)域包圍； 上述漏極區(qū)域和上述源極區(qū)域的至少一部分以線狀地大致平行延伸； 由上述絕緣體層和上述基底區(qū)域夾著的部分的上述漂移區(qū)域的長度為，與相對于上述大致平行延伸的方向大致垂直的方向的長度相比，上述大致平行延伸的方向的長度較短；上述大致平行延伸的方向上的、由上述絕緣體層和上述基底區(qū)域夾著的上述漂移區(qū)域的長度是1.8微米以下。
18.如權(quán)利要求1所述的半導體裝置，其特征在于，從相對于上述基底區(qū)域的表面垂直的方向觀察，被上述漂移區(qū)域包圍的上述基底區(qū)域的角被進行倒角、或為曲面。
19.如權(quán)利要求1所述的半導體裝置，其特征在于，從相對于上述基底區(qū)域的表面垂直的方向觀察，被上述絕緣層包圍的上述漂移層的角被進行倒角、或為曲面。
20.如權(quán)利要求17所述的半導體裝置，其特征在于，在上述基底區(qū)域的表面，設有具有與上述基底區(qū)域的雜質(zhì)濃度不同的第2導電型的雜質(zhì)濃度的半導體區(qū)域。
全文摘要
根據(jù)實施方式，半導體裝置具備第2導電型的基底區(qū)域，設有第1導電型的源極區(qū)域；第1導電型的漂移區(qū)域，鄰接于上述基底區(qū)域；絕緣體層，從上述漂移區(qū)域的表面到內(nèi)部地進行設置；第1導電型的漏極區(qū)域，對置于上述源極區(qū)域，夾著上述基底區(qū)域及上述絕緣體層而設在上述漂移區(qū)域的表面；柵極氧化膜，設在上述基底區(qū)域的表面；柵極電極，設在上述柵極氧化膜上；第1主電極，與上述源極區(qū)域連接；以及第2主電極，與上述漏極區(qū)域連接。上述源極區(qū)域和上述漏極區(qū)域從相對于上述基底區(qū)域的表面垂直的方向觀察，至少以線狀大致平行地延伸，由上述絕緣體層和上述基底區(qū)域夾著的部分的上述漂移區(qū)域的長度為，與相對于上述大致平行延伸的方向大致垂直的方向的長度相比，上述大致平行延伸的方向的長度較短。
文檔編號H01L29/78GK102201444SQ20111007200
公開日2011年9月28日 申請日期2011年3月18日 優(yōu)先權(quán)日2010年3月25日
發(fā)明者小畠?nèi)f司, 末代知子 申請人:株式會社東芝