專利名稱：一種垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件領(lǐng)域，尤其涉及一種垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管(Vertical Double-diffused Metal Oxide Semiconductor Field Effect Transistor, VDMOSFET)結(jié)構(gòu)。
背景技術(shù)：
通常設(shè)計電子電路時，都會考慮使其具有高的操作速度，而當(dāng)電子電路中包含 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)管)器件時，提高操作速度的關(guān)鍵在于使MOSFET能夠?qū)斎胄盘栕龀隹焖俚捻憫?yīng)。MOSFET 器件開關(guān)時需要對柵電容進行充電和放電，以使柵電極達到特定的電壓；提高MOSFET器件開關(guān)速度的最大障礙在于克服寄生的柵電容在充放電時產(chǎn)生的延遲。圖1顯示的一個典型的VDMOSFET器件的截面圖，對VDMOSFET器件的主要寄生電容進行了標注，主要寄生電容包括柵極-源極寄生電容Cgs、柵極-漏極寄生電容Cgd以及漏極-源極寄生電容Cds。N溝道MOSFET正常工作時，漏極端drain加上正電壓Vdd，η型源區(qū)30和P型阱區(qū)34通過源極source短接并接上低電位，當(dāng)加在柵極gate和源極source間的電位Vgs 超過MOSFET器件的閾值電壓Vt時，柵下的ρ型阱區(qū)34開始形成反型溝道，η型源區(qū)30和 η型漏區(qū)40通過反型溝道導(dǎo)通，源極source和漏極drain間開始形成電流；當(dāng)MOSFET關(guān)斷時，P型阱區(qū)34開始向N型漏區(qū)40擴展，圖中虛線44所示即為耗盡層的擴展。圖2、圖3顯示了以固定電流Ig給一個典型的MOSFET器件的柵極-源極寄生電容 Cgs和柵極-漏極寄生電容Cgd充電時，器件動態(tài)工作時電極之間的電位變化情況。當(dāng)器件處于圖3中第一區(qū)域Regionl狀態(tài)時，電流Ig開始給柵極-源極寄生電容Cgs充電，但柵源之間電壓Vgs小于器件的閾值電壓Vt，器件處于未開啟狀態(tài)；當(dāng)器件處于第二區(qū)域region〗 狀態(tài)時，輸入電流Ig給柵極-源極寄生電容Cgs充電時，柵源之間電壓Vgs電壓大于閾值電壓Vt，MOSFET器件開始開啟，源極和漏極之間的電壓Vds開始下降，輸入電流Ig會開始分別給柵極-源極寄生電容Cgs和柵極-漏極寄生電容Cgd充電，隨著充電的進行，分配給柵極-漏極寄生電容Cgd的充電電流Icgd會逐漸增大，而分配給柵極-源極寄生電容Cgs 的充電電流legs會逐漸減小，故柵源之間電壓Vgs逐漸增加但增長的速率逐漸減小；隨著柵源之間電壓Vgs的增加，源極和漏極之間的電壓變化率增加直至Vgs不再增加，而柵漏之間電容的充電電流Icgd增加至等于輸入電流Ig，即輸入電流Ig完全分配給柵漏之間的充電電流Icgd ；當(dāng)柵源之間電壓Vgs不再增加，充電繼續(xù)進行，器件處于第三區(qū)域regi0n3狀態(tài)，源漏之間的電壓繼續(xù)降低。對于柵極-漏極寄生電容Cgd的變化，當(dāng)器件未開啟前，源極和漏極間電勢差最大使得耗盡層擴展較大如圖1的44所示，而當(dāng)器件開通后，器件漏極和源極間電勢差減小，耗盡層厚度會逐漸減小，相當(dāng)于減小了柵極和漏極正對面積間的距離，柵極-漏極寄生電容 Cgd增加；這個電容的增加使源極和漏極間的電勢減小的趨勢變緩慢。只有源漏極間的電容穩(wěn)定后，MOSFET器件才算完全開通，電容Cgd不會進一步的產(chǎn)生開通延遲。同樣地，當(dāng)MOSFET器件關(guān)斷時，電容的放電也會如充電一樣產(chǎn)生延遲，從而影響器件的關(guān)斷速度。M0SFTET器件在線性應(yīng)用時，例如射頻功率放大器的響應(yīng)速度很大程度上取決于由MOSFET器件的輸入電容決定的高端的極限頻率。器件的輸入電容Cin可以用如下公式表示Cin=Cgs+Cgd (1-dVds/dVgs)；公式中 Cin為輸入電容，Cgs為柵極-源極寄生電容，Cgd為柵極-漏極寄生電容，Vgs柵極-源極電壓，Vgd為柵極-漏極電壓。值得一提的是，器件的輸入電容Cin的值至少比柵極-源極寄生電容Cgs大三倍， 故減小電容Cgd的值能有效地減小器件的輸入電容，從而提高器件的開關(guān)速度。電容的計算公式為C=A*K*￡(1/t，，公式中ε C1指真空的介電常量，K是指相對介電常量，1^。2=3.9，1^=11.7^指電容兩極板的正對面積3電容極板之間的距離，故通過減小電容兩極板的正對面積、或相對介電常量、或增大電容極板之間的距離都能減小電容，由于功率器件的材質(zhì)固定，故常見的減小功率器件柵極-源極寄生電容的方案為減小電容極板之間的正對面積或增加電容極板之間介質(zhì)層的厚度。圖4為常規(guī)結(jié)構(gòu)條形元胞功率器件結(jié)構(gòu)示意圖，沒有采用減小柵極-漏極寄生電容Cgd，該結(jié)構(gòu)功率器件開關(guān)速度低。對于如圖1所述的常規(guī)的功率器件結(jié)構(gòu)，該結(jié)構(gòu)通常會采用在柵極多晶硅材料的下面和P型阱區(qū)之間做η型的JFET注入，以達到減小器件導(dǎo)通電阻的目的。但當(dāng)η型JFET 注入達到一定的劑量就會影響器件的擊穿電壓，圖5中CDE所示區(qū)域下的ρ阱屬于球面結(jié)， 而圖中DEre所示區(qū)域下屬于柱面結(jié)。根據(jù)半導(dǎo)體ρη結(jié)的擊穿理論，球面結(jié)的擊穿電壓低于柱面結(jié)的擊穿電壓。器件的JFET的注入劑量會受到CDE區(qū)域球面的ρ阱限制?，F(xiàn)有的一種方案是通過增加電容極板之間的介質(zhì)層厚度來減小電容，如圖6所示，通過增加?xùn)艠O64和漏極62之間的介質(zhì)層厚度60來減小柵極-漏極寄生電容Cgd，柵極64和N型源區(qū)66之間的介質(zhì)層厚度不變，保證了器件的閾值正常而且柵極-源極寄生電容Cgs基本保持不變。圖6功率器件結(jié)構(gòu)是采用在柵下設(shè)置較厚的氧化層來減小器件的電容，該結(jié)構(gòu)能有效的減小器件的電容提高開關(guān)速度，但由于較厚的氧化層會阻擋部分JFET的注入，如圖 7所示，整個N阱上方都填充了場氧結(jié)構(gòu)，器件的導(dǎo)通電阻會增加，雖然我們可以加大JFET 注入劑量來調(diào)節(jié)，但還有一個缺陷在于，如圖8所示，當(dāng)器件的柵長減去兩邊溝道區(qū)的長度后只剩下2 3um時，想要在不增加光罩層數(shù)的前提下，柵下設(shè)置較厚的氧化層和JFET的注入兩者就不可兼得。如果將η型JFET注入步驟提前到場氧生成以前，會因為缺少掩模造成整個芯片表面都會注入η型雜質(zhì)，勢必會減小終端區(qū)域的擊穿電壓，而增加一層光罩勢必又會增加成本?，F(xiàn)有的另一種方案是通過減小電容兩極板間的正對面積來減小電容，如圖9所示，將柵極做成兩個分離的柵極72，去除兩柵極72之間的柵極板，相當(dāng)于減小了電容兩極板之間的正對面積，柵極-漏極寄生電容Cgd同樣會減小。圖10為圖9功率器件對應(yīng)的條形元胞結(jié)構(gòu)示意圖，圖11為圖9功率器件的六角元胞結(jié)構(gòu)示意圖，采用減少柵極多晶硅的面積來減小功率器件的柵極-漏極寄生電容Cgd。 由于P型阱區(qū)的注入是以柵極材料多晶硅來做掩模，同時形成對柵極的自對準，避免器件的開啟特性和柵極-源極寄生電容Cgs出現(xiàn)差異。但該器件結(jié)構(gòu)去除了中間部分的柵極多晶硅，需要增加一層光罩來阻擋P阱注入到柵極下和兩個P阱之間，不可避免的增加成本。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術(shù)中降低VDM0SFET柵極-漏極寄生電容會增加工藝步驟的技術(shù)問題，提供一種具有低柵漏電容的VDM0SFET，該VDM0SFET具有低的柵漏電容，高的開關(guān)速度，且制造時工藝步驟簡單，成本較低。一種垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，從下往上依次包括漏極、第一導(dǎo)電型半導(dǎo)體襯底、第一導(dǎo)電型半導(dǎo)體外延層；所述第一導(dǎo)電型半導(dǎo)體外延層內(nèi)包括隔開的第二導(dǎo)電型半導(dǎo)體第一阱區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)；
第二導(dǎo)電型半導(dǎo)體第一阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第一源區(qū)，第二導(dǎo)電型半導(dǎo)體第二阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第二源區(qū)；
所述第一導(dǎo)電型半導(dǎo)體第一源區(qū)、第二導(dǎo)電型半導(dǎo)體第一阱區(qū)上部分覆蓋有第一源極區(qū)域，第一導(dǎo)電型半導(dǎo)體第二源區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)部分覆蓋有第二源極區(qū)域；
第一源極區(qū)域與所述第二源極區(qū)域之間設(shè)有柵氧化層；
柵氧化層上部設(shè)有柵極；所述柵氧化層與外延層之間間斷設(shè)有場氧化層。本發(fā)明的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管在柵氧化層與外延層之間間斷設(shè)有場氧化層，所述柵氧化層與外延層之間設(shè)有場氧化層的區(qū)域能有效的減小垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管的柵極-漏極寄生電容，提高器件開關(guān)速度。另外所述柵氧化層與外延層之間無場氧化層的區(qū)域便于器件JFET注入，能有效的降低器件的通態(tài)電阻。


圖1是現(xiàn)有技術(shù)提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)示意圖。圖2是現(xiàn)有技術(shù)提供的電流給MOSFET器件的柵極-源極寄生電容和柵極_漏極寄生電容充電的電路圖。圖3是現(xiàn)有技術(shù)提供的MOSFET器件寄生電容充電時寄生電容兩端電壓變化示意圖。圖4是現(xiàn)有技術(shù)方案1提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。圖5是現(xiàn)有技術(shù)方案1提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。圖6是現(xiàn)有技術(shù)方案2提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)示意圖。圖7是現(xiàn)有技術(shù)方案2提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。圖8是現(xiàn)有技術(shù)方案2提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。圖9是現(xiàn)有技術(shù)方案3提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)示意圖。圖10是現(xiàn)有技術(shù)方案3提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。圖11是現(xiàn)有技術(shù)方案3提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。圖12是本發(fā)明實施例1提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。圖13是本發(fā)明實施例1提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。圖14是本發(fā)明實施例2提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。圖15是本發(fā)明實施例2提供的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。
具體實施例方式為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。為了減小垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管的柵極-漏極寄生電容，且不影響器件的JFET注入，提供了本發(fā)明的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)。—種垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，從下往上依次包括漏極、第一導(dǎo)電型半導(dǎo)體襯底、第一導(dǎo)電型半導(dǎo)體外延層；所述第一導(dǎo)電型半導(dǎo)體外延層內(nèi)包括隔開的第二導(dǎo)電型半導(dǎo)體第一阱區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)；
第二導(dǎo)電型半導(dǎo)體第一阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第一源區(qū)，第二導(dǎo)電型半導(dǎo)體第二阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第二源區(qū)；
所述第一導(dǎo)電型半導(dǎo)體第一源區(qū)、第二導(dǎo)電型半導(dǎo)體第一阱區(qū)上部分覆蓋有第一源極區(qū)域，第一導(dǎo)電型半導(dǎo)體第二源區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)部分覆蓋有第二源極區(qū)域；
第一源極區(qū)域與所述第二源極區(qū)域之間設(shè)有柵氧化層；
柵氧化層上部設(shè)有柵極；所述柵氧化層與外延層之間間斷設(shè)有場氧化層。作為優(yōu)選方案，本發(fā)明的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管為N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管，則所述第一導(dǎo)電型半導(dǎo)體為N型半導(dǎo)體，第二導(dǎo)電型半導(dǎo)體為P型半導(dǎo)體。所述柵極為多晶硅層，源極和漏極為金屬電極，場氧化層和柵氧化層均為絕緣層。作為本發(fā)明的實施例1，如圖12所示，為N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。采用在如圖12所示的⑶EF這樣的矩形區(qū)域內(nèi)設(shè)置增厚的氧化層即場氧化層來減小柵極-漏極寄生電容。通常在器件的工藝過程中器件整個元胞區(qū)域的場氧化層是完全被刻蝕掉的，而在本發(fā)明中將元胞區(qū)的場氧化層按照器件版圖預(yù)先設(shè)定的區(qū)域?qū)鲅趸瘜泳植窟M行刻蝕，保留CDEF區(qū)域的場氧化層，其他部分刻蝕去除。這樣就可以在不增加版圖層數(shù)的情況下，實現(xiàn)器件局部區(qū)域增厚場氧化層，其它區(qū)域無厚的場氧化層。無場氧化層區(qū)域可以進行JFET注入，能有效的改善器件的導(dǎo)通電阻。本發(fā)明結(jié)構(gòu)是對功率器件的版圖布局進行優(yōu)化，來達到減小富余的寄生電容的目的。圖12中虛線A-B對應(yīng)的器件剖面結(jié)構(gòu)為去除厚的場氧化層，JFET注入不受厚場氧化層阻擋區(qū)域的剖面結(jié)構(gòu)，即此區(qū)域表面注入了與外延相同類型的雜質(zhì)，不僅使得表面外延的電阻有所下降，而且器件的電流通道擁擠有所緩解，從而使JFET電阻下降，總體上降低了器件的通態(tài)電阻。圖12虛線AA-BB對應(yīng)的器件剖面結(jié)構(gòu)為局部保留厚的場氧化層，JFET注入受厚的場氧化層阻擋。局部保留厚的場氧化層，會減小器件的寄生電容；同時，局部區(qū)域不進行 JEFT注入，可使器件耐壓不會受JEFT注入的太大影響。綜上所述，整個垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)既有減小柵極-漏極寄生電容的場氧化層存在，又有只有較薄的柵氧化層區(qū)域，便于JFET注入，減小器件的通態(tài)電阻。圖13為本發(fā)明實施例1的N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。采用在如圖13所示的CDE這樣的三角形區(qū)域內(nèi)設(shè)置增厚的氧化層即場氧化層來減小器件柵極-漏極寄生電容，而如四邊形DER；區(qū)域仍然只有較薄的柵氧化層，可以對器件進行JFET注入。這種方法使得容易發(fā)生擊穿的⑶E區(qū)域沒有JFET注入，而DER； 區(qū)域能夠調(diào)節(jié)更高的劑量注入來優(yōu)化導(dǎo)通電阻。值得一提的是，四邊形DER；區(qū)域兩邊DF和 EG才是電流通過的溝道區(qū)域，對減小電阻的貢獻最大，而CDE區(qū)域沒有有效的溝道，可以認為這個區(qū)域?qū)p小電阻的貢獻有限，但該區(qū)域仍然會產(chǎn)生柵極-漏極寄生電容，影響器件的開關(guān)速度。本發(fā)明結(jié)構(gòu)是對功率器件的版圖布局進行優(yōu)化，來減小富余的寄生電容。重要的一點是保證有效溝道處的柵下有JFET的注入，而在元胞的角落形成球面結(jié)的P阱處， 則通過設(shè)置較厚的場氧來減小電容。圖13中虛線A-B對應(yīng)的器件結(jié)構(gòu)為去除厚的場氧化層，JFET注入不受阻擋區(qū)域的剖面結(jié)構(gòu)，即此區(qū)域表面注入了與外延相同類型的雜質(zhì)，不僅使得表面外延的電阻有所下降，而且器件的電流通道擁擠有所緩解，所以JFET電阻下降，總體上降低了器件的通態(tài)電阻。圖13中虛線AA-BB對應(yīng)的器件結(jié)構(gòu)為局部保留厚的場氧化層，JFET注入受厚的場氧化層阻擋。局部保留厚的場氧化層，從而達到減小器件的柵極-漏極寄生電容的目的。 同時，局部區(qū)域不進行JEFT注入，可使器件耐壓受JEFT注入的影響較小。綜上所述，虛線A-B對應(yīng)的器件剖面結(jié)構(gòu)不具有增厚的場氧化層，虛線AA-BB對應(yīng)的器件剖面結(jié)構(gòu)具有增厚的場氧化層，兩種結(jié)構(gòu)在同一垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管中存在。該結(jié)構(gòu)功率器件在達到減小柵極-漏極寄生電容的同時，還便于器件JEFT注入，從而減小了器件的通態(tài)電阻。本發(fā)明結(jié)構(gòu)對于在三角形CDE區(qū)域中設(shè)置的場氧化層的形狀并不局限，可以采用六邊形、方形、圓形等多種方案，且該發(fā)明并不局限于如圖13所示的六角元胞的布局，還可應(yīng)用于方型元胞，條形元胞等的設(shè)計。作為本發(fā)明的實施例2，所述柵極與場氧化層對應(yīng)的區(qū)域設(shè)有與柵氧化層連通的凹槽。此結(jié)構(gòu)能減小柵極-漏極寄生電容兩極板間的正對面積，從而達到減小柵極-漏極寄生電容的目的。如圖14所示，為本發(fā)明實施例2的N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管條形元胞結(jié)構(gòu)示意圖。與圖12的區(qū)別在于對其與場氧化層對應(yīng)的柵極多晶硅進行了去除， 達到了進一步減小柵極-漏極寄生電容的目的。圖14在⑶EF這樣的矩形區(qū)域內(nèi)設(shè)置增厚的氧化層即場氧化層來減小器件柵極-漏極寄生電容，并且將CDEF這樣的矩形區(qū)域設(shè)置的場氧化層上方的柵極多晶硅材料去除，來進一步減小器件的柵極-漏極寄生電容，由于場氧化層較厚，可以阻擋P阱的注入，也就不會產(chǎn)生需要增加一層光罩造成的成本問題。圖14中虛線A-B對應(yīng)的器件結(jié)構(gòu)為去除厚的場氧化層，JFET注入不受阻擋區(qū)域的剖面結(jié)構(gòu)，即此區(qū)域表面注入了與外延相同類型的雜質(zhì)，不僅使得表面外延的電阻有所下降，而且器件的電流通道擁擠有所緩解，從而JFET電阻下降，總體上降低了器件的通態(tài)電阻。圖14中虛線AA-BB對應(yīng)的器件結(jié)構(gòu)為局部保留厚的場氧化層，JFET注入受場氧化層阻擋，且去除場氧化層對應(yīng)的柵極多晶硅材料的剖面結(jié)構(gòu)。局部保留厚的場氧化層及去除場氧化層之上的柵極多晶硅材料，從而進一步減小器件的寄生電容。同時，局部區(qū)域不進行JEFT注入，可使器件耐壓受JEFT注入的影響較小。圖15為本發(fā)明實施例2的N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管六角元胞結(jié)構(gòu)示意圖。將CDE區(qū)域設(shè)置的場氧化層上方的柵極多晶硅去除，進一步減小器件的柵極-漏極寄生電容，由于場氧化層可以阻擋P阱的注入，不會產(chǎn)生增加一層光罩的成本問題。圖15中虛線A-B對應(yīng)的器件結(jié)構(gòu)為去除厚的場氧化層，JFET注入不受厚的場氧化層阻擋區(qū)域的剖面結(jié)構(gòu)，此區(qū)域表面注入了與外延相同類型的雜質(zhì)，不僅使得表面外延的電阻有所下降，而且使器件的電流通道擁擠有所緩解，從而使JFET電阻下降，總體上降低了器件的通態(tài)電阻。圖15中虛線AA-BB對應(yīng)的器件結(jié)構(gòu)為局部保留厚的場氧化層，JFET注入受厚的場氧化層阻擋，且去除了場氧化層之上的柵極多晶硅材料。局部保留厚的場氧化層及去除厚的場氧化層對應(yīng)的多晶硅柵極材料，能有效的減小器件的柵極-漏極寄生電容。同時，該區(qū)域不進行JEFT注入，可使器件耐壓不會受JEFT 注入的太大影響。作為優(yōu)選方案，本發(fā)明的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管為P溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管，所述第一導(dǎo)電型半導(dǎo)體為P型半導(dǎo)體，第二導(dǎo)電型半導(dǎo)體為N型半導(dǎo)體。其器件結(jié)構(gòu)同N溝道垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管類似，故不累述。本發(fā)明的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管在柵氧化層與外延層之間間斷設(shè)有場氧化層所述柵氧化層與外延層之間設(shè)有場氧化層的區(qū)域能有效的減小垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管的柵極-漏極寄生電容，提高器件開關(guān)速度。另外所述柵氧化層與外延層之間無場氧化層的區(qū)域便于器件JFET注入，能有效的降低器件的通態(tài)電阻。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，從下往上依次包括 漏極、第一導(dǎo)電型半導(dǎo)體襯底、第一導(dǎo)電型半導(dǎo)體外延層；所述第一導(dǎo)電型半導(dǎo)體外延層內(nèi)包括隔開的第二導(dǎo)電型半導(dǎo)體第一阱區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)；第二導(dǎo)電型半導(dǎo)體第一阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第一源區(qū)，第二導(dǎo)電型半導(dǎo)體第二阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第二源區(qū)；所述第一導(dǎo)電型半導(dǎo)體第一源區(qū)、第二導(dǎo)電型半導(dǎo)體第一阱區(qū)上部分覆蓋有第一源極區(qū)域，第一導(dǎo)電型半導(dǎo)體第二源區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)部分覆蓋有第二源極區(qū)域；第一源極區(qū)域與所述第二源極區(qū)域之間設(shè)有柵氧化層；柵氧化層上部設(shè)有柵極；所述柵氧化層與外延層之間間斷設(shè)有場氧化層。
2.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電型半導(dǎo)體為N型半導(dǎo)體，第二導(dǎo)電型半導(dǎo)體為P型半導(dǎo)體。
3.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電型半導(dǎo)體為P型半導(dǎo)體，第二導(dǎo)電型半導(dǎo)體為N型半導(dǎo)體。
4.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述柵極與場氧化層對應(yīng)的區(qū)域設(shè)有與柵氧化層連通的凹槽。
5.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述柵極為多晶硅。
6.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述源極和漏極為金屬電極。
7.如權(quán)利要求1所述的垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管結(jié)構(gòu)，其特征在于，所述場氧化層和柵氧化層均為絕緣層。
全文摘要
垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括漏極、第一導(dǎo)電型半導(dǎo)體襯底及外延層；第一導(dǎo)電型半導(dǎo)體外延層內(nèi)包括隔開的第二導(dǎo)電型半導(dǎo)體第一阱區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)；第二導(dǎo)電型半導(dǎo)體第一阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第一源區(qū)，第二導(dǎo)電型半導(dǎo)體第二阱區(qū)內(nèi)部設(shè)有第一導(dǎo)電型半導(dǎo)體第二源區(qū)；第一導(dǎo)電型半導(dǎo)體第一源區(qū)、第二導(dǎo)電型半導(dǎo)體第一阱區(qū)上部分覆蓋有第一源極區(qū)域，第一導(dǎo)電型半導(dǎo)體第二源區(qū)、第二導(dǎo)電型半導(dǎo)體第二阱區(qū)部分覆蓋有第二源極區(qū)域；第一、第二源極區(qū)域之間設(shè)有柵氧化層；柵氧化層上部設(shè)有柵極；柵氧化層與外延層之間間斷設(shè)有場氧化層。該結(jié)構(gòu)器件能提高器件開關(guān)速度，降低器件的通態(tài)電阻。
文檔編號H01L29/78GK102479817SQ201010565520
公開日2012年5月30日 申請日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者任文珍, 曾愛平, 朱超群, 鐘樹理, 陳宇 申請人:比亞迪股份有限公司