專利名稱：半導體無源器件的結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體的結(jié)構(gòu)，尤其是一種半導體無源器件的結(jié)構(gòu)。本發(fā)明還涉 及一種半導體無源器件結(jié)構(gòu)的制作方法。
背景技術(shù)：
在過去很長一段時間，分立無源器件一直被應用在無線通信設(shè)備中，并采用 SMT(表面貼裝技術(shù))貼裝在各類電路板和基板上。然而，隨著無線通信設(shè)備性能要求的不 斷增加，設(shè)備尺寸的不斷減小，分立無源器件很難達到所有的設(shè)計要求。最近幾年，集成無源器件技術(shù)得到快速發(fā)展，這些集成無源器件有的直接在襯底 上制作，有的結(jié)合有源器件(例如晶體管)進行制作。為了優(yōu)化性能，集成無源器件一般 是在高阻襯底上進行制作的，例如砷化鎵，玻璃，石英，藍寶石，而普通硅的電阻率比較低， 所以在無線通信領(lǐng)域里集成無源器件通常不在普通硅襯底上實現(xiàn)。而諸如砷化鎵，玻璃，石 英，藍寶石這些高阻襯底的成本要比硅襯底高很多。目前，在適當?shù)囊r底上使用集成無源器件，包括電感，電容，電阻，傳輸線，來制作 集成無源器件網(wǎng)絡(luò)的優(yōu)勢已經(jīng)得到廣泛關(guān)注。然而，就像在集成有源器件技術(shù)中，襯底的材 料和特性是成功的關(guān)鍵因素一樣，在集成無源器件的制作過程中，由于集成無源器件是在 襯底上直接制作而成的，襯底的材料和特性同樣是成功的重要因素。因此，我們需要提供一 種結(jié)構(gòu)或者方法可以在低成本的襯底上既實現(xiàn)集成無源器件，又保證其性能優(yōu)良，并達到 降低產(chǎn)品成本的目的。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種半導體無源器件的結(jié)構(gòu)及其制作方法，能 夠采用成本低廉的襯底材料，制作性能更好的半導體無源集成器件。為解決上述技術(shù)問題，本發(fā)明半導體無源器件的結(jié)構(gòu)的技術(shù)方案是，以高阻硅為 襯底，在所述高阻硅襯底上設(shè)置有第一絕緣介質(zhì)層，所述第一絕緣層上設(shè)置有導電層和其 它絕緣介質(zhì)層的交替結(jié)構(gòu)，所述導電層至少有兩層。本發(fā)明還公開了一種上述半導體無源器件的結(jié)構(gòu)的制作方法，其技術(shù)方案是，包括在高阻硅襯底上采用低溫工藝，以化學氣相沉積或等離子體增強化學氣相沉積的 方法制作第一絕緣介質(zhì)層；在第一絕緣介質(zhì)層上交替制作導電層，以及同樣采用低溫工藝制作，以化學氣相 沉積或等離子體增強化學氣相沉積的方法制作其它絕緣介質(zhì)層。本發(fā)明采用了高阻硅作為襯底材料，并且在該襯底上的第一絕緣介質(zhì)層上直接設(shè) 置無源器件，大大的降低了半導體無源器件的成本，并且提高了半導體無源器件的性能。
下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細的說明
圖1為本發(fā)明半導體無源器件的結(jié)構(gòu)一個實施例的示意圖；圖2為本發(fā)明半導體無源器件的結(jié)構(gòu)另一個實施例的示意圖；圖3為本發(fā)明半導體無源器件的結(jié)構(gòu)又一個實施例的示意圖；圖4 圖12為本發(fā)明半導體無源器件的結(jié)構(gòu)制作過程中各步驟的示意圖。
具體實施例方式本發(fā)明公開了一種半導體無源器件的結(jié)構(gòu)，如圖1所示，以高阻硅為襯底100，在 所述高阻硅襯底上設(shè)置有第一絕緣介質(zhì)層200，所述第一絕緣層200上設(shè)置有第一導電層 30，所述第一導電層30上面設(shè)置有第二絕緣介質(zhì)層400，所述第二絕緣介質(zhì)層400上面設(shè)置 有第二導電層50。如圖1所示，直接將所述第一導電層30和第二導電層50引出，以形成半導體無源 電容。如圖2所示，在導電層50上設(shè)置有條狀金屬的螺旋電感回路，所述電感回路中的 交叉位置上，其中的一路穿透絕緣介質(zhì)層，利用另一個金屬層30進行過渡。所述高阻硅襯底100的電阻率大于300ohm · cm。所述第一絕緣介質(zhì)層200為二氧化硅介質(zhì)層，所述第一絕緣介質(zhì)層200覆蓋高阻 硅襯底100的上表面，第一絕緣介質(zhì)層200的厚度大于2000埃。如圖1所示，所述第一導電層30貫穿所述第一絕緣介質(zhì)層200和高阻硅襯底100， 連接到高阻硅襯底底部的金屬地?；蛘撸鐖D3所示，所述導電層通過鍵合線601連接到高阻硅襯底底部的金屬地。本發(fā)明還提供了一種上述半導體無源器件的結(jié)構(gòu)的制作方法，如圖4 圖12所 示，包括以下步驟如圖4所示，其中100為高阻硅襯底，包括上表面101，下表面102，厚度103，本實 施例高阻硅襯底厚度103為250um，但是厚度高于或低于此標準的襯底同樣適用，高阻硅襯 底100的電阻率要求大于300ohm ^m,高阻硅襯底的電阻率可以通過提高硅的純度來增大。在高阻硅襯底上采用低溫工藝，以化學氣相沉積或等離子體增強化學氣相沉積的 方法制作第一絕緣介質(zhì)層。如圖5所示，在高阻硅襯底100的上表面101生長第一絕緣介質(zhì)層，圖示的實施例 中第一絕緣介質(zhì)層可以采用二氧化硅介質(zhì)層200，二氧化硅介質(zhì)層200的生長可以采用化 學氣相沉積或等離子體增強化學氣相沉積的方法實現(xiàn)，也可以通過其他方法實現(xiàn)。二氧化 硅介質(zhì)層200的制作一般在低溫工藝下完成，這樣可以確保高阻硅襯底100的電阻率不被 破壞，可以在150°C 450°C的條件下進行，例如300°C。二氧化硅介質(zhì)層200基本覆蓋高阻 硅襯底100的上表面，二氧化硅介質(zhì)層的厚度203 —般大于2000埃，本實施例中二氧化硅 介質(zhì)層的厚度203為5000埃，這樣可適當增加二氧化硅介質(zhì)層的厚度來減小高阻硅襯底的 寄生電容。在第一絕緣介質(zhì)層上制作第一導電層。如圖6和圖7所示，在二氧化硅介質(zhì)層上表面201形成第一導電層，第一導電層可 以通過電導通材料例如金屬鋁，銅，金等金屬形成，也可以由一些金屬化合物形成，本實施 例采用的是金屬鋁層300。這里金屬鋁層300是通過金屬濺射的方法實現(xiàn)的，也可以使用其他方法實現(xiàn)。本實施例中金屬鋁層300的厚度303為1 2um，但是其他厚度也可以使用。 通常情況下，我們把形成的第一層金屬稱為底層金屬，或金屬1。在制作集成無源器件中的， 第一導電金屬層30都是由底層金屬300形成的，如圖6，制作工藝例如濕法腐蝕、光刻和電 鍍等。本實施例對第一導電金屬層30的設(shè)計規(guī)則要求是第一導電金屬層30金屬線的最小 寬度為7um，最小線間距為5um，設(shè)計規(guī)則可根據(jù)實際應用進行調(diào)整，第一導電金屬層30金 屬線的電阻特性為Ium方塊電阻0. 03ohm/ □，在本實施例中，第一導電金屬層30可以用來 構(gòu)成電容或電感中的底層金屬。同樣采用低溫工藝制作，以化學氣相沉積或等離子體增強化學氣相沉積的方法制 作第二絕緣介質(zhì)層。如圖8所示，在底層金屬鋁的上表面301制作第二絕緣介質(zhì)層400，在本實施例中 第二絕緣介質(zhì)層400的材質(zhì)為氮化硅，實現(xiàn)的工藝同樣是上面提到過的化學氣相沉積或等 離子體增強化學氣相沉積方法。本實施例中第二絕緣介質(zhì)層400的厚度403為1000埃，厚 度403也可以根據(jù)實際需要進行調(diào)整。 在第二絕緣介質(zhì)層上制作第一導電層。如圖9所示，在第二絕緣介質(zhì)層400的上表面401制作第二導電層50，第二導電 層50可以通過電導通材料例如金屬鋁，銅，金等金屬形成，也可以由一些金屬化合物形成， 本實施例采用的是金屬鋁層500。這里金屬鋁層500是通過金屬濺射的方法實現(xiàn)的，也可以 使用其他方法實現(xiàn)。本實施例中金屬鋁層500的厚度503 —般大于3um，但是其他厚度也 可以使用。通常情況下，我們把形成的第二層金屬稱為頂層金屬，或金屬2。在制作集成無 源器件中的，第二導電金屬層50都是由底層金屬500形成的，如圖8，制作工藝例如濕法腐 蝕、光刻和電鍍等。本實施例對第二導電金屬層50的設(shè)計規(guī)則要求是第二導電金屬層50 金屬線的最小寬度為5um，最小線間距為15um，設(shè)計規(guī)則可根據(jù)實際應用進行調(diào)整，第二導 電金屬層50金屬線的電阻特性為Ium方塊電阻0. Olohm/ □，在本發(fā)明中，第二導電金屬層 50可以用來構(gòu)成電容或電感中的頂層金屬。如圖10所示，由頂層金屬500形成的第二導電金屬層50，第二絕緣介質(zhì)層400依 次疊加在由底層金屬300形成的第一導電金屬層30的上方，這樣的結(jié)構(gòu)就可以構(gòu)成集成無 源器件中的MIMWetal-Insulator-Metal，金屬-絕緣介質(zhì)-金屬)電容元件，其中第二導 電金屬層50，第一導電金屬層30作為電容的兩個極板可進行連接，第二絕緣介質(zhì)層400作 為電容極板間的介質(zhì)，可通過調(diào)整其厚度滿足電容密度以及電容擊穿電壓的設(shè)計要求，在 本實施例中，第二絕緣介質(zhì)層400的材料為氮化硅，厚度為1000埃，采用這種結(jié)構(gòu)的MIM電 容的電容密度大于0. 65fF/um2，擊穿電壓大于40V。本實施例中集成無源電感器件可通過 第二導電金屬層50制作，還可通過對第二絕緣介質(zhì)層400進行圖形制作，然后通過干法腐 蝕的辦法將部分第二絕緣介質(zhì)層400清除，從而使第二導電金屬層50與第一導電金屬層30 連接起來，可以利用這種技術(shù)去制作兩層金屬的電感，這樣可以增加電感的Q值，本實施例 的電感Q值可以達到25以上。如圖11所示，000為金屬地，材料可以是銅，金等金屬，本實施例中的集成無源器 件的接地可以通過鍵合線601將集成無源器件的頂層金屬50與金屬地000相連接，也可以 如圖12所示，通過地孔602將集成無源器件的底層金屬30與金屬地000相連，從而實現(xiàn)集 成無源器件的接地。
在濺射制作導電層之后，還包括對導電層進行光刻和刻蝕的步驟，以形成特定的 電容電極的形狀，以及電感相互平行的條狀圖案。在以上介紹的本發(fā)明的工藝流程只說明了制作兩層金屬的集成無源器件工藝，如 果在設(shè)計集成無源器件的過程中需要更多的金屬層，可以按照以上介紹的辦法繼續(xù)添加絕 緣層和金屬層以滿足設(shè)計要求。綜上所述，本發(fā)明采用了高阻硅作為襯底材料，并且在該襯底上的第一絕緣介質(zhì) 層上直接設(shè)置無源器件，大大的降低了半導體無源器件的成本，并且提高了半導體無源器 件的性能。
權(quán)利要求
一種半導體無源器件的結(jié)構(gòu)，其特征在于，以高阻硅為襯底，在所述高阻硅襯底上設(shè)置有第一絕緣介質(zhì)層，所述第一絕緣層上設(shè)置有導電層和其它絕緣介質(zhì)層的交替結(jié)構(gòu)，所述導電層至少有兩層。
2.根據(jù)權(quán)利要求1所述的半導體無源器件的結(jié)構(gòu)，其特征在于，直接將所述導電層引 出，以形成半導體無源電容。
3.根據(jù)權(quán)利要求1所述的半導體無源器件的結(jié)構(gòu)，其特征在于，在一層導電層上設(shè)置 有條狀金屬的螺旋電感回路，所述電感回路中的交叉位置上，其中的一路穿透絕緣介質(zhì)層， 利用另一個金屬層進行過渡。
4.根據(jù)權(quán)利要求1 3中任意一項所述的半導體無源器件的結(jié)構(gòu)，其特征在于，所述高 阻硅襯底的電阻率大于300ohm · cm。
5.根據(jù)權(quán)利要求1 3中任意一項所述的半導體無源器件的結(jié)構(gòu)，其特征在于，所述第 一絕緣介質(zhì)層為二氧化硅介質(zhì)層，所述第一絕緣介質(zhì)層覆蓋高阻硅襯底的上表面，第一絕 緣介質(zhì)層的厚度大于2000埃。
6.根據(jù)權(quán)利要求1 3中任意一項所述的半導體無源器件的結(jié)構(gòu)，其特征在于，所述相 鄰與第一絕緣介質(zhì)層的導電層貫穿所述第一絕緣介質(zhì)層和高阻硅襯底，連接到高阻硅襯底 底部的金屬地。
7.根據(jù)權(quán)利要求1 3中任意一項所述的半導體無源器件的結(jié)構(gòu)，其特征在于，所述導 電層通過鍵合線連接到高阻硅襯底底部的金屬地。
8.—種如權(quán)利要求1 7中任意一項所述的半導體無源器件的結(jié)構(gòu)的制作方法，其特 征在于，包括在高阻硅襯底上采用低溫工藝，以化學氣相沉積或等離子體增強化學氣相沉積的方法 制作第一絕緣介質(zhì)層；在第一絕緣介質(zhì)層上交替制作導電層，以及同樣采用低溫工藝制作，以化學氣相沉積 或等離子體增強化學氣相沉積的方法制作其它絕緣介質(zhì)層。
9.根據(jù)權(quán)利要求8所述的半導體無源器件的結(jié)構(gòu)的制作方法，其特征在于，制作所述 絕緣介質(zhì)層時所采用的低溫工藝中的溫度為150°C 450°C，所述第一絕緣介質(zhì)層采用二 氧化硅，其它絕緣介質(zhì)層采用氮化硅。
10.根據(jù)權(quán)利要求8所述的半導體無源器件的結(jié)構(gòu)的制作方法，其特征在于，在濺射制 作導電層之后，還包括對導電層進行光刻和刻蝕的步驟。全文摘要
本發(fā)明公開了一種半導體無源器件的結(jié)構(gòu)，以高阻硅為襯底，在所述高阻硅襯底上設(shè)置有第一絕緣介質(zhì)層，所述第一絕緣層上設(shè)置有導電層和其它絕緣介質(zhì)層的交替結(jié)構(gòu)，所述導電層至少有兩層。本發(fā)明還公開了一種上述半導體無源器件的結(jié)構(gòu)的制作方法，包括在高阻硅襯底上采用低溫工藝，以化學氣相沉積或等離子體增強化學氣相沉積的方法制作第一絕緣介質(zhì)層；在第一絕緣介質(zhì)層上交替制作導電層，以及同樣采用低溫工藝制作，以化學氣相沉積或等離子體增強化學氣相沉積的方法制作其它絕緣介質(zhì)層。本發(fā)明采用了高阻硅作為襯底材料，并且在該襯底上的第一絕緣介質(zhì)層上直接設(shè)置無源器件，大大的降低了半導體無源器件的成本，并且提高了半導體無源器件的性能。
文檔編號H01L21/70GK101924101SQ201010246239
公開日2010年12月22日 申請日期2010年8月6日 優(yōu)先權(quán)日2010年8月6日
發(fā)明者謝利剛, 陳俊 申請人:銳迪科科技有限公司