專利名稱：形成高鍺濃度的硅鍺應力源的方法及集成電路晶體管結構的制作方法
技術領域：
本發(fā)明涉及集成電路，尤其涉及半導體晶體管結構中的硅鍺源極漏極應力源 (SiGe source-drain stressor)0
背景技術：
應變工程(Strain engineering)被應用在半導體工藝中以提升元件的性能。借由 調(diào)整晶體管溝道中的應變可提升電子或空穴的遷移率從而提升溝道(channel)的導電率。在互補式金屬氧化物半導體技術(CMOS technology)中，P溝道金屬氧化物 半導體(P-channel Metal-Oxide Semiconductor，PM0S)與N溝道金屬氧化物半導體 (N-channel Metal-Oxide Semiconductor，NM0S)對于不同種類的應變會有不同的反應。具 體而言，借由對溝道施加壓縮應變可使PM0S的性能最佳化，反之，拉伸應變有利于NM0S。一 般是用由任一莫耳比的硅與鍺所構成的硅鍺(SihGe》作為CMOS晶體管中的應變硅的一應 $誘導層(strain-inducing layer)。應變硅為一硅層，且該硅層中的硅原子被拉伸而超過其正常的原子間距(inter atomic distance) 0舉例來說，可借由將該硅層放置在一硅鍺基板上來達成。因為硅層中 的原子會與其下方的硅鍺層的原子對齊，而硅鍺層的原子間距大于塊狀硅結體中的原子間 距，因此，硅原子之間的連結變長從而導致應變硅。目前，PM0S應變可借由底切(undercut)源極/漏極區(qū)以及在底切區(qū)中外延成長硅 鍺膜的方式來實現(xiàn)。硅鍺膜的較大晶格常數(shù)提供硅溝道單軸應變。鍺的濃度愈高，則應變愈 大，從而有較佳的性能。然而，并入硅鍺膜中的鍺受限于外延工藝。利用公知的外延方法難 以制作鍺濃度非常高的硅鍺膜，公知的外延方法對于表面預處理(surface preparation)、 所使用的前驅(qū)物以及成長環(huán)境非常敏感。要去符合持續(xù)增加的鍺濃度需求以及隨著外延成 長要保持適當?shù)乜刂乒桄N的輪廓以作為PM0S中的硅鍺源極/漏極(S/D)是有挑戰(zhàn)性的。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術的問題，本發(fā)明提出一種形成硅鍺應力源的方法如下所述。沉 積一第一硅鍺層于一半導體基板上的一源極區(qū)與一漏極區(qū)的至少其中之一中，半導體基板 具有位于源極區(qū)與漏極區(qū)之間的一溝道。使第一硅鍺層的一頂部轉(zhuǎn)變成一氧化層以及使第 一硅鍺層的一底部轉(zhuǎn)變成一第二硅鍺層，其中第二硅鍺層的鍺濃度高于第一硅鍺層的鍺濃 度。本發(fā)明提出一種形成硅鍺應力源的方法如下所述。沉積一第一硅鍺層于一半導體 基板上的一源極區(qū)與一漏極區(qū)的至少其中之一中，半導體基板具有位于源極區(qū)與漏極區(qū)之 間的一溝道。于第一硅鍺層上沉積一硅蓋層。進行一熱氧化以使第一硅鍺層的一頂部轉(zhuǎn)變 成一氧化層以及使第一硅鍺層的一底部轉(zhuǎn)變成一第二硅鍺層，其中第二硅鍺層的鍺百分比 高于第一硅鍺層的鍺百分比。本發(fā)明提出一種集成電路晶體管結構，包括一半導體基板、一第一硅鍺層以及一溝道。第一硅鍺層位于半導體基板上的一源極區(qū)與一漏極區(qū)的至少其中之一中，其中第一 硅鍺層的鍺濃度為大于或等于50%。溝道位于源極區(qū)與漏極區(qū)之間。本發(fā)明使一具有低鍺濃度的硅鍺膜轉(zhuǎn)變成一具有高鍺濃度的硅鍺膜，并形成以及 適當?shù)乜刂聘哝N濃度的硅鍺輪廓。


圖1A-圖1C示出本發(fā)明一實施例的具有高鍺濃度的硅鍺應力源的一示范工藝。圖2A-圖2F示出本發(fā)明一實施例的一具有應變的源極漏極(SSD)的平面元件的工藝。圖3A-圖3F示出本發(fā)明另一實施例的一無應變的源極漏極的平面元件的工藝。圖4A-圖4F示出本發(fā)明一實施例的具有應變的源極漏極的鰭式場效應晶體管 (Fin Field-effect transistor, FinFET)或三柵極元件的工藝。圖5A-圖5F示出本發(fā)明另一實施例的無應變的源極漏極的鰭式場效應晶體管或 三柵極元件的工藝。其中，附圖標記說明如下
102 -、基板、硅基板；
104 -、溝道、溝道區(qū)、溝道層；
106 -、硅鍺膜、硅鍺膜層；
108 -、娃蓋層；
110 -、硅鍺膜、硅鍺膜層；
112 -、氧化層、頂氧化層；
114 -、硅鍺膜、硅鍺應力源、硅鍺應力源膜、硅鍺應力源層、硅鍺應力源區(qū)
116 -叫旬隔層；
118 -、柵極；
202 -、硅鍺外延層；
204 -、介電層；
206 -、柵極；
208 -叫旬隙壁；
402 -、鰭狀區(qū)、硅源極/漏極鰭狀區(qū)；
404 -、鰭狀區(qū)、源極/漏極區(qū)；
406 -、淺溝槽隔離區(qū)。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配 合所附附圖，作詳細說明如下。以下將詳細討論目前幾個優(yōu)選的實施例的制作與使用方式。然而應注意的是，本 發(fā)明提供許多可供應用的發(fā)明概念，其可以在多種特定的情況下實施。文中所討論的特定 實施例僅用以說明以特定的方式去制作與使用本發(fā)明，非用以限制本發(fā)明的范圍。此處，提供一具有高鍺濃度的硅鍺應力源的制作方法。該方法使一具有低鍺濃度的硅鍺膜轉(zhuǎn)變成一具有高鍺濃度的硅鍺膜，而毋須外延形成一高鍺濃度的源極/漏極。借 由擁有分開的氧化步驟與擴散步驟作為濃縮工藝(condensation process)，可形成以及適 當?shù)乜刂聘哝N濃度的硅鍺輪廓。此方法可應用至位于塊狀硅或是絕緣層上覆硅(silicon on insulator, SOI)上的平面型及鰭式場效應晶體管元件。在本發(fā)明的各種附圖與介紹的 實施例中，相同的元件符號用以標示相同的元件。圖1A-圖1C示出本發(fā)明一實施例的具有高鍺濃度的硅鍺應力源的一示范工藝。在 圖1A中，一硅鍺膜層106與一硅蓋層108沉積于硅基板102 (基板102也可為硅鍺基板或是 在硅基板上的松弛硅鍺膜)上，并位于源極/漏極區(qū)中的間隔層116的旁邊。柵極118下方 的溝道區(qū)104可包括硅或硅鍺溝道。硅蓋層108可作為氧化的起點。一般而言，若是沒有 硅蓋層108，則硅鍺膜的氧化品質(zhì)可能偏低且可能難以控制氧化前線(oxidation front) 0 起初具有硅蓋層108可有助于形成一均勻的氧化層112 (如圖1B所示)，并使整個濃縮輪廓 更容易控制。在圖1B中，進行低溫熱氧化(干式或濕式，較佳是濕式以降低溫度)以于底部界 面形成一局部的高鍺百分比(濃度)的硅鍺膜層110，而且，在此步驟中，極少或是完全沒有 鍺擴散穿過硅鍺/硅界面而進入基板102中。硅鍺膜層106的頂部與硅蓋層108轉(zhuǎn)變?yōu)檠?化層112，而硅鍺膜層106的底部轉(zhuǎn)變?yōu)楦哝N百分比的硅鍺膜層110。此熱氧化步驟也可包 括至少二階段，各階段具有不同的溫度與持續(xù)時間，以確保極少或是沒有鍺在此步驟的工 藝中擴散。舉例來說，第一階段可為一小時750°C的熱氧化，第二階段可為二小時600°C的 熱氧化。一般來說，500°C -850°C的熱氧化工藝可用來作為低溫熱氧化。在圖1C中，進行熱擴散以形成具有所需輪廓與深度的硅鍺應力源114。之后，移除 頂氧化層112并繼續(xù)進行一般的工藝。假如可以確定一最佳溫度以同時達到氧化與所需的 擴散輪廓，則可結合該氧化與熱擴散步驟并同時進行。硅鍺膜層106具有一硅鍺組成比率(Si Ge = l_x x,即Si^Ge》，而濃縮的硅 鍺應力源膜114具有一硅鍺組成比率(Si Ge = 1-y y，即Si^Gey)。其中x與y代表 在各硅鍺膜中鍺的百分比(y > x)。硅鍺應力源層114具有比沉積的硅鍺膜層106高的鍺 濃度，并提供溝道104單軸的壓縮應變。借由分別的(低溫)氧化步驟與鍺擴散步驟作為濃縮工藝，可從原本具有低鍺濃 度百分比的沉積硅鍺膜106在硅鍺源極/漏極應力源膜114中形成鍺濃度較高的輪廓并可 適當?shù)乜刂啤２粫疰N擴散的低溫熱氧化(例如低于800°C時x < 0. 5以及低于600°C 時x接近1，其中x是SihGe,中的數(shù)字)可得到一局部的非擴散高鍺百分比的硅鍺膜110。 舉例來說，這可以通過高水蒸汽壓的濕式氧化來達成。該氧化與擴散的二步驟工藝消除了公知濃縮工藝中對于絕緣層上覆硅基板的需 求，公知濃縮工藝是依靠氧化物來阻擋不受控制的鍺擴散。本發(fā)明所揭示的實施例也可應 用在三維(three-dimensional，3D)的結構。濃縮的高鍺濃度硅鍺應力源區(qū)114自然地接 近表面溝道104，以致于在元件溝道上產(chǎn)生有效的應變。另外，若是沒有來自于源極/漏極 所助長的應力，則本發(fā)明所揭示的實施例于高鍺百分比的硅鍺溝道(例如SiuGeu)元件 上的運作本身的表現(xiàn)是無法與傳統(tǒng)的單軸應變的硅元件媲美的。圖2A-圖2F示出本發(fā)明一實施例的一具有應變的源極漏極(SSD)的平面元件的 工藝。在圖2A中，工藝是始于具有應變的源極漏極以及硅鍺外延層(SiGe epi layer) 2020
5基板102、溝道104、介電層204、柵極206以及間隙壁(sidewall spacer) 208也表示于圖2A 中。在圖2B中，一硅鍺膜106 (其鍺濃度可以是高于或是低于硅鍺外延層202的鍺濃度) 沉積于硅鍺外延層202的頂部上。一硅蓋層108可視需要而沉積于硅鍺膜106的頂部上以 利于均勻地氧化(如圖2C所示)。在經(jīng)過圖2D的低溫氧化之后，形成高鍺百分比的硅鍺膜 110與氧化層112。在圖2E中，進行熱擴散以形成一濃縮的高鍺濃度硅鍺應力源膜114。硅 鍺膜114的鍺濃度高于原本的硅鍺外延層202的鍺濃度。在圖2F中，可移除氧化層112。圖3A-圖3F示出本發(fā)明另一實施例的一無應變的源極漏極(SSD)的平面元件的 工藝。在圖3A中，工藝是在不具有應變的源極漏極的情況下開始的?；?02、溝道層104、 介電層204、柵極206以及間隙壁208表示于圖3A中。在圖3B中，一硅鍺膜106沉積在溝 道層104的頂部上。一硅蓋層108可視需要而沉積在硅鍺膜106的頂部上以利于均勻地氧 化(如圖3C所示)。在經(jīng)過圖3D的低溫氧化之后，形成高鍺百分比的硅鍺膜110以及氧化 層112。在圖3E中，進行熱擴散以形成一濃縮的高鍺濃度硅鍺應力源114。在圖3F中，可 移除氧化層112。圖4A-圖4F示出本發(fā)明一實施例的具有應變的源極漏極的鰭式場效應晶體管 (Fin Field-effect transistor, FinFET)元件的工藝。圖4A示出基板102上的硅源極/ 漏極鰭狀區(qū)402以及淺溝槽隔離區(qū)(shallow trench isolatiOn)406的沿著一柵極方向的 剖面圖。在圖4B中，在硅基板102的頂部上的硅源極/漏極鰭狀區(qū)402上進行各向異性 (anisotropic)的具有應變的源極漏極蝕刻以及硅鍺外延成長工藝，以形成硅鍺膜層106。 在圖4C中，一硅蓋層108可視需要而沉積在硅鍺膜106的頂部上以利于均勻地氧化。在經(jīng) 過圖4D的低溫氧化之后，高鍺百分比的硅鍺膜110以及氧化層112形成在鰭狀區(qū)404上。 在圖4E中，進行熱擴散以形成一濃縮的高鍺濃度硅鍺應力源114。硅鍺應力源114的鍺濃 度高于硅鍺膜106的鍺濃度。也有可能的是，整個源極/漏極區(qū)404都均勻地轉(zhuǎn)變成較高 鍺濃度的硅鍺(例如404 = 114)。在圖4F中，可移除氧化層112。圖5A-圖5F示出本發(fā)明另一實施例的無應變的源極漏極的鰭式場效應晶體管元 件的工藝。圖5A示出基板102上的硅源極/漏極鰭狀區(qū)402以及淺溝槽隔離區(qū)406之沿著 一柵極方向的剖面圖。在圖5B中，一硅鍺膜層106成長在硅源極/漏極鰭狀區(qū)402上，且 硅源極/漏極鰭狀區(qū)402位于硅基板102的頂部上。在圖5C中，一硅蓋層108可視需要而 沉積在硅鍺膜106的頂部上以利于均勻地氧化。在經(jīng)過圖5D的低溫氧化之后，高鍺百分比 的硅鍺膜110以及氧化層112形成于鰭狀區(qū)402上。在圖5E中，進行熱擴散以形成一濃縮 的高鍺濃度硅鍺應力源114。硅鍺應力源114的鍺濃度高于硅鍺膜106的鍺濃度。另外，有 可能的是，整個硅源極/漏極鰭狀區(qū)402都均勻地轉(zhuǎn)變成鍺濃度較高的硅鍺。在圖5F中， 可移除氧化層112。本發(fā)明所揭示的實施例的優(yōu)點特征包括達成使更高的單軸壓應力施加于溝道上 而毋須再進行一次硅鍺工藝，故可減輕以外延的方式形成鍺濃度越來越高的硅鍺膜的壓 力，并除去臨界厚度(critical thickness)的限制，即具有應變的源極漏極的深度。另外， 本方法可由鍺濃度較高的硅鍺源極/漏極提供一單軸應變于硅鍺溝道上，此外，可由硅鍺 溝道提供雙軸應變于硅基板上(例如具有硅鍺源極/漏極的Sia5Ge(l.5溝道，其鍺含量大于 50% )。在一些實施例中，形成具有高鍺濃度的硅鍺應力源的方法包括提供一半導體基板，該半導體基板具有一源極區(qū)、一漏極區(qū)以及位于該源極區(qū)與該漏極區(qū)之間的一溝道；沉 積硅鍺膜層于該源極區(qū)及/或該漏極區(qū)上；進行低溫熱氧化以形成一氧化層于該沉積的硅 鍺膜層的頂部并將該沉積的硅鍺膜層的底部轉(zhuǎn)換成一高鍺百分比的硅鍺膜且無鍺擴散入 硅基板；進行熱擴散以從該轉(zhuǎn)換的高鍺百分比硅鍺膜層形成硅鍺應力源，其中該硅鍺應力 源于溝道上提供單軸壓應變；以及移除該氧化層。該方法可還包括在進行低溫熱氧化之前于該硅鍺膜層上沉積一額外的硅蓋層?？?利用一高水蒸氣壓的濕式氧化工藝進行低溫熱氧化，在此僅用以舉例說明并非用以限定。 低溫熱氧化可具有至少二階段，該二階段具有不同的溫度與持續(xù)時間。低溫熱氧化與熱擴 散可為二個分開的步驟或者是可同時進行。一額外的硅鍺膜層可以傳統(tǒng)的外延法或是前述 的濃縮法沉積在硅鍺源極區(qū)及/或漏極區(qū)上。該沉積的硅鍺膜的鍺濃度可高于或低于硅鍺 源極/漏極的鍺濃度。在經(jīng)過本發(fā)明的工藝之后，硅鍺源極/漏極區(qū)中的鍺濃度將高于其 之前的鍺濃度。在一些實施例中，溝道可包括硅鍺。硅基板可于硅鍺溝道上提供雙軸應變。利用 本發(fā)明所述的方法，硅鍺應力源的鍺濃度可高于溝道的鍺濃度，以由應力源提供一額外的 單軸應變。舉例來說，溝道可包括Sia5Ge(l.5及/或硅鍺應力源可具有大于50%的鍺。本發(fā)明雖以優(yōu)選實施例揭示如上，然其并非用以限定本發(fā)明的范圍，任何本領域 普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許的更動與潤飾，因此本發(fā)明的 保護范圍當視所附的權利要求所界定的范圍為準。
權利要求
一種形成硅鍺應力源的方法，包括沉積一第一硅鍺層于一半導體基板上的一源極區(qū)及/或一漏極區(qū)中，該半導體基板具有位于該源極區(qū)與該漏極區(qū)之間的一溝道；以及使該第一硅鍺層的一頂部轉(zhuǎn)變成一氧化層并使該第一硅鍺層的一底部轉(zhuǎn)變成一第二硅鍺層，其中該第二硅鍺層的鍺濃度高于該第一硅鍺層的鍺濃度。
2.如權利要求1所述的形成硅鍺應力源的方法，還包括在使該第一硅鍺層的該頂部轉(zhuǎn)變成該氧化層并使該第一硅鍺層的該底部轉(zhuǎn)變成該第 二硅鍺層之前，于該第一硅鍺層上沉積一硅蓋層。
3.如權利要求1所述的形成硅鍺應力源的方法，還包括進行一熱擴散工藝以由該第二硅鍺層形成一硅鍺應力源。
4 如權利要求1所述的形成硅鍺應力源的方法，其中該轉(zhuǎn)變的方法包括熱氧化。
5.如權利要求4所述的形成硅鍺應力源的方法，其中該熱氧化包括至少二階段，各階 段使用不同的溫度與持續(xù)時間。
6.如權利要求4所述的形成硅鍺應力源的方法，其中該熱氧化的工藝溫度約為 600 °C -800 °C。
7.一種形成硅鍺應力源的方法，包括沉積一第一硅鍺層于一半導體基板上的一源極區(qū)及/或一漏極區(qū)中，該半導體基板具 有位于該源極區(qū)與該漏極區(qū)之間的一溝道；于該第一硅鍺層上沉積一硅蓋層；以及進行一熱氧化以使該第一硅鍺層的一頂部轉(zhuǎn)變成一氧化層以及使該第一硅鍺層的一 底部轉(zhuǎn)變成一第二硅鍺層，其中該第二硅鍺層的鍺百分比高于該第一硅鍺層的鍺百分比。
8.如權利要求7所述的形成硅鍺應力源的方法，還包括進行一熱擴散工藝以由該第二硅鍺層形成一硅鍺應力源。
9.一種集成電路晶體管結構，包括一半導體基板；一第一硅鍺層，位于該半導體基板上的一源極區(qū)與一漏極區(qū)的至少其中之一中，其中 該第一硅鍺層的鍺濃度為大于或等于50% ；以及一溝道，位于該源極區(qū)與該漏極區(qū)之間。
10.如權利要求9所述的集成電路晶體管結構，還包括一第二硅鍺層，位于該第一硅鍺層下方，其中該第二硅鍺層的鍺濃度低于該第一硅鍺 層的鍺濃度。
全文摘要
本發(fā)明公開了一種形成硅鍺應力源的方法及集成電路晶體管結構，該方法包括沉積一第一硅鍺層于一半導體基板上的一源極區(qū)與一漏極區(qū)的至少其中之一中，半導體基板具有位于源極區(qū)與漏極區(qū)之間的一溝道；以及使第一硅鍺層的一頂部轉(zhuǎn)變成一氧化層以及使第一硅鍺層的一底部轉(zhuǎn)變成一第二硅鍺層，其中第二硅鍺層的鍺濃度高于第一硅鍺層的鍺濃度。本發(fā)明使一具有低鍺濃度的硅鍺膜轉(zhuǎn)變成一具有高鍺濃度的硅鍺膜，并形成以及適當?shù)乜刂聘哝N濃度的硅鍺輪廓。
文檔編號H01L21/20GK101986423SQ20101024278
公開日2011年3月16日 申請日期2010年7月28日 優(yōu)先權日2009年7月28日
發(fā)明者葉致鍇, 張志豪, 張致祥, 王建勛, 許俊豪 申請人:臺灣積體電路制造股份有限公司