專利名稱：控制芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種封裝結(jié)構(gòu)，尤其涉及一種控制芯片的封裝結(jié)構(gòu)。
背景技術(shù)：
一般而言，半導(dǎo)體制造流程可分為前段工藝的圓片制造及后段工藝的封 裝。經(jīng)過前段工藝的圓片制造完成芯片后，接著進(jìn)行芯片的封裝。封裝的功能 乃是將前段工藝所制造的芯片電路與外部引腳連接及包覆，以發(fā)揮芯片的功 能。封裝的主要目的為保護(hù)芯片，避免與空氣接觸及水氣的侵害；提供芯片 散熱通路，避免芯片溫度過高；提供芯片與電路板間傳遞信號(hào)與電源的接腳以 及提供芯片足夠機(jī)械強(qiáng)度，使易脆的芯片可進(jìn)行后續(xù)處理。常見的封裝型態(tài)有 雙列直插式封裝(DIP, Dual Inline Package)、小外形封裝(SOP， Small Outline Package)、四側(cè)引腳扁平封裝(QFP， Quad Flat Package)、球柵陣列封裝(BGA， Ball Grid Array)等。
近年來電子產(chǎn)品的發(fā)展，使得集成電路走向大容量化、小型化、高速化。 因此，封裝技術(shù)面臨了提高在基板上的封裝密度，使封裝結(jié)構(gòu)更加小型化、薄 型化，及提高封裝結(jié)構(gòu)的散熱能力的要求大為提高的技術(shù)要求。
請(qǐng)參考圖1，為現(xiàn)有的8引腳的小外形封裝(SOP-8)的封裝結(jié)構(gòu)的示意 圖，包含封裝體IO、引線框20、芯片30及引腳(Lead) #1 8。芯片30黏 著引線框20上，通過細(xì)金屬線，將芯片上的電路與引線框20及對(duì)應(yīng)的引腳連
、芯片30會(huì)隨著其電路設(shè)計(jì)而有不同的引腳數(shù)量需求。封裝廠對(duì)于各種封 裝的報(bào)價(jià)會(huì)因材料成本、良率及產(chǎn)量等而有所不同，對(duì)IC設(shè)計(jì)業(yè)者而言，亦 會(huì)根據(jù)集成電路的芯片大小、所需的引線數(shù)及各種封裝的報(bào)價(jià)來決定所欲采用 的封裝種類及引腳數(shù)。如圖1所示的芯片實(shí)際上僅需6支引腳，但卻使用SOP-8 的封裝，其中引腳#4及#6為空腳。
本實(shí)用新型則利用引線框結(jié)構(gòu)的調(diào)整及上述的空腳，在不影響封裝廠的封
4裝機(jī)臺(tái)及封裝流程下，即不需增加封裝成本下，有效地提高封裝結(jié)構(gòu)之散熱能 力及封裝密度。

實(shí)用新型內(nèi)容
本實(shí)用新型利用現(xiàn)有封裝結(jié)構(gòu)中多余的空腳與控制芯片中功耗較大的接 觸墊電性連接，因此該控制芯片產(chǎn)生的熱能通過多個(gè)引腳散熱，使封裝結(jié)構(gòu)有 較佳的散熱能力。
為達(dá)到上述的目的，本實(shí)用新型提供一種控制芯片封裝結(jié)構(gòu)，其特征在于， 包含
一引線框；
多個(gè)引腳，該多個(gè)引腳包含一第一組引腳及一第二組引腳，該第一組引腳
與該引線框連接且包含至少兩個(gè)引腳；
一控制芯片，黏著于該引線框，該控制芯片具有多個(gè)接觸墊，其中該多個(gè) 接觸墊對(duì)應(yīng)地電性連接至該多個(gè)引腳；以及
一封裝體，覆蓋該控制芯片及至少部分覆蓋該引線框及該多個(gè)引腳，使該 多個(gè)引腳為部分裸露于該封裝體之外。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該第二組引腳中至少兩個(gè)引腳彼此 連接。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該第二組引腳中該彼此連接的至少 兩個(gè)引腳耦接至一輸入電源。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該引線框具有至少一開孔。 上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳均與該控制芯片電性連接。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該第二組引腳中至少一個(gè)引腳具有 延伸區(qū)。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該引線框?yàn)椴糠致懵队谠摲庋b體之外。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該控制芯片封裝結(jié)構(gòu)為小外形封裝 結(jié)構(gòu)、小外形晶體管封裝結(jié)構(gòu)或雙排平面無引腳封裝結(jié)構(gòu)。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳均與該控制芯片電性連接。
另外，為了增加封裝體的封裝強(qiáng)度，本實(shí)用新型也提供了一種控制芯片封 裝結(jié)構(gòu)，其特征在于，包含
一引線框，具有至少一開孔；
多個(gè)引腳，其中至少兩個(gè)引腳彼此連接；
一控制芯片，黏著于該引線框，該控制芯片具有多個(gè)接觸墊，其中該多個(gè)
接觸墊對(duì)應(yīng)地電性連接至該多個(gè)引腳；以及
一封裝體，覆蓋該控制芯片及至少部分覆蓋該引線框、該至少一開孔及該 多個(gè)引腳，使該多個(gè)引腳為部分裸露于該封裝體之外。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳包含一第一組引腳及一 第二組引腳，該第一組引腳與該引線框連接，且該第一組引腳包含彼此連接的 至少兩個(gè)引腳。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳中的該彼此連接的至少 兩個(gè)引腳耦接至一輸入電源。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳中的該彼此連接的至少 兩個(gè)引腳與該引線框連接。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該第二組引腳中至少一個(gè)引腳具有 延伸區(qū)。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該引線框?yàn)椴糠致懵队谠摲庋b體之外。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該控制芯片封裝結(jié)構(gòu)為小外形封裝 結(jié)構(gòu)、小外形晶體管封裝結(jié)構(gòu)或雙排平面無引腳封裝結(jié)構(gòu)。
上述的控制芯片封裝結(jié)構(gòu)，其中，其中該多個(gè)引腳均與該控制芯片電性連接。
如此，本實(shí)用新型的功效在于，利用引線框結(jié)構(gòu)的調(diào)整及所述的空腳，在 不影響封裝廠的封裝機(jī)臺(tái)及封裝流程下，即不需增加封裝成本下，有效地提高 封裝結(jié)構(gòu)的散熱能力及封裝密度。此外，當(dāng)控制芯片需較大的引線框進(jìn)行封裝 時(shí)，本實(shí)用新型的封裝結(jié)構(gòu)通過該些開孔可加強(qiáng)封裝體與引線框的封裝強(qiáng)度， 故本實(shí)用新型的封裝結(jié)構(gòu)可提供較佳的封裝密度。
以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)描述，但不作為對(duì)本實(shí)用新型的限定。

圖1為現(xiàn)有的8引腳的小外形封裝(SOP-8)的封裝結(jié)構(gòu)的示意圖2A為根據(jù)本實(shí)用新型的一第一較佳實(shí)施例的控制芯片封裝結(jié)構(gòu)示意
圖2B為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的控制芯片封裝結(jié)構(gòu)示意
圖2C為圖2B所示實(shí)施例的封裝結(jié)構(gòu)的剖面示意圖3為根據(jù)本實(shí)用新型的DIP-8封裝結(jié)構(gòu)的示意圖。
其中，附圖標(biāo)記
現(xiàn)有技術(shù)
封裝體 10
引線框 20
芯片 30
引腳 #1 #8
本實(shí)用新型
封裝體 110、 210
引線框 120、 220
裸露表面 120A
延伸區(qū) 122
開孔 124、 224
控制芯片 130、 230
弓l膽卩 PIN1 PIN8、 P腿， P畫，
接觸墊 132
接觸墊 EN
接觸墊 VDD
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的結(jié)構(gòu)原理和工作原理作具體的描述請(qǐng)參考圖2A，為根據(jù)本實(shí)用新型的一第一較佳實(shí)施例的控制芯片封裝結(jié)
構(gòu)示意圖。該封裝結(jié)構(gòu)包含封裝體110、引線框120、控制芯片130及引腳 PIN1 PIN8?？刂菩酒?30黏著引線框120上，通過細(xì)金屬線，將控制芯片 130上的接觸墊與及對(duì)應(yīng)的引腳電性連接。弓I腳PIN4 PIN6彼此連接，或可 選擇性地與該引線框120連接使該些引腳PIN4 PIN6彼此連接，而其它引腳 PIN1 PIN3、 PIN7 PIN8則與該引線框120分離?？刂菩酒?30通過銀膠黏 著于該引線框120之上，而該控制芯片130具有多個(gè)接觸墊，其中該多個(gè)接觸 墊對(duì)應(yīng)地電性連接至該些引腳PIN1 PIN8。該封裝體IIO覆蓋該控制芯片130 及該引線框120，并至少部分覆蓋該些引腳PIN1 PIN8，使該些引腳PIN1 PIN8的部分裸露于該封裝體110之外，以供與外部的其它電子組件連接。
現(xiàn)有的封裝結(jié)構(gòu)，僅通過部分弓I腳來散熱，而由封裝體散熱的效果亦不佳， 故整體的散熱效果并不好。在本實(shí)施例中，該控制芯片130的一接觸墊132 同時(shí)與三個(gè)引腳PIN4 PIN6連接，因此相較于現(xiàn)有的封裝結(jié)構(gòu)，該控制芯片 130所產(chǎn)生的熱可以通過更多(甚至是全部的)引腳PIN1 PIN8裸露于該封 裝體110之外的部分散熱，故有較佳的散熱效果。而且可以將需較大電流通過 的接觸墊(例如用以耦接地的接觸墊、用以耦接輸入電源的接觸墊等)或較 接近熱點(diǎn)區(qū)域(即電力損耗較大的區(qū)域)的接觸墊132連接到彼此連接的引腳 PIN4 PIN6，使散熱的路徑較短，更可進(jìn)一步提高封裝結(jié)構(gòu)散熱的效果。
接著請(qǐng)參考圖2B，為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的控制芯片封 裝結(jié)構(gòu)示意圖。該封裝結(jié)構(gòu)包含封裝體110、引線框120、控制芯片130及引 腳PIN1 PIN8。相較于圖2A所示的實(shí)施例，該引線框120具有至少一開孔 124，通過該些開孔124可以增加該封裝體110對(duì)該引線框120間的覆蓋面積， 使該封裝體110與該引線框120間的封裝強(qiáng)度增加。當(dāng)該控制芯片130的芯片 面積較大而需置于較大面積的引線框120來進(jìn)行封裝時(shí)，過大的引線框120 會(huì)造成封裝強(qiáng)度的下降，因此通過這些開孔124可以提升封裝結(jié)構(gòu)的封裝強(qiáng) 度，因此，本實(shí)用新型的封裝結(jié)構(gòu)相較于現(xiàn)有的封裝結(jié)構(gòu)可以應(yīng)用至較大的控 制芯片的封裝。另夕卜，本實(shí)施例的引腳PIN1 PIN8可分為第一組引腳及第二 組引腳。該第一組引腳可包含至少兩個(gè)引腳，例如本實(shí)施例中的引腳PIN4 PIN6，并與引線框120連接。第二組引腳為與引線框120分離的引腳PIN1 PIN3及PIN7 PIN8。而第二組引腳的部分引腳PIN1 PIN2彼此連接，并與該控制芯片130中用以與輸入電源耦接的接觸墊VDD電性連接以增加其散熱 效果。另外，用以致能的接觸墊EN亦可以輸入電源的電位作為致能信號(hào)，故 本實(shí)施例中的致能接觸墊EN亦可電性連接至引腳PIN1 PIN2，如此通過引 腳的并用而達(dá)到良好的散熱。
另外，相較于圖2A所示的實(shí)施例，本實(shí)施例的引腳PIN3、 PIN7有延伸 區(qū)122，該些延伸區(qū)122可用以增加可引線的面積，故可承受較多的引線數(shù)量， 而該些延伸區(qū)122于封裝后將被封裝于該封裝體110的內(nèi)。
再來，請(qǐng)參考圖2C，為圖2B所示實(shí)施例的封裝結(jié)構(gòu)的剖面示意圖。該引 線框120的部分表面120A裸露于封該裝體110之外，如此，通過該引線框120 的裸露表面120A可增加封裝結(jié)構(gòu)的散熱效果。
上述實(shí)施例以SOP的封裝形式為例說明，但實(shí)際的應(yīng)用不限于此，例如 小外形晶體管(SOT，屬SOP的一種)、雙排平面無引腳(DFN， Dual Flat No-Lead)、雙列直插式封裝(DIP)等封裝均可。以下以DFN-8為例說明。
請(qǐng)參考圖3，為根據(jù)本實(shí)用新型的DIP-8封裝結(jié)構(gòu)的示意圖。該封裝結(jié)構(gòu) 包含封裝體210、引線框220、控制芯片230及引腳PIN1， PIN8'。引線框220 具有至少一開孔224，以增加與封裝體210的接觸面積。控制芯片230黏著引 線框220上，通過細(xì)金屬線，將控制芯片230上的接觸墊與其對(duì)應(yīng)的引腳電性 連接。引腳PIN4' PIN6'彼此連接并連接至引線框220連接，而其它引腳 PIN1， PIN3'、 PIN7， PIN8，則與該引線框220分離，其中引腳PIN1'、 PIN2， 亦彼此連接?？刂菩酒?30通過銀膠黏著于該引線框220之上，而該控制芯片 230具有多個(gè)接觸墊，其中該多個(gè)接觸墊對(duì)應(yīng)地電性連接至該些引腳PIN1' PIN8'。該封裝體210覆蓋該控制芯片230及該引線框220，并至少部分覆蓋 該些引腳PIN1， PIN8'，使該些引腳PIN1' PIN8'的部分裸露于該封裝體210 之外，以供與外部的其它電子組件連接。
通過彼此連接的引腳PIN1'、 PIN2，以及引腳PIN4， PIN6'，使全部的 引腳PIN1' PIN8'并不存在空腳而可以均用于散熱。另外，通過開孔224可 以增加該封裝體110對(duì)該引線框120間的覆蓋面積，提升封裝結(jié)構(gòu)的封裝強(qiáng)度， 因此，本實(shí)用新型的封裝結(jié)構(gòu)相較于現(xiàn)有的封裝結(jié)構(gòu)可以應(yīng)用至較大的控制芯 片的封裝。
當(dāng)然，本實(shí)用新型還可有其它多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實(shí)用新型作出各種相應(yīng)的改 變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型所附的權(quán)利要求的保 護(hù)范圍。
權(quán)利要求1.一種控制芯片封裝結(jié)構(gòu)，其特征在于，包含一引線框；多個(gè)引腳，該多個(gè)引腳包含一第一組引腳及一第二組引腳，該第一組引腳與該引線框連接且包含至少兩個(gè)引腳；一控制芯片，黏著于該引線框，該控制芯片具有多個(gè)接觸墊，其中該多個(gè)接觸墊對(duì)應(yīng)地電性連接至該多個(gè)引腳；以及一封裝體，覆蓋該控制芯片及至少部分覆蓋該引線框及該多個(gè)引腳，使該多個(gè)引腳為部分裸露于該封裝體之外。
2. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該第二組 引腳中至少兩個(gè)引腳彼此連接。
3. 根據(jù)權(quán)利要求2所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該第二組 引腳中該彼此連接的至少兩個(gè)引腳耦接至一輸入電源。
4. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該引線框 具有至少一開孔。
5. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè)引 腳均與該控制芯片電性連接。
6. 根據(jù)權(quán)利要求2所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該第二組 引腳中至少一個(gè)弓I腳具有延伸區(qū)。
7. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該引線框 為部分裸露于該封裝體之外。
8. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該控制芯 片封裝結(jié)構(gòu)為小外形封裝結(jié)構(gòu)、小外形晶體管封裝結(jié)構(gòu)或雙排平面無引腳封裝 結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求1所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè)引 腳均與該控制芯片電性連接。
10. —種控制芯片封裝結(jié)構(gòu)，其特征在于，包含 一引線框，具有至少一開孔；多個(gè)引腳，其中至少兩個(gè)引腳彼此連接；一控制芯片，黏著于該引線框，該控制芯片具有多個(gè)接觸墊，其中該多個(gè) 接觸墊對(duì)應(yīng)地電性連接至該多個(gè)引腳；以及一封裝體，覆蓋該控制芯片及至少部分覆蓋該引線框、該至少一開孔及該 多個(gè)引腳，使該多個(gè)引腳為部分裸露于該封裝體之外。
11. 根據(jù)權(quán)利要求10所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè) 引腳包含一第一組引腳及一第二組引腳，該第一組引腳與該引線框連接，且該 第一組引腳包含彼此連接的至少兩個(gè)引腳。
12. 根據(jù)權(quán)利要求11所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè) 引腳中的該彼此連接的至少兩個(gè)引腳耦接至一輸入電源。
13. 根據(jù)權(quán)利要求11所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè) 引腳中的該彼此連接的至少兩個(gè)引腳與該引線框連接。
14. 根據(jù)權(quán)利要求10所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該第二 組引腳中至少一個(gè)引腳具有延伸區(qū)。
15. 根據(jù)權(quán)利要求10所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該引線 框?yàn)椴糠致懵队谠摲庋b體之外。
16. 根據(jù)權(quán)利要求10所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該控制 芯片封裝結(jié)構(gòu)為小外形封裝結(jié)構(gòu)、小外形晶體管封裝結(jié)構(gòu)或雙排平面無引腳封 裝結(jié)構(gòu)。
17. 根據(jù)權(quán)利要求10所述的控制芯片封裝結(jié)構(gòu)，其特征在于，其中該多個(gè) 引腳均與該控制芯片電性連接。
專利摘要本實(shí)用新型揭露一種控制芯片封裝結(jié)構(gòu)，包含一引線框、多個(gè)引腳、一控制芯片以及一封裝體。該多個(gè)引腳包含一第一組引腳及一第二組引腳，該第一組引腳與引線框連接且包含至少兩個(gè)引腳。該控制芯片黏著于該引線框并具有多個(gè)接觸墊，其中該多個(gè)接觸墊對(duì)應(yīng)地電性連接至該多個(gè)引腳。該封裝體覆蓋該控制芯片及至少部分覆蓋該引線框及該多個(gè)引腳，使該多個(gè)引腳的部分裸露于該封裝體之外。從而不需增加封裝成本下，有效地提高封裝結(jié)構(gòu)的散熱能力及封裝密度。本實(shí)用新型揭露另一種控制芯片封裝結(jié)構(gòu)為引線框具有至少一開孔，當(dāng)控制芯片需較大的引線框進(jìn)行封裝時(shí)，本實(shí)用新型的封裝結(jié)構(gòu)通過該些開孔可加強(qiáng)封裝體與引線框的封裝強(qiáng)度。
文檔編號(hào)H01L23/495GK201392828SQ20092014755
公開日2010年1月27日 申請(qǐng)日期2009年4月3日 優(yōu)先權(quán)日2009年4月3日
發(fā)明者蒙上欣 申請(qǐng)人:登豐微電子股份有限公司