具有改善的載流子遷移率的場效應(yīng)晶體管器件及制造方法

文檔序號：7182590閱讀：255來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>電氣元件制品的制造及其應(yīng)用技術(shù)

專利名稱：具有改善的載流子遷移率的場效應(yīng)晶體管器件及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過應(yīng)變工程來改善場效應(yīng)晶體管器件的性能，更具體地，本發(fā)明涉及通過弓I起溝道區(qū)的應(yīng)力改變，來提高載流子的遷移率。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。然而，當(dāng)集成電路元件的尺寸縮小時，不可避免地?fù)p害了晶體管和其他元件運(yùn)轉(zhuǎn) 的恒定材料特性和物理效應(yīng)。因此，已經(jīng)對晶體管的設(shè)計進(jìn)行了很多新的創(chuàng)新，以便把這些元件的性能保持到合適的水平。場效應(yīng)晶體管中保持性能的重要因素是載流子遷移率，在通過非常薄的柵介質(zhì)來與溝道隔離的柵極上施加的電壓的情況下，載流子遷移率可以影響摻雜半導(dǎo)體溝道中流動的電流或電荷量。已經(jīng)知道，根據(jù)載流子的類型和應(yīng)力方向，F(xiàn)ET的溝道區(qū)中的機(jī)械應(yīng)力可以顯著地提高或降低載流子的遷移率。在通常溝道延Iio晶向形成的FET中，源/漏區(qū)方向上的拉應(yīng)力能夠提高電子遷移率，降低空穴遷移率，可以有利地提高NMOS的性能；而源/漏區(qū) 方向上的壓應(yīng)力可以提高空穴遷移率，降低電子遷移率，可以有利地提高PMOS的性能。現(xiàn) 有技術(shù)中已經(jīng)提出了大量的結(jié)構(gòu)和材料用于在半導(dǎo)體材料中包含拉力或者壓力，例如在 US2006/0160317中，就提出了一種在MOSFET器件上通過沉積應(yīng)力層，并選擇性地刻蝕全部或者部分柵極層，來提高溝道中的載流子遷移率的方案。然而，現(xiàn)有技術(shù)通常通過應(yīng)力層或者應(yīng)力界面來改變載流子的遷移率，這將不利于器件尺寸的持續(xù)縮小，并且導(dǎo)致復(fù)雜的制造工藝。而且隨著目前半導(dǎo)體器件尺寸的減小，相應(yīng)的溝道區(qū)域也隨之減小。因此，當(dāng)應(yīng)力材料膨脹時，對于施加在溝道區(qū)域兩側(cè)的源極和 /或漏極區(qū)域應(yīng)力材料，其相應(yīng)增加的應(yīng)力非常有限，從而不能夠很好地改善MOSFET晶體管(例如開關(guān)電流比)，這樣，其對應(yīng)構(gòu)成的COMS電路的性能也相應(yīng)地較差。因此，需要提供一種新的半導(dǎo)體器件的制造方法，能夠同時提高NMOS和/或PMOS器件的溝道區(qū)的載流子遷移率，和減小器件的尺寸并簡化制造工藝。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供一種具有改善的載流子遷移率的柵替代工藝場效應(yīng)晶體管器件，所述器件包括具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底，其中所述匪OS區(qū)域與所述PMOS區(qū)域相互隔離；形成于所述NMOS區(qū)域上的第一柵堆疊和形成于所述PMOS區(qū)域上的第二柵堆疊，其中，所述第一柵堆疊包括第一柵介質(zhì)層；在所述第一柵介質(zhì)層上的第一金屬柵極層和具有壓應(yīng)力性質(zhì)的第一應(yīng)力層，所述第一應(yīng)力層填充所述第一柵堆疊中間的間隙；所述第二柵堆疊包括第二柵介質(zhì)層；在所述第二柵介質(zhì)層上的第二金屬柵極層和具有拉應(yīng)力性質(zhì)的第二應(yīng)力層，所述第二應(yīng)力層填充所述第二柵堆疊中間的間隙；在所述第一柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻；以及在所述第二柵堆疊的側(cè)壁形成的具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。此外，本發(fā)明還提供一種具有改善的載流子遷移率的柵替代工藝的N型場效應(yīng)晶體管器件，所述器件包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上的層間介質(zhì)層和在所述層間介質(zhì)層中形成的開口；在所述開口中形成的柵堆疊，其中，所述柵堆疊包括柵介質(zhì)層；在所述柵介質(zhì)層上的金屬柵極層和具有壓應(yīng)力性質(zhì)的應(yīng)力層，所述應(yīng)力層填充所述柵堆疊中間的間隙；在所述柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。以及一種具有改善的載流子遷移率的柵替代工藝的P型場效應(yīng)晶體管器件，所述器件包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的源極區(qū)和漏極區(qū)；在所述半導(dǎo) 體襯底上的層間介質(zhì)層和在所述層間介質(zhì)層中形成的開口；在所述開口中形成的柵堆疊，其中，所述柵堆疊包括柵介質(zhì)層；在所述柵介質(zhì)層上的金屬柵極層和具有拉應(yīng)力性質(zhì)的應(yīng)力層，所述應(yīng)力層填充所述柵堆疊中間的間隙；在所述柵堆疊側(cè)壁的具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。根據(jù)本發(fā)明的另一個方面還提供一種具有改善的載流子遷移率的后柵工藝場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成屬于NMOS區(qū)域的第一界面層、第一偽柵極層和第一柵堆疊側(cè)墻和屬于PMOS區(qū)域的第二界面層、第二偽柵極層和第二柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中分別形成屬于NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì) 層；c、移除所述PMOS區(qū)域的第二偽柵極層以形成第二開口，在所述第二開口中形成第二柵堆疊，所述第二柵堆疊包括第二柵介質(zhì)層、第二金屬柵極層和填充所述第二柵堆疊中間的間隙的第二應(yīng)力層，所述第二柵介質(zhì)層和第二金屬柵極層覆蓋所述第二開口的側(cè)壁和所述第二界面層，所述第二應(yīng)力層為具有拉應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述NMOS區(qū)域的第一偽柵極層以形成第一開口，在所述第一開口中形成第一柵堆疊，所述第一柵堆疊包括第一柵介質(zhì)層、第一金屬柵極層和填充所述第一柵堆疊中間的間隙的第一應(yīng)力層，所述第一柵介質(zhì)層和第一金屬柵極層覆蓋所述第一開口的側(cè)壁和所述第一界面層，所述第一應(yīng)力層為具有壓應(yīng)力性質(zhì)的應(yīng)力材料；e、移除所述第一柵堆疊側(cè)墻，以提高所述NMOS區(qū)域的溝道區(qū) 的拉應(yīng)力，移除所述第二柵堆疊側(cè)墻，以提高所述PMOS區(qū)域的溝道區(qū)的壓應(yīng)力；f、在所述 NMOS區(qū)域的第一柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻；在所述PMOS區(qū)域的第二柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。此外，本發(fā)明還提供一種具有改善的載流子遷移率的后柵工藝N型場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成界面層、偽柵極層和柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中形成源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層；C、移除所述偽柵極層以形成開口，在所述開口中形成柵堆疊，所述柵堆疊包括柵介質(zhì)層、金屬柵極層和填充所述柵堆疊中間的間隙的應(yīng)力層，所述應(yīng)力層為具有壓應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述柵堆疊側(cè)墻，以提高所述器件的溝道區(qū)的拉應(yīng)力；e、在所述柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。以及一種具有改善的載流子遷移率的后柵工藝P型場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成界面層、偽柵極層和柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中形成源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層；C、移除所述偽柵極層以形成開口，在所述開口中形成柵堆疊，所述柵堆疊包括柵介質(zhì)層、金屬柵極層和填充所述柵堆疊中間的間隙的應(yīng)力層，所述柵介質(zhì)層和金屬柵極層覆蓋所述開口的側(cè)壁和所述界面層，所述應(yīng)力層為具有拉應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述柵堆疊側(cè) 墻，以提高所述器件的溝道區(qū)的拉應(yīng)力；e、在所述柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。通過本發(fā)明的器件和制造方法，可以在器件尺寸持續(xù)縮小的情況下，將應(yīng)力最大限度地施加到NMOS器件和/或PMOS器件的溝道中來提高器件性能。

圖1-15示出了根據(jù)本發(fā)明的實(shí)施例的場效應(yīng)晶體管器件的不同階段的示意性截面圖；圖16示出了根據(jù)本發(fā)明的實(shí)施例的場效應(yīng)晶體管的制造方法的流程圖；圖17-M示出了根據(jù)本發(fā)明的另一實(shí)施例的場效應(yīng)晶體管器件的不同階段的示意性截面圖；圖25示出了根據(jù)本發(fā)明的另一實(shí)施例的場效應(yīng)晶體管的制造方法的流程圖。
具體實(shí)施例方式下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本發(fā)明。如上所述，溝道區(qū)被置于拉應(yīng)力下時，能夠改進(jìn)N型場效應(yīng)晶體管(NMOQ器件的性能；而溝道區(qū)被置于壓應(yīng)力下時，能夠改進(jìn)P型場效應(yīng)晶體管(PM0Q器件的性能。在本發(fā)明的實(shí)施例中，利用柵替代工藝通過分別在NMOS的柵堆疊中間的間隙中形成具有壓應(yīng)力性質(zhì)的第一應(yīng)力層和在PMOS的柵堆疊中間的間隙中形成具有拉應(yīng)力性質(zhì)的第二應(yīng)力層；并且在形成所述應(yīng)力層后，移除PMOS和NMOS器件的柵堆疊的側(cè)墻以便釋放所述應(yīng)力到溝道區(qū)，進(jìn)而提升NMOS器件溝道區(qū)的拉應(yīng)力和PMOS器件溝道區(qū)的壓應(yīng)力。特別地，可以在 NMOS器件和PMOS器件的所述柵堆疊側(cè)壁以及部分源極區(qū)和漏極區(qū)的上方形成具有相反應(yīng) 力性質(zhì)的應(yīng)力層，以便進(jìn)一步提高NMOS器件的拉應(yīng)力和PMOS器件的壓應(yīng)力。S卩，對于NMOS 器件可以沉積具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻和對于PMOS器件沉積具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。通過本發(fā)明的器件和制造方法，可以在器件尺寸持續(xù)縮小的情況下，將應(yīng)力最大限度地施加到NMOS器件和PMOS器件的溝道中來提高器件性能。參考圖15，圖15示出了根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)圖。所述器件通過柵替代和側(cè)墻替代工藝制成。所謂柵替代工藝是指先形成偽柵極，并對所述器件進(jìn)行源/漏注入和源/漏退火，以激活源漏摻雜，在形成源極區(qū)和漏極區(qū)后去除所述偽柵極并形成新的屬于NMOS區(qū)域和PMOS區(qū)域的柵堆疊。所謂側(cè)墻替代工藝是指，先在所述NMOS區(qū)域和PMOS區(qū)域的柵堆疊側(cè)壁形成偽側(cè)墻，并在適當(dāng)?shù)臅r候去除所述偽側(cè)墻，根據(jù)器件的設(shè)計需要形成新的側(cè)墻。下面將詳細(xì)描述根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。所述器件具有包括 NMOS區(qū)域202和PMOS區(qū)域204的半導(dǎo)體襯底200，其中所述NMOS區(qū)域202與所述PMOS區(qū) 域204由隔離區(qū)206相互隔離。在本實(shí)施例中，襯底200包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者η型襯底)，襯底200可以包括各種摻雜配置。其他例子的襯底200還可以包括其他基本半導(dǎo)體，例如鍺和金剛石。或者，襯底200可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底200可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。在本實(shí)施方式中示意性給出一個隔離區(qū)206，具有多個隔離區(qū)206的器件結(jié)構(gòu)可以根據(jù)本發(fā)明提供的結(jié)構(gòu)周期性重復(fù)而成。在本實(shí)施例中，隔離區(qū)206按照本領(lǐng)域內(nèi)的常規(guī)方法形成，可以是例如利用光刻技術(shù)在半導(dǎo)體襯底200的待形成器件的表面上形成掩膜，通過掩膜的開口刻蝕襯底以形成溝槽，然后利用SiO2介質(zhì)材料填充該溝槽，如圖1所
7J\ ο所述器件還包括屬于NMOS區(qū)域的源/漏極區(qū)214和屬于PMOS區(qū)域的源/漏極區(qū) 217，以及在所述源極區(qū)和漏極區(qū)中間的溝道區(qū)215。所述源/漏極區(qū)214、217可以通過根據(jù)期望的晶體管結(jié)構(gòu)，注入η型或ρ型摻雜物或雜質(zhì)到襯底200中而形成，源/漏極區(qū)214 可以是N型摻雜，例如Si:C，其中為0. 2-2%，源/漏極區(qū)217可以是P型摻雜，例如 SiGe，其中Ge為20-70%。源/漏極區(qū)214、217可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成。由于本發(fā)明應(yīng)用柵替代工藝，因此源極和漏極214、217先于所述 NMOS和PMOS區(qū)域的柵堆疊而形成，可以利用通常的半導(dǎo)體加工工藝和步驟，對所述器件進(jìn) 行熱退火，以激活源極和漏極214、217中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領(lǐng)域技術(shù)人員所知曉的工藝進(jìn)行。所述器件還包括形成于所述NMOS區(qū)域202上的第一柵堆疊和形成于所述PMOS區(qū) 域204上的第二柵堆疊，其中，所述第一柵堆疊包括第一柵介質(zhì)層232 ；在所述第一柵介質(zhì) 層232上的第一金屬柵極層234和具有壓應(yīng)力性質(zhì)的第一應(yīng)力層236，所述第一應(yīng)力層236 填充所述第一柵堆疊中間的間隙；所述第二柵堆疊包括第二柵介質(zhì)層226 ；在所述第二柵介質(zhì)層上的第二金屬柵極層2 和具有拉應(yīng)力性質(zhì)的第二應(yīng)力層230，所述第二應(yīng)力層230 填充所述第二柵堆疊中間的間隙。其中，所述第一柵介質(zhì)層232可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, La203,厚度優(yōu)選為大約l_5nm。所述第一金屬柵極層2；34可以為N型金屬，包括但不限于TaC, TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, Nil^。優(yōu)選地，所述第一金屬柵極層234的功函數(shù)接近Si的導(dǎo)帶邊沿，例如距Si導(dǎo)帶邊的距離小于0. &V，厚度優(yōu)選為大約l-5nm。所述第一應(yīng)力層236填充所述第一柵堆疊中間的間隙，所述第一應(yīng)力層236包括具有壓應(yīng)力性質(zhì)的材料，例如TiAl，可以通
11過濺射TiAl來形成。所述第二柵介質(zhì)層2 可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, A1203，厚度優(yōu)選為大約l-5nm。所述第二金屬柵極層 2 可以為 P 型金屬，包括但不限于 MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt，Ru, Ir，Mo, HfRu, RuOx。優(yōu)選地，所述金屬柵極層228的功函數(shù)接近Si的價帶邊沿，例如距Si價帶邊的距離小于0. 2eV,厚度優(yōu)選為大約l-5nm。所述第二應(yīng)力層230填充所述第二柵堆疊中間的間隙，所述第二應(yīng)力層230包括具有拉應(yīng)力性質(zhì)的材料，例如可以通過在所述柵堆疊中間的間隙中沉積Ti和Al，并在大約300-500°C下進(jìn)行大約l-20s秒熱退火來形成拉應(yīng)力性質(zhì)的TiAl。如圖2-4所示，所述第一柵堆疊通過首先在襯底上形成屬于NMOS區(qū)域的第一偽柵極層208，例如多晶硅和第一側(cè)墻216，例如氮化物，如氮化硅。而后去除所述偽柵極層208 以形成開口，并在所述開口中形成第一柵介質(zhì)層232、第一金屬柵極層234和第一應(yīng)力層 236來形成。相同地，所述第二柵堆疊通過首先在襯底上形成屬于PMOS區(qū)域的第二偽柵極介質(zhì)層208和第二側(cè)墻216，而后去除所述偽柵極層208以形成開口，并在所述開口中形成第二柵介質(zhì)層226、第二金屬柵極層2 和第二應(yīng)力層230來形成，如圖7-8所示。所述第一和第二偽柵極層208和側(cè)墻216可以例如首先在NMOS區(qū)域202和PMOS 區(qū)域204的襯底表面沉積例如l-3nm的界面層212，所述界面層可以是例如氧化物層，如 Si02。之后在所述界面層上沉積偽柵極層208，例如多晶硅，厚度大約為50-120nm，再沉積刻蝕保護(hù)層，進(jìn)行柵光刻以形成第一偽柵極層和第二偽柵極層208。所述第一側(cè)墻和第二側(cè) 墻216可以通過在所述界面層212上沉積氮化物層，而后進(jìn)行反應(yīng)離子刻蝕來形成。所述界面層212可以在后續(xù)的加工過程同為器件的源漏極及其擴(kuò)展區(qū)提供刻蝕保護(hù)。特別地，所述器件還包括在所述襯底上和所述第一柵堆疊和第二柵堆疊之間的層間介質(zhì)層，如圖5-6所示。所述層間介質(zhì)包括氮化物層220，例如10-30nm和氧化物層222，例如10-30nm?？梢酝ㄟ^分別沉積(CVD，PECVD)氮化物層220以及氧化物層222，再進(jìn)行化學(xué)機(jī)械平坦化工序來暴露所述第一偽柵極層和第二偽柵極層的上表面來形成所述層間介質(zhì)層。特別地，所述第二柵堆疊可以先于所述第一柵堆疊形成，以避免所述第二應(yīng)力層 230的熱退火過程致使第一柵堆疊中的材料和層導(dǎo)致劣化。即首先利用刻蝕保護(hù)層將NMOS 區(qū)域保護(hù)起來并暴露PMOS區(qū)域，對PMOS區(qū)域的偽柵極層208進(jìn)行刻蝕以形成開口，并在所述開口中形成第二柵介質(zhì)層226、金屬柵極層2 和應(yīng)力層230，進(jìn)行熱退火以反映形成具有拉應(yīng)力性質(zhì)的TiAl。而后，利用刻蝕保護(hù)層將PMOS區(qū)域保護(hù)起來并暴露NMOS區(qū)域，對 NMOS區(qū)域的偽柵極層208進(jìn)行刻蝕以形成開口，并在所述開口中形成第一柵介質(zhì)層232、金屬柵極層234和具有壓應(yīng)力性質(zhì)的第一應(yīng)力層236。所述器件還包括在所述第一柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻240 ；以及在所述第二柵堆疊的側(cè)壁形成的具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻對4。所述第三應(yīng)力側(cè)墻240為與所述第一應(yīng)力236層具有相反應(yīng)力性質(zhì)的材料形成，即具有拉應(yīng)力性質(zhì)的材料，例如拉應(yīng)力氮化物層，如Si3N4。所述第四應(yīng)力側(cè)墻244為與所述第二應(yīng)力層230具有相反應(yīng)力性質(zhì)的材料形成，即具有壓應(yīng)力性質(zhì)的材料，例如壓應(yīng)力氮化物層，如Si3N4。所述第三應(yīng)力側(cè)墻240和第四應(yīng)力側(cè)墻244通過去除所述第一側(cè)墻216和第二側(cè)墻216后在所述第一柵堆疊和第二柵堆疊的側(cè)壁分別沉積拉應(yīng)力性質(zhì)的材料和壓應(yīng)力性質(zhì)的材料來形成，如圖9-15所示?？梢酝ㄟ^例如反應(yīng)離子刻蝕(RIE)來去除所述第一側(cè)墻和第二側(cè)墻216，如圖9所示。特別地，在所述反應(yīng)離子刻蝕之前可以在第一和第二柵堆疊的表面沉積刻蝕保護(hù)層，例如氧化物層238，以保護(hù)所述第一和第二柵堆疊。由于在NMOS區(qū)域的第一柵堆疊中包含具有壓應(yīng)力性質(zhì)的第一應(yīng)力層236，例如 TiAl層。因此，當(dāng)去除NMOS區(qū)域的第一側(cè)墻216后，側(cè)墻216施加的反作用力得以去除，壓應(yīng)力性質(zhì)的TiAl層得以釋放，致使NMOS區(qū)域的溝道區(qū)215的拉應(yīng)力將得以提升，從而改善電子的遷移率，提高器件性能。相同地，當(dāng)去除PMOS區(qū)域的第二側(cè)墻216后，側(cè)墻216施加的反作用力得以去除，拉應(yīng)力性質(zhì)的TiAl層得以釋放，致使PMOS區(qū)域的溝道區(qū)215的壓應(yīng) 力將得以提升，從而改善空穴的遷移率，提高器件性能。在所述第一柵堆疊的側(cè)壁形成具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻M0，例如具有拉應(yīng)力性質(zhì)的氮化物。特別地，所述第三應(yīng)力側(cè)墻還包括位于所述NMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第一柵堆疊的部分。在所述第二柵堆疊的側(cè)壁形成具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻M4，例如具有壓應(yīng)力性質(zhì)的氮化物。特別地，所述第四應(yīng)力側(cè)墻244還包括位于所述PMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第二柵堆疊的部分。例如，可以通過如下方式形成第三和第四應(yīng)力側(cè)墻M0J44。首先如圖10所示，在 NMOS和PMOS區(qū)域上沉積具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻M0，厚度大約為10-30nm，所述第三應(yīng)力側(cè)墻覆蓋整個器件，即包括在所述NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)之上，覆蓋所述層間介質(zhì)層和第一、第二柵堆疊的上表面的部分。后在所述第三應(yīng)力側(cè)墻240上沉積刻蝕保護(hù)層M2，例如可以為氧化物層，如氧化硅，厚度大約為5-15nm。而后如圖11所示，進(jìn)行光刻以便在NMOS區(qū)域上形成光刻保護(hù)層。而后進(jìn)行刻蝕，例如RIE以去除PMOS區(qū)域上的刻蝕保護(hù)層M2，保留NMOS區(qū)域上的刻蝕保護(hù)層M2。之后去除NMOS區(qū)域上殘留的光刻保護(hù)層。如圖12所示，進(jìn)行RIE以選擇性去除未被刻蝕保護(hù)層242覆蓋的第三應(yīng)力側(cè)墻 MO，例如拉應(yīng)力性質(zhì)的氮化物層?？梢圆捎门c上述方法相同的方式來形成第四應(yīng)力側(cè)墻M4。即首先在NMOS和PMOS 區(qū)域上沉積具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻對4，厚度大約為10-30nm，所述第四應(yīng)力側(cè)墻覆蓋整個器件，即包括在所述NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)之上，覆蓋所述層間介質(zhì) 層和第一、第二柵堆疊的上表面的部分，如圖13所示。后在所述第四應(yīng)力側(cè)墻244上沉積刻蝕保護(hù)層M6，例如可以為氧化物層，如氧化硅，厚度大約為5-15nm。而后進(jìn)行光刻以便在PMOS區(qū)域上形成光刻保護(hù)層。而后進(jìn)行刻蝕，例如RIE以去除NMOS區(qū)域上的刻蝕保護(hù) 層對6，保留PMOS區(qū)域上的刻蝕保護(hù)層M6，如圖14所示。之后去除NMOS區(qū)域上殘留的光刻保護(hù)層。進(jìn)行RIE以選擇性去除未被刻蝕保護(hù)層246覆蓋的第四應(yīng)力側(cè)墻M4，例如壓應(yīng) 力性質(zhì)的氮化物層。所述第三應(yīng)力側(cè)墻240與通常的拉應(yīng)力帽作用一樣相同，可以進(jìn)一步提高所述 NMOS器件溝道區(qū)的拉應(yīng)力，從而改善電子的遷移率，提高器件性能。同理，所述四應(yīng)力側(cè)墻 244與通常的壓應(yīng)力帽作用相同一樣，可以進(jìn)一步提高所述PMOS器件溝道區(qū)的壓應(yīng)力，從而改善空穴的遷移率，提高器件性能。進(jìn)行化學(xué)機(jī)械平坦化工藝(CMP)以平坦化所述半導(dǎo)體襯底的表面。
13
所述器件還可以包括在所述NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層中形成的接觸孔對8。可以覆蓋所述器件的上表面、在所述NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)的上方進(jìn)行光刻，以形成光刻保護(hù)層。進(jìn)行RIE來形成接觸孔M8。所述接觸孔 248可以設(shè)置在距離NMOS和PMOS區(qū)域的柵堆疊或所述第三/第四側(cè)墻大約10-50nm的范圍內(nèi)。在所述接觸孔中形成的TiN層和鎢接觸材料。特別地，可以在進(jìn)行NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)的摻雜和退火后，在所述源極區(qū)和漏極區(qū)中形成金屬硅化物，例如NiPtSi或者CoSi2。舉例來說可以通過在襯底上沉積大約3-12nm的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成，以便調(diào)節(jié)隨后形成的接觸孔的接觸電阻。以上已經(jīng)描述了根據(jù)本發(fā)明的具有改善的載流子遷移率的柵替代工藝場效應(yīng)晶體管器件的結(jié)構(gòu)。下面將根據(jù)圖16所示的流程圖描述本發(fā)明的場效應(yīng)晶體管器件的制造方法。在步驟a，提供具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底。如圖1所示，在半導(dǎo)體襯底200上形成有匪OS區(qū)域202和PMOS區(qū)域204，其中所述NMOS區(qū)域202與所述PMOS區(qū)域204由隔離區(qū)206相互隔離。在本實(shí)施例中，襯底200包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者η型襯底)，襯底200可以包括各種摻雜配置。其他例子的襯底200還可以包括其他基本半導(dǎo)體，例如鍺和金剛石?；蛘?，襯底200可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底200可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。在本實(shí)施方式中示意性給出一個隔離區(qū)206，具有多個隔離區(qū)206的器件結(jié)構(gòu)可以根據(jù)本發(fā)明提供的結(jié)構(gòu)周期性重復(fù)而成。在本實(shí)施例中，隔離區(qū)206按照本領(lǐng)域內(nèi)的常規(guī)方法形成，可以是例如利用光刻技術(shù)在半導(dǎo)體襯底200的待形成器件的表面上形成掩膜，通過掩膜的開口刻蝕襯底以形成溝槽，然后利用SiO2介質(zhì)材料填充該溝槽。而后在步驟b、在所述半導(dǎo)體襯底200上形成屬于NMOS區(qū)域202的第一界面層 212、第一偽柵極層208和第一柵堆疊側(cè)墻216和屬于PMOS區(qū)域的第二界面層212、第二偽柵極層208和第二柵堆疊側(cè)墻216，以及在所述半導(dǎo)體襯底中分別形成屬于NMOS區(qū)域的源極區(qū)214和漏極區(qū)214以及屬于PMOS區(qū)域的源極區(qū)217和漏極區(qū)217以及在所述源極區(qū) 和漏極區(qū)中間的溝道區(qū)215和覆蓋所述器件的層間介質(zhì)層。所述第一和第二界面層212、第一和第二偽柵極層208和側(cè)墻216可以例如圖2所示首先在NMOS區(qū)域202和PMOS區(qū)域204的襯底表面沉積例如l_3nm的界面層212，所述界面層可以是例如氧化物層，如Si02。所述界面層212可以在后續(xù)的加工過程同為器件的源漏極及其擴(kuò)展區(qū)提供刻蝕保護(hù)。之后在所述界面層上沉積偽柵極層208，例如多晶硅，厚度大約為50-120nm，再沉積刻蝕保護(hù)層，進(jìn)行柵光刻以形成第一偽柵極層和第二偽柵極層 208，如圖3所示。所述第一側(cè)墻和第二側(cè)墻216可以通過在所述界面層212上沉積氮化物層，而后進(jìn)行反應(yīng)離子刻蝕來形成，如圖4所示。所述源/漏極區(qū)214、217可以通過根據(jù)期望的晶體管結(jié)構(gòu)，注入ρ型或η型摻雜物或雜質(zhì)到襯底200中而形成。源/漏極區(qū)214可以是N型摻雜，例如Si :C，其中
為0. 2-2%，源/漏極區(qū)217可以是P型摻雜，例如SiGe，其中Ge為20-70%。源/漏極區(qū)214、217可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成。可以利用通常的半導(dǎo)體加工工藝和步驟，對所述器件進(jìn)行熱退火，以激活源極和漏極214、217中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領(lǐng)域技術(shù)人員所知曉的工藝進(jìn)行，優(yōu)選地，可以使用尖峰退火，例如大約1000-1100°C或者激光退火，來激活源極和漏極214、217中的摻雜，如圖4所示。特別地，可以在進(jìn)行NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)的摻雜和退火后，在所述源極區(qū)和漏極區(qū)中形成金屬硅化物，例如NiPtSi。舉例來說可以通過在襯底上沉積大約 3-12nm的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成，以便調(diào)節(jié)隨后形成的接觸孔的接觸電阻?？梢栽谒鲆r底上和所述第一柵堆疊和第二柵堆疊之間的層間介質(zhì)層，如圖5-6 所示。所述層間介質(zhì)包括氮化物層220，例如10-30nm和氧化物層222，例如10-30nm。可以通過分別沉積氮化物層220以及氧化物層222，再進(jìn)行化學(xué)機(jī)械平坦化工序來暴露所述第一偽柵極層和第二偽柵極層的上表面來形成所述層間介質(zhì)層。而后進(jìn)入步驟C、移除所述PMOS區(qū)域的第二偽柵極層208以形成第二開口，在所述第二開口中形成第二柵堆疊，所述第二柵堆疊包括第二柵介質(zhì)層226、第二金屬柵極層2 和填充所述第二柵堆疊中間的間隙的第二應(yīng)力層230，所述第二柵介質(zhì)層2 和第二金屬柵極層2 覆蓋所述第二開口的側(cè)壁和所述第二界面層212，所述第二應(yīng)力層230為具有拉應(yīng)力性質(zhì)的應(yīng)力材料。如圖7所示，首先在器件上沉積一層刻蝕保護(hù)層224，例如氧化物層，如氧化硅，厚度大約為5-20nm，進(jìn)行光刻在NMOS區(qū)域上形成掩膜保護(hù)層(圖中未示出)。而后進(jìn)行刻蝕以去除PMOS區(qū)域上的刻蝕保護(hù)層224，從而暴露PMOS區(qū)域，再去除所述NMOS區(qū)域上的掩模保護(hù)層。進(jìn)行例如反應(yīng)離子刻蝕RIE來去除第二偽柵極層208，以形成開口。在所述開口中形成第二柵介質(zhì)層226、金屬柵極層2 和應(yīng)力層230。所述第二柵介質(zhì)層2 可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, A1203，厚度優(yōu)選為大約l-5nm。所述第二金屬柵極層 2 可以為 P 型金屬，包括但不限于 MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt，Ru, Ir，Mo, HfRu, RuOx。優(yōu)選地，所述金屬柵極層228的功函數(shù)接近Si的價帶邊沿，例如距Si價帶邊的距離小于0. 2eV,厚度優(yōu)選為大約l-5nm。所述第二應(yīng)力層230填充所述第二柵堆疊中間的間隙，所述第二應(yīng)力層230包括具有拉應(yīng)力性質(zhì)的材料，例如可以通過在所述柵堆疊中間的間隙中沉積Ti和Al，并在大約300-500°C下進(jìn)行大約1-20秒熱退火來形成拉應(yīng)力性質(zhì)的TiAl。而后在步驟d:移除所述NMOS區(qū)域的第一偽柵極層以形成第一開口，在所述第一開口中形成第一柵堆疊，所述第一柵堆疊包括第一柵介質(zhì)層、第一金屬柵極層和填充所述第一柵堆疊中間的間隙的第一應(yīng)力層，所述第一柵介質(zhì)層和第一金屬柵極層覆蓋所述第一開口的側(cè)壁和所述第一界面層，所述第一應(yīng)力層為具有壓應(yīng)力性質(zhì)的應(yīng)力材料。如圖8所示，在器件上沉積一層刻蝕保護(hù)層224，例如氧化物層，如氧化硅，厚度大約為5-20nm，進(jìn)行光刻在PMOS區(qū)域上形成掩膜保護(hù)層(圖中未示出)。而后進(jìn)行刻蝕以去除NMOS區(qū)域上的刻蝕保護(hù)層224，從而暴露NMOS區(qū)域，再去除所述PMOS區(qū)域上的掩模保護(hù) 層。進(jìn)行例如反應(yīng)離子刻蝕RIE來去除第一偽柵極層208，以形成開口。在所述開口中形成
15第一柵介質(zhì)層232、金屬柵極層234和應(yīng)力層236。所述第一柵介質(zhì)層232可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Ti02，&02，La203，厚度優(yōu)選為大約1_5歷。所述第一金屬柵極層 234 可以為 N 型金屬，包括但不限于 TaC, TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, Nil^。優(yōu)選地，所述第一金屬柵極層234的功函數(shù)接近Si的導(dǎo)帶邊沿，例如小于距 Si導(dǎo)帶邊的距離0. 2eV,厚度優(yōu)選為大約l-5nm。所述第一應(yīng)力層236填充所述第一柵堆疊中間的間隙，所述第一應(yīng)力層236包括具有壓應(yīng)力性質(zhì)的材料，例如TiAl，可以通過濺射 TiAl來形成。特別地，所述第二柵堆疊可以先于所述第一柵堆疊形成，以避免所述第二應(yīng)力層 230的熱退火過程致使第一柵堆疊中的材料和層導(dǎo)致劣化。而后進(jìn)入步驟e、移除所述第一柵堆疊側(cè)墻216，以提高所述NMOS區(qū)域的溝道區(qū)的拉應(yīng)力，移除所述第二柵堆疊側(cè)墻216，以提高所述PMOS區(qū)域的溝道區(qū)的壓應(yīng)力?？梢酝ㄟ^例如反應(yīng)離子刻蝕(RIE)來可選擇地去除所述第一側(cè)墻和第二側(cè)墻 216，如圖9所示。特別地，在所述反應(yīng)離子刻蝕之前可以在第一和第二柵堆疊的表面沉積刻蝕保護(hù)層，例如氧化物層238，以保護(hù)所述第一和第二柵堆疊。這樣可以設(shè)置反應(yīng)離子刻蝕來刻蝕第一側(cè)墻和第二側(cè)墻的材料，如氮化物層而不會刻蝕堆疊表面的刻蝕保護(hù)層，如氧化物層238。由于在NMOS區(qū)域的第一柵堆疊中包含具有壓應(yīng)力性質(zhì)的第一應(yīng)力層236，例如 TiAl層。因此，當(dāng)去除NMOS區(qū)域的第一側(cè)墻216后，側(cè)墻216施加的反作用力得以去除，壓應(yīng)力性質(zhì)的TiAl層得以釋放，致使NMOS區(qū)域的溝道區(qū)215的拉應(yīng)力將得以提升，從而改善電子的遷移率，提高器件性能。相同地，當(dāng)去除PMOS區(qū)域的第二側(cè)墻216后，側(cè)墻216施加的反作用力得以去除，拉應(yīng)力性質(zhì)的TiAl層得以釋放，致使PMOS區(qū)域的溝道區(qū)215的壓應(yīng) 力將得以提升，從而改善空穴的遷移率，提高器件性能。此后，方法進(jìn)入步驟f 在所述NMOS區(qū)域的第一柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì) 的第三應(yīng)力側(cè)墻；在所述PMOS區(qū)域的第二柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)
掉丄回ο例如，可以通過如下方式形成第三和第四應(yīng)力側(cè)墻M0J44。首先如圖10所示，在 NMOS和PMOS區(qū)域上沉積具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻M0，厚度大約為10-30nm，所述第三應(yīng)力側(cè)墻覆蓋整個器件，即包括在所述NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)之上，覆蓋所述層間介質(zhì)層和第一、第二柵堆疊的上表面的部分。后在所述第三應(yīng)力側(cè)墻240上沉積刻蝕保護(hù)層M2，例如可以為氧化物層，如氧化硅，厚度大約為5-15nm。而后如圖11所示，進(jìn)行光刻以便在NMOS區(qū)域上形成光刻保護(hù)層。而后進(jìn)行刻蝕，例如RIE以去除PMOS區(qū)域上的刻蝕保護(hù)層M2，保留NMOS區(qū)域上的刻蝕保護(hù)層M2。之后去除NMOS區(qū)域上殘留的光刻保護(hù)層。如圖12所示，進(jìn)行RIE以選擇性去除未被刻蝕保護(hù)層242覆蓋的第三應(yīng)力側(cè)墻 M0，例如拉應(yīng)力性質(zhì)的氮化物層，而選擇性地不刻蝕柵堆疊上的氧化物層和源極區(qū)、漏極區(qū)上方的金屬硅化物?？梢圆捎门c上述方法相同的方式來形成第四應(yīng)力側(cè)墻M4。即首先在NMOS和PMOS 區(qū)域上沉積具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻對4，厚度大約為10-30nm，所述第四應(yīng)力側(cè)墻覆蓋整個器件，即包括在所述NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)之上，覆蓋所述層間介質(zhì)
16層和第一、第二柵堆疊的上表面的部分，如圖13所示。后在所述第四應(yīng)力側(cè)墻244上沉積刻蝕保護(hù)層M6，例如可以為氧化物層，如氧化硅，厚度大約為5-15nm。而后進(jìn)行光刻以便在PMOS區(qū)域上形成光刻保護(hù)層。而后進(jìn)行刻蝕，例如RIE以去除NMOS區(qū)域上的刻蝕保護(hù) 層對6，保留PMOS區(qū)域上的刻蝕保護(hù)層M6，如圖14所示。之后去除NMOS區(qū)域上殘留的光刻保護(hù)層。進(jìn)行RIE以選擇性去除未被刻蝕保護(hù)層246覆蓋的第四應(yīng)力側(cè)墻M4，例如壓應(yīng) 力性質(zhì)的氮化物層，而選擇性地不刻蝕柵堆疊上的氧化物層和源極區(qū)、漏極區(qū)上方的金屬硅化物?？蛇x擇地，可以在沉積第三應(yīng)力側(cè)墻240之前沉積刻蝕停止層，例如厚度大約為 3-5nm的氧化物層(圖中未示出)，以便在刻蝕第三應(yīng)力側(cè)墻時作為刻蝕停止層?？蛇x擇地，也可以在后續(xù)的接觸孔248形成之前進(jìn)行化學(xué)機(jī)械平坦化工藝以便將第三應(yīng)力側(cè)墻240和第四應(yīng)力側(cè)墻M4中相重疊的部分去除，如圖14所示。所述第三應(yīng)力側(cè)墻240與通常的拉應(yīng)力帽層作用相同，可以進(jìn)一步提高所述NMOS 器件溝道區(qū)的拉應(yīng)力，從而改善電子的遷移率，提高器件性能。所述四應(yīng)力側(cè)墻244與通常的壓應(yīng)力帽層作用相同，可以進(jìn)一步提高所述PMOS器件溝道區(qū)的壓應(yīng)力，從而改善空穴的遷移率，提高器件性能。進(jìn)行化學(xué)機(jī)械平坦化工藝(CMP)以平坦化所述半導(dǎo)體襯底的表面。而后，可選擇地，所述方法還可以包括在所述NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層中形成接觸孔248的步驟?？梢愿采w所述器件的上表面、在所述 NMOS和PMOS區(qū)域的源極區(qū)和漏極區(qū)的上方進(jìn)行光刻，以形成光刻保護(hù)層。進(jìn)行RIE來形成接觸孔對8。所述接觸孔248可以設(shè)置在距離NMOS和PMOS區(qū)域的柵堆疊或所述第三/第四側(cè)墻大約10-50nm的范圍內(nèi)。在所述接觸孔中形成的TiN層和鎢接觸材料。以上已經(jīng)根據(jù)本發(fā)明的實(shí)施例描述了應(yīng)用本發(fā)明的CMOS器件的結(jié)構(gòu)和形成方法。然而在一些應(yīng)用中，需要使用特定類型的MOSFET器件，例如N型場效應(yīng)晶體管器件或 P型場效應(yīng)晶體管器件。例如，在NAND柵門電路中會使用到N型場效應(yīng)晶體管。本發(fā)明的實(shí)施例也可以提供特定類型的MOSFET及其形成方法，以便在這些特定應(yīng)用中提供具有改善的載流子遷移率的MOSFET器件及其形成方法。這些方案本領(lǐng)域的技術(shù)人員可以通過閱讀上面的具體實(shí)施方式
的內(nèi)容而容易地獲得。下面將結(jié)合附圖以N型場效應(yīng)晶體管器件為例詳細(xì)介紹其構(gòu)造其形成方法的說明。其中相同的附圖標(biāo)記代表相同或者相似的器件或者步驟。以下的器件及其形成方法的描述也適用于P型場效應(yīng)晶體管器件及其形成方法，除非特別聲明。如圖23所示，所述場效應(yīng)晶體管包括襯底300。在本實(shí)施例中，襯底300包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者 η型襯底)，襯底300可以包括各種摻雜配置。其他例子的襯底300還可以包括其他基本半導(dǎo)體，例如鍺和金剛石。或者，襯底300可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底300可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。所述器件還包括在襯底中的源極區(qū)和漏極區(qū)314，以及在所述源極區(qū)和漏極區(qū)中間的溝道區(qū)315。對于NMOS而言，所述源/漏極區(qū)314為N型摻雜，例如Si:C，其中為 0. 2-2%。對于PMOS而言，所述源/漏極區(qū)314為P型摻雜，例如SiGe，其中Ge為20-70%。源/漏極區(qū)314可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成。由于本發(fā)明應(yīng)用柵替代工藝，因此源極和漏極314先于所述柵堆疊而形成，可以利用通常的半導(dǎo) 體加工工藝和步驟，對所述器件進(jìn)行熱退火，以激活源極和漏極314中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領(lǐng)域技術(shù)人員所知曉的工藝進(jìn)行。所述器件還包括形成于襯底300上的柵堆疊，其中，所述柵堆疊包括柵介質(zhì)層 332 ；在所述柵介質(zhì)層332上的金屬柵極層334和具有應(yīng)力性質(zhì)的應(yīng)力層336，所述應(yīng)力層 336填充所述柵堆疊中間的間隙。對于NMOS而言，所述柵介質(zhì)層332可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, La203,厚度優(yōu)選為大約l_5nm。所述金屬柵極層3；34可以為N型金屬，包括但不限于TaC, TiN, TaTbN, TaErN，TaYbN, TaSiN, HfSiN, MoSi^RuTi^NilX。優(yōu)選地，所述金屬柵極層334的功函數(shù)接近Si的導(dǎo)帶邊沿，例如距Si 導(dǎo)帶邊的距離小于0. 2eV,厚度優(yōu)選為大約l-5nm。所述應(yīng)力層336填充所述柵堆疊中間的間隙，所述應(yīng)力層336包括具有壓應(yīng)力性質(zhì)的材料，例如TiAl，可以通過濺射TiAl來形成。對于PMOS而言，柵介質(zhì)層332可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, A1203,厚度優(yōu)選為大約l-5nm。所述金屬柵極層 3；34 可以為 P 型金屬，包括但不限于 MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt，Ru, Ir，Mo, HfRu, RuOx。優(yōu)選地，所述金屬柵極層334的功函數(shù)接近Si的價帶邊沿，例如距Si價帶邊的距離小于0. 2eV,厚度優(yōu)選為大約l-5nm。所述應(yīng)力層336填充所述柵堆疊中間的間隙，所述應(yīng)力層336包括具有拉應(yīng)力性質(zhì)的材料，例如可以通過在所述柵堆疊中間的間隙中沉積Ti和Al，并在大約300-500°C下進(jìn)行大約l-20s秒熱退火來形成拉應(yīng)力性質(zhì)的TiAl。如圖17所示，所述柵堆疊通過首先在襯底上形成偽柵極層308，例如多晶硅和側(cè) 墻316，例如氮化物，如氮化硅。而后去除所述偽柵極層308以形成開口，并在所述開口中形成柵介質(zhì)層332、金屬柵極層334和應(yīng)力層336來形成。所述偽柵極層308和側(cè)墻316可以例如首先襯底表面沉積例如l-3nm的界面層 312，所述界面層可以是例如氧化物層，如Si02。之后在所述界面層上沉積偽柵極層308，例如多晶硅，厚度大約為50-120nm，再沉積刻蝕保護(hù)層，進(jìn)行柵光刻以形成偽柵極層308。所述側(cè)墻316可以通過在所述界面層312上沉積氮化物層，而后進(jìn)行反應(yīng)離子刻蝕來形成。所述界面層312可以在后續(xù)的加工過程同為器件的源漏極及其擴(kuò)展區(qū)提供刻蝕保護(hù)。特別地，所述器件還包括在所述襯底上的層間介質(zhì)層，如圖18-19所示。所述層間介質(zhì)包括氮化物層320，例如10-30nm和氧化物層322，例如10-30nm?？梢酝ㄟ^分別沉積 (CVDjPECVD)氮化物層320以及氧化物層322，再進(jìn)行化學(xué)機(jī)械平坦化工序來暴露所述偽柵極層的上表面來形成所述層間介質(zhì)層。對于NMOS而言，所述器件還包括在所述柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè) 墻340。所述應(yīng)力側(cè)墻340為與所述應(yīng)力層336具有相反應(yīng)力性質(zhì)的材料形成，即具有拉應(yīng) 力性質(zhì)的材料，例如拉應(yīng)力氮化物層，如Si3N4。對于PMOS而言，所述器件還包括在所述柵堆疊側(cè)壁的具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè) 墻340。所述應(yīng)力側(cè)墻340為與所述應(yīng)力層336具有相反應(yīng)力性質(zhì)的材料形成，即具有壓應(yīng) 力性質(zhì)的材料，例如壓應(yīng)力氮化物層，如Si 3N4。
所述應(yīng)力側(cè)墻340通過去除所述側(cè)墻316后在所述柵堆疊的側(cè)壁分別沉積拉應(yīng) 力性質(zhì)的材料和壓應(yīng)力性質(zhì)的材料來形成，如圖20-22所示?？梢酝ㄟ^例如反應(yīng)離子刻蝕 (RIE)來去除所述側(cè)墻316，如圖21所示。特別地，在所述反應(yīng)離子刻蝕之前可以在柵堆疊的表面沉積刻蝕保護(hù)層，例如氧化物層338，以保護(hù)所述柵堆疊。對于NMOS而言，由于柵堆疊中包含具有壓應(yīng)力性質(zhì)的應(yīng)力層336，例如TiAl層。因此，當(dāng)去除側(cè)墻316后，側(cè)墻316施加的反作用力得以去除，壓應(yīng)力性質(zhì)的TiAl層得以釋放，致使NMOS的溝道區(qū)315的拉應(yīng)力將得以提升，從而改善電子的遷移率，提高器件性能。對于PMOS而言，當(dāng)去除側(cè)墻316后，側(cè)墻316施加的反作用力得以去除，拉應(yīng)力性質(zhì)的TiAl層得以釋放，致使PMOS的溝道區(qū)315的壓應(yīng)力將得以提升，從而改善空穴的遷移率，提高器件性能。特別地，所述應(yīng)力側(cè)墻還包括覆蓋所述層間介質(zhì)層和柵堆疊的部分。對于NMOS而言，所述應(yīng)力側(cè)墻340與通常的拉應(yīng)力帽作用相同，可以進(jìn)一步提高所述NMOS器件溝道區(qū)的拉應(yīng)力，從而改善電子的遷移率，提高器件性能。同理，對于PMOS 而言，所述應(yīng)力側(cè)墻340與通常的壓應(yīng)力帽作用相同，可以進(jìn)一步提高所述PMOS器件溝道區(qū)的壓應(yīng)力，從而改善空穴的遷移率，提高器件性能。進(jìn)行化學(xué)機(jī)械平坦化工藝(CMP)以平坦化所述半導(dǎo)體襯底的表面。所述器件還可以包括在源極區(qū)和漏極區(qū)上方的層間介質(zhì)層中形成的接觸孔348。可以覆蓋所述器件的上表面、在所述源極區(qū)和漏極區(qū)的上方進(jìn)行光刻，以形成光刻保護(hù) 層。進(jìn)行RIE來形成接觸孔348。所述接觸孔348可以設(shè)置在距離柵堆疊或所述側(cè)墻大約 10-50nm的范圍內(nèi)。在所述接觸孔中形成的TiN層和鎢接觸材料。特別地，可以在進(jìn)行源極區(qū)和漏極區(qū)的摻雜和退火后，在所述源極區(qū)和漏極區(qū)中形成金屬硅化物，例如NiPtSi或者CoSi2。舉例來說可以通過在襯底上沉積大約3-12nm的 NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成，以便調(diào) 節(jié)隨后形成的接觸孔的接觸電阻。以上已經(jīng)描述了根據(jù)本發(fā)明的具有改善的載流子遷移率的柵替代工藝場效應(yīng)晶體管器件的結(jié)構(gòu)。下面將根據(jù)圖25所示的流程圖描述本發(fā)明的場效應(yīng)晶體管器件的制造方法。在步驟a，提供半導(dǎo)體襯底。如圖17所示，所述場效應(yīng)晶體管包括襯底300。在本實(shí)施例中，襯底300包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者 η型襯底)，襯底300可以包括各種摻雜配置。其他例子的襯底300還可以包括其他基本半導(dǎo)體，例如鍺和金剛石?；蛘?，襯底300可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底300可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。而后在步驟b、在所述半導(dǎo)體襯底上形成界面層、偽柵極層和柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中形成源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層。在所述半導(dǎo)體襯底300上形成界面層312、偽柵極層308、柵堆疊側(cè)墻316以及在所述半導(dǎo)體襯底中300形成源極區(qū)和漏極區(qū)314、覆蓋所述器件的層間介質(zhì)層以及在所述源極區(qū)和漏極區(qū)中間的溝道區(qū)215。
所述界面層312、偽柵極層308和側(cè)墻316可以例如圖17所示首先襯底300表面沉積例如l_3nm的界面層312，所述界面層312可以是例如氧化物層，如Si02。所述界面層 312可以在后續(xù)的加工過程同為器件的源漏極及其擴(kuò)展區(qū)提供刻蝕保護(hù)。之后在所述界面層上沉積偽柵極層308，例如多晶硅，厚度大約為50-120nm，再沉積刻蝕保護(hù)層，進(jìn)行柵光刻以形成偽柵極層308。所述源/漏極區(qū)314可以通過根據(jù)期望的晶體管結(jié)構(gòu)，注入ρ型或η型摻雜物或雜質(zhì)到襯底300中而形成。對于NMOS而言，所述源/漏極區(qū)314為N型摻雜，例如Si C，其中C%為0. 2-2%。對于PMOS而言，所述源/漏極區(qū)314為P型摻雜，例如SiGe，其中Ge為 20-70%。源/漏極區(qū)314可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成。由于本發(fā)明應(yīng)用柵替代工藝，因此源極和漏極314先于所述柵堆疊而形成，可以利用通常的半導(dǎo)體加工工藝和步驟，對所述器件進(jìn)行熱退火，以激活源極和漏極314中的摻雜，熱退火可以采用包括快速熱退火、尖峰退火等本領(lǐng)域技術(shù)人員所知曉的工藝進(jìn)行。優(yōu)選地，可以使用尖峰退火，例如大約1000-1100°C或者激光退火，來激活源極和漏極314中的摻雜。特別地，可以在源極區(qū)和漏極區(qū)的摻雜和退火后，在所述源極區(qū)和漏極區(qū)中形成金屬硅化物，例如NiPtSi。舉例來說可以通過在襯底上沉積大約3-12nm的NiPt，在大約 300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成，以便調(diào)節(jié)隨后形成的接觸孔的接觸電阻?？梢栽谒鲆r底上形成層間介質(zhì)層，如圖18-19所示。所述層間介質(zhì)包括氮化物層320，例如10-30nm和氧化物層322，例如10-30nm?？梢酝ㄟ^分別沉積氮化物層320以及氧化物層322，再進(jìn)行化學(xué)機(jī)械平坦化工序來暴露所述偽柵極層的上表面來形成所述層間介質(zhì)層。而后進(jìn)入步驟C、移除所述偽柵極層308以形成開口，在所述開口中形成柵堆疊，所述柵堆疊包括柵介質(zhì)層332、金屬柵極層334和填充所述柵堆疊中間的間隙的應(yīng)力層 336。所述應(yīng)力層336為具有應(yīng)力性質(zhì)的應(yīng)力材料。其中所述柵介質(zhì)層332和金屬柵極層334可以覆蓋所述開口的側(cè)壁和所述界面層 312。對于NMOS而言，所述柵介質(zhì)層332可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, La203,厚度優(yōu)選為大約l_5nm。所述金屬柵極層 334 可以為 N 型金屬，包括但不限于 iTaC, TiN JaTbN JaErNJaYbN，iTaSi^HfSiNJoSiN, RuTax, Nil^。優(yōu)選地，所述金屬柵極層334的功函數(shù)接近Si的導(dǎo)帶邊沿，例如距Si導(dǎo)帶邊沿的距離小于0. 2eV,厚度優(yōu)選為大約l-5nm。所述應(yīng)力層336填充所述柵堆疊中間的間隙，所述應(yīng)力層336包括具有壓應(yīng)力性質(zhì)的材料，例如TiAl，可以通過濺射TiAl來形成。對于PMOS而言，柵介質(zhì)層332可以為熱氧化層，包括氧化硅、氮化硅，例如二氧化硅，也可為高K介質(zhì)，例如HfO2, Τ 02, Zr02, A1203,厚度優(yōu)選為大約l-5nm。所述金屬柵極層 3；34 可以為 P 型金屬，包括但不限于 MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt，Ru, Ir，Mo, HfRu, RuOx。優(yōu)選地，所述金屬柵極層334的功函數(shù)接近Si的價帶邊沿，例如距Si價帶邊沿的距離小于0. &V，厚度優(yōu)選為大約l-5nm。所述應(yīng)力層336填充所述柵堆疊中間的間隙，所述應(yīng)力層336包括具有拉應(yīng)力性質(zhì)的材料，例如可以通過在所述柵堆疊中間的間隙中沉積Ti和Al，并在大約300-500°C下進(jìn)行大約l-20s秒熱退火來形成拉應(yīng) 力性質(zhì)的TiAl。
20
而后進(jìn)入步驟d、移除所述柵堆疊側(cè)墻316，以提高所述器件溝道區(qū)的應(yīng)力?？梢酝ㄟ^例如反應(yīng)離子刻蝕(RIE)來可選擇地去除側(cè)墻316，如圖21所示。特別地，在所述反應(yīng)離子刻蝕之前可以在柵堆疊的表面沉積刻蝕保護(hù)層，例如氧化物層338，以保護(hù)所述柵堆疊。這樣可以設(shè)置反應(yīng)離子刻蝕來刻蝕側(cè)墻的材料，如氮化物層而不會刻蝕堆疊表面的刻蝕保護(hù)層，如氧化物層338。對于NMOS而言，由于柵堆疊中包含具有壓應(yīng)力性質(zhì)的應(yīng)力層336，例如TiAl層。因此，當(dāng)去除側(cè)墻316后，側(cè)墻316施加的反作用力得以去除，壓應(yīng)力性質(zhì)的TiAl層得以釋放，致使NMOS的溝道區(qū)315的拉應(yīng)力將得以提升，從而改善電子的遷移率，提高器件性能，如圖21所示。對于PMOS而言，當(dāng)去除側(cè)墻316后，側(cè)墻316施加的反作用力得以去除，拉應(yīng)力性質(zhì)的TiAl層得以釋放，致使PMOS的溝道區(qū)315的壓應(yīng)力將得以提升，從而改善空穴的遷移率，提高器件性能，如圖M所示。此后，方法進(jìn)入步驟e 在所述柵堆疊側(cè)壁形成與所述應(yīng)力層具有相反應(yīng)力性質(zhì) 的應(yīng)力側(cè)墻。對于NMOS而言，在所述柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè)墻340。所述應(yīng) 力側(cè)墻340為與所述應(yīng)力層336具有相反應(yīng)力性質(zhì)的材料形成，即具有拉應(yīng)力性質(zhì)的材料，例如拉應(yīng)力氮化物層，如Si3N4。對于PMOS而言，在所述柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè)墻340。所述應(yīng) 力側(cè)墻340為與所述應(yīng)力層336具有相反應(yīng)力性質(zhì)的材料形成，即具有壓應(yīng)力性質(zhì)的材料，例如壓應(yīng)力氮化物層，如Si3N4。特別地，所述應(yīng)力側(cè)墻還包括覆蓋所述層間介質(zhì)層和柵堆疊的部分。對于NMOS而言，所述應(yīng)力側(cè)墻340與通常的拉應(yīng)力帽作用相同，可以進(jìn)一步提高所述NMOS器件溝道區(qū)的拉應(yīng)力，從而改善電子的遷移率，提高器件性能。同理，對于PMOS 而言，所述應(yīng)力側(cè)墻340與通常的壓應(yīng)力帽作用相同，可以進(jìn)一步提高所述PMOS器件溝道區(qū)的壓應(yīng)力，從而改善空穴的遷移率，提高器件性能。進(jìn)行化學(xué)機(jī)械平坦化工藝(CMP)以平坦化所述半導(dǎo)體襯底的表面。而后，可選擇地，所述方法還可以包括在層間介質(zhì)層中形成接觸孔348的步驟?？?以覆蓋所述器件的上表面、在所述源極區(qū)和漏極區(qū)的上方進(jìn)行光刻，以形成光刻保護(hù)層。進(jìn) 行RIE來形成接觸孔348。所述接觸孔348可以設(shè)置在距離柵堆疊或所述側(cè)墻大約10-50nm 的范圍內(nèi)。在所述接觸孔中形成的TiN層和鎢接觸材料。以上已經(jīng)根據(jù)本發(fā)明的實(shí)施例詳細(xì)地描述了本發(fā)明的場效應(yīng)晶體管器件及其制造方法。本發(fā)明利用柵替代工藝通過分別在NMOS的柵堆疊中間的間隙中形成具有壓應(yīng)力性質(zhì)的第一應(yīng)力層和在PMOS的柵堆疊中間的間隙中形成具有拉應(yīng)力性質(zhì)的第二應(yīng)力層；并且在形成所述應(yīng)力層后，通過側(cè)墻替代工藝移除PMOS和NMOS器件的柵堆疊的側(cè)墻以便釋放所述應(yīng)力到溝道區(qū)，進(jìn)而提升NMOS器件溝道區(qū)的拉應(yīng)力和PMOS器件溝道區(qū)的壓應(yīng)力。特別地，可以在NMOS器件和PMOS器件的所述柵堆疊側(cè)壁以及部分源極區(qū)和漏極區(qū)的上方形成具有相反應(yīng)力性質(zhì)的應(yīng)力層，以便進(jìn)一步提高NMOS器件的拉應(yīng)力和PMOS器件的壓應(yīng) 力。S卩，對于NMOS器件可以沉積具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻和對于PMOS器件沉積具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。通過本發(fā)明的器件和制造方法，可以在器件尺寸持續(xù)縮小的情況下，將應(yīng)力最大限度地施加到NMOS器件和/或PMOS器件的溝道中來提高器件性能。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對這些實(shí)施例進(jìn)行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié) 果，依照本發(fā)明可以對它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種具有改善的載流子遷移率的柵替代工藝場效應(yīng)晶體管器件，所述器件包括具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底，其中所述NMOS區(qū)域與所述PMOS區(qū)域相互隔離；在所述半導(dǎo)體襯底中形成的屬于NMOS區(qū)域的源極區(qū)和漏極區(qū)以及屬于PMOS區(qū)域的源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上的層間介質(zhì)層和在所述層間介質(zhì)層中形成的分別屬于NMOS區(qū)域和PMOS區(qū)域的第一開口和第二開口；形成于所述第一開口中的第一柵堆疊和形成于所述第二開口中的第二柵堆疊，其中，所述第一柵堆疊包括第一柵介質(zhì)層；在所述第一柵介質(zhì)層上的第一金屬柵極層和具有壓應(yīng)力性質(zhì)的第一應(yīng)力層，所述第一應(yīng)力層填充所述第一柵堆疊中間的間隙；所述第二柵堆疊包括第二柵介質(zhì)層；在所述第二柵介質(zhì)層上的第二金屬柵極層和具有拉應(yīng)力性質(zhì)的第二應(yīng)力層，所述第二應(yīng)力層填充所述第二柵堆疊中間的間隙；在所述第一柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻；以及在所述第二柵堆疊的側(cè)壁形成的具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。
2.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述第三應(yīng)力側(cè)墻后于所述第一柵堆疊形成，所述第四應(yīng)力側(cè)墻后于所述第二柵堆疊形成。
3.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中，所述第一柵堆疊中的第一應(yīng)力層包括壓應(yīng)力性質(zhì)的TiAl。
4.根據(jù)權(quán)利要求3所述的場效應(yīng)晶體管器件，其中所述壓應(yīng)力性質(zhì)的TiAl通過濺射 TiAl來形成。
5.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述第二柵堆疊中的第二應(yīng)力層包括拉應(yīng)力性質(zhì)的TiAl。
6.根據(jù)權(quán)利要求5所述的場效應(yīng)晶體管器件，其中所述拉應(yīng)力性質(zhì)的TiAl通過在第二柵堆疊中間的間隙中沉積Ti和Al，并進(jìn)行熱退火來形成。
7.根據(jù)權(quán)利要求6所述的場效應(yīng)晶體管器件，其中所述熱退火溫度為300-500°C。
8.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述第三應(yīng)力側(cè)墻包括具有拉應(yīng)力性質(zhì)的氮化物。
9.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述第四應(yīng)力側(cè)墻包括具有壓應(yīng)力性質(zhì)的氮化物。
10.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述層間介質(zhì)層包括氮化物層和氧化物層。
11.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，其中所述第三應(yīng)力側(cè)墻還包括位于所述NMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第一柵堆疊的部分；所述第四應(yīng)力側(cè)墻還包括位于所述PMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第二柵堆疊的部分。
12.根據(jù)權(quán)利要求1所述的場效應(yīng)晶體管器件，還包括在所述NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)上方的襯底表面形成的金屬硅化物。
13.根據(jù)權(quán)利要求12所述的場效應(yīng)晶體管器件，其中所述金屬硅化物包括NiPtSi。
14.根據(jù)權(quán)利要求13所述的場效應(yīng)晶體管器件，其中所述金屬硅化物通過在襯底上沉積大約3-12nm的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成。
15.根據(jù)權(quán)利要求14所述的場效應(yīng)晶體管器件，還包括在所述NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層中形成的接觸孔。
16.根據(jù)權(quán)利要求15所述的場效應(yīng)晶體管器件，還包括在所述接觸孔中形成的TiN層和鎢接觸材料。
17.一種具有改善的載流子遷移率的柵替代工藝的N型場效應(yīng)晶體管器件，所述器件包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上的層間介質(zhì)層和在所述層間介質(zhì)層中形成的開口；在所述開口中形成的柵堆疊，其中，所述柵堆疊包括柵介質(zhì)層；在所述柵介質(zhì)層上的金屬柵極層和具有壓應(yīng)力性質(zhì)的應(yīng)力層，所述應(yīng)力層填充所述柵堆疊中間的間隙；在所述柵堆疊側(cè)壁的具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。
18.根據(jù)權(quán)利要求17所述的N型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻后于所述柵堆疊形成。
19.根據(jù)權(quán)利要求17所述的N型場效應(yīng)晶體管器件，其中，所述柵堆疊中的應(yīng)力層包括壓應(yīng)力性質(zhì)的TiAl。
20.根據(jù)權(quán)利要求19所述的N型場效應(yīng)晶體管器件，其中所述壓應(yīng)力性質(zhì)的TiAl通過濺射TiAl來形成。
21.根據(jù)權(quán)利要求17所述的N型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻包括具有拉應(yīng) 力性質(zhì)的氮化物。
22.根據(jù)權(quán)利要求17所述的N型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻還包括覆蓋所述層間介質(zhì)層和所述柵堆疊的部分。
23.根據(jù)權(quán)利要求17所述的N型場效應(yīng)晶體管器件，還包括在器件的源極區(qū)和漏極區(qū) 上方的襯底表面形成的金屬硅化物。
24.根據(jù)權(quán)利要求23所述的N型場效應(yīng)晶體管器件，還包括在器件的源極區(qū)和漏極區(qū) 上方的層間介質(zhì)層中形成的接觸孔。
25.根據(jù)權(quán)利要求M所述的N型場效應(yīng)晶體管器件，還包括在所述接觸孔中形成的 TiN層和鎢接觸材料。
26.一種具有改善的載流子遷移率的柵替代工藝的P型場效應(yīng)晶體管器件，所述器件包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成的源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底上的層間介質(zhì)層和在所述層間介質(zhì)層中形成的開口；在所述開口中形成的柵堆疊，其中，所述柵堆疊包括柵介質(zhì)層；在所述柵介質(zhì)層上的金屬柵極層和具有拉應(yīng)力性質(zhì)的應(yīng)力層，所述應(yīng)力層填充所述柵堆疊中間的間隙；在所述柵堆疊側(cè)壁的具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。
27.根據(jù)權(quán)利要求沈所述的P型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻后于所述柵堆疊形成。
28.根據(jù)權(quán)利要求沈所述的P型場效應(yīng)晶體管器件，其中，所述柵堆疊中的應(yīng)力層包括拉應(yīng)力性質(zhì)的TiAl。
29.根據(jù)權(quán)利要求觀所述的P型場效應(yīng)晶體管器件，其中所述拉應(yīng)力性質(zhì)的TiAl通過在柵堆疊中間的間隙中沉積Ti和Al，并進(jìn)行熱退火來形成。
30.根據(jù)權(quán)利要求四所述的P型場效應(yīng)晶體管器件，其中所述熱退火溫度為 300-500°C。
31.根據(jù)權(quán)利要求沈所述的P型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻包括具有壓應(yīng) 力性質(zhì)的氮化物。
32.根據(jù)權(quán)利要求沈所述的P型場效應(yīng)晶體管器件，其中所述應(yīng)力側(cè)墻還包括覆蓋所述層間介質(zhì)層和所述柵堆疊的部分。
33.根據(jù)權(quán)利要求沈所述的P型場效應(yīng)晶體管器件，還包括在器件的源極區(qū)和漏極區(qū) 上方的襯底表面形成的金屬硅化物。
34.根據(jù)權(quán)利要求33所述的P型場效應(yīng)晶體管器件，還包括在器件的源極區(qū)和漏極區(qū) 上方的層間介質(zhì)層中形成的接觸孔。
35.根據(jù)權(quán)利要求34所述的P型場效應(yīng)晶體管器件，還包括在所述接觸孔中形成的 TiN層和鎢接觸材料。
36.一種具有改善的載流子遷移率的后柵工藝場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成屬于NMOS區(qū)域的第一界面層、第一偽柵極層和第一柵堆疊側(cè)墻和屬于PMOS區(qū)域的第二界面層、第二偽柵極層和第二柵堆疊側(cè)墻，以及在所述半導(dǎo) 體襯底中分別形成屬于NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層；c、移除所述PMOS區(qū)域的第二偽柵極層以形成第二開口，在所述第二開口中形成第二柵堆疊，所述第二柵堆疊包括第二柵介質(zhì)層、第二金屬柵極層和填充所述第二柵堆疊中間的間隙的第二應(yīng)力層，所述第二應(yīng)力層為具有拉應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述NMOS區(qū)域的第一偽柵極層以形成第一開口，在所述第一開口中形成第一柵堆疊，所述第一柵堆疊包括第一柵介質(zhì)層、第一金屬柵極層和填充所述第一柵堆疊中間的間隙的第一應(yīng)力層，所述第一應(yīng)力層為具有壓應(yīng)力性質(zhì)的應(yīng)力材料；e、移除所述第一柵堆疊側(cè)墻，以提高所述NMOS區(qū)域的溝道區(qū)的拉應(yīng)力，移除所述第二柵堆疊側(cè)墻，以提高所述PMOS區(qū)域的溝道區(qū)的壓應(yīng)力；f、在所述NMOS區(qū)域的第一柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì)的第三應(yīng)力側(cè)墻；在所述 PMOS區(qū)域的第二柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的第四應(yīng)力側(cè)墻。
37.根據(jù)權(quán)利要求36所述的方法，其中所述第一柵堆疊中的第一應(yīng)力層包括壓應(yīng)力性質(zhì)的TiAl。
38.根據(jù)權(quán)利要求37所述的方法，其中所述壓應(yīng)力性質(zhì)的TiAl通過濺射TiAl來形成。
39.根據(jù)權(quán)利要求36所述的方法，其中所述第二柵堆疊中的第二應(yīng)力層包括拉應(yīng)力性質(zhì)的TiAl。
40.根據(jù)權(quán)利要求39所述的方法，其中所述拉應(yīng)力性質(zhì)的TiAl通過在第二柵堆疊中間的間隙中沉積Ti和Al，并進(jìn)行熱退火來形成。
41.根據(jù)權(quán)利要求40所述的方法，其中所述熱退火溫度為300-500°C。
42.根據(jù)權(quán)利要求36所述的方法，其中所述第三應(yīng)力側(cè)墻包括具有拉應(yīng)力性質(zhì)的氮化物。
43.根據(jù)權(quán)利要求36所述的方法，其中所述第四應(yīng)力側(cè)墻包括具有壓應(yīng)力性質(zhì)的氮化物。
44.根據(jù)權(quán)利要求36所述的方法，還包括在步驟b和c之間的如下步驟g、對所述層間介質(zhì)層進(jìn)行化學(xué)機(jī)械拋光以暴露所述第一偽柵極層和第二偽柵極層的上表面。
45.根據(jù)權(quán)利要求36所述的方法，所述層間介質(zhì)層包括氮化物層和氧化物層。
46.根據(jù)權(quán)利要求36所述的方法，其中形成所述第三應(yīng)力側(cè)墻的步驟包括在所述NMOS 區(qū)域的第一柵堆疊側(cè)壁和所述NMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第一柵堆疊的上表面沉積所述第三應(yīng)力側(cè)墻，形成所述第四應(yīng)力側(cè)墻的步驟包括在所述PMOS區(qū)域的第二柵堆疊側(cè)壁和所述PMOS區(qū)域的源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述第二柵堆疊的上表面沉積所述第四應(yīng)力側(cè)墻。
47.根據(jù)權(quán)利要求36所述的方法，還包括在形成所述NMOS區(qū)域和PMOS的源極區(qū)和漏極區(qū)后在所述源極區(qū)和漏極區(qū)的襯底表面形成金屬硅化物的步驟。
48.根據(jù)權(quán)利要求47所述的方法，其中所述金屬硅化物包括NiPtSi。
49.根據(jù)權(quán)利要求48所述的方法，其中所述金屬硅化物通過在襯底上沉積大約3-12nm 的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成。
50.根據(jù)權(quán)利要求49所述的方法，還包括在所述NMOS區(qū)域和PMOS區(qū)域的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層和中形成接觸孔的步驟。
51.根據(jù)權(quán)利要求50所述的方法，還包括在所述接觸孔中形成的TiN層和鎢接觸材料的步驟。
52.一種具有改善的載流子遷移率的后柵工藝N型場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成界面層、偽柵極層和柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中形成源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層；C、移除所述偽柵極層以形成開口，在所述開口中形成柵堆疊，所述柵堆疊包括柵介質(zhì) 層、金屬柵極層和填充所述柵堆疊中間的間隙的應(yīng)力層，所述應(yīng)力層為具有壓應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述柵堆疊側(cè)墻，以提高所述器件的溝道區(qū)的拉應(yīng)力；e、在所述柵堆疊側(cè)壁形成具有拉應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。
53.根據(jù)權(quán)利要求52所述的方法，其中所述柵堆疊中的應(yīng)力層包括壓應(yīng)力性質(zhì)的 TiAl。
54.根據(jù)權(quán)利要求53所述的方法，其中所述壓應(yīng)力性質(zhì)的TiAl通過濺射TiAl來形成。
55.根據(jù)權(quán)利要求52所述的方法，其中所述應(yīng)力側(cè)墻包括具有拉應(yīng)力性質(zhì)的氮化物。
56.根據(jù)權(quán)利要求52所述的方法，還包括在步驟b和c之間的如下步驟 f、對所述層間介質(zhì)層進(jìn)行化學(xué)機(jī)械拋光以暴露所述偽柵極層的上表面。
57.根據(jù)權(quán)利要求52所述的方法，所述層間介質(zhì)層包括氮化物層和氧化物層。
58.根據(jù)權(quán)利要求52所述的方法，其中形成所述應(yīng)力側(cè)墻的步驟包括在所述柵堆疊側(cè) 壁和源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述柵堆疊的上表面沉積所述應(yīng)力側(cè)掉墻。
59.根據(jù)權(quán)利要求52所述的方法，還包括在形成所述源極區(qū)和漏極區(qū)后在所述源極區(qū) 和漏極區(qū)的襯底表面形成金屬硅化物的步驟。
60.根據(jù)權(quán)利要求59所述的方法，其中所述金屬硅化物包括NiPtSi。
61.根據(jù)權(quán)利要求60所述的方法，其中所述金屬硅化物通過在襯底上沉積大約3-12nm 的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成。
62.根據(jù)權(quán)利要求61所述的方法，還包括在所述器件的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層和中形成接觸孔的步驟。
63.根據(jù)權(quán)利要求62所述的方法，還包括在所述接觸孔中形成的TiN層和鎢接觸材料的步驟。
64.一種具有改善的載流子遷移率的后柵工藝P型場效應(yīng)晶體管器件的制造方法，包括如下步驟a、提供半導(dǎo)體襯底；b、在所述半導(dǎo)體襯底上形成界面層、偽柵極層和柵堆疊側(cè)墻，以及在所述半導(dǎo)體襯底中形成源極區(qū)和漏極區(qū)和覆蓋所述器件的層間介質(zhì)層；c、移除所述偽柵極層以形成開口，在所述開口中形成柵堆疊，所述柵堆疊包括柵介質(zhì) 層、金屬柵極層和填充所述柵堆疊中間的間隙的應(yīng)力層，所述柵介質(zhì)層和金屬柵極層覆蓋所述開口的側(cè)壁和所述界面層，所述應(yīng)力層為具有拉應(yīng)力性質(zhì)的應(yīng)力材料；d、移除所述柵堆疊側(cè)墻，以提高所述器件的溝道區(qū)的拉應(yīng)力；e、在所述柵堆疊側(cè)壁形成具有壓應(yīng)力性質(zhì)的應(yīng)力側(cè)墻。
65.根據(jù)權(quán)利要求64所述的方法，其中所述柵堆疊中的應(yīng)力層包括拉應(yīng)力性質(zhì)的 TiAl。
66.根據(jù)權(quán)利要求65所述的方法，其中所述拉應(yīng)力性質(zhì)的TiAl通過在柵堆疊中間的間隙中沉積Ti和Al，并進(jìn)行熱退火來形成。
67.根據(jù)權(quán)利要求64所述的方法，其中所述應(yīng)力側(cè)墻包括具有壓應(yīng)力性質(zhì)的氮化物。
68.根據(jù)權(quán)利要求64所述的方法，還包括在步驟b和c之間的如下步驟f、對所述層間介質(zhì)層進(jìn)行化學(xué)機(jī)械拋光以暴露所述偽柵極層的上表面。
69.根據(jù)權(quán)利要求64所述的方法，所述層間介質(zhì)層包括氮化物層和氧化物層。
70.根據(jù)權(quán)利要求64所述的方法，其中形成所述應(yīng)力側(cè)墻的步驟包括在所述柵堆疊側(cè) 壁和源極區(qū)和漏極區(qū)的上方覆蓋所述層間介質(zhì)層和所述柵堆疊的上表面沉積所述應(yīng)力側(cè)掉墻。
71.根據(jù)權(quán)利要求64所述的方法，還包括在形成所述源極區(qū)和漏極區(qū)后在所述源極區(qū) 和漏極區(qū)的襯底表面形成金屬硅化物的步驟。
72.根據(jù)權(quán)利要求71所述的方法，其中所述金屬硅化物包括NiPtSi。
73.根據(jù)權(quán)利要求72所述的方法，其中所述金屬硅化物通過在襯底上沉積大約3-12nm 的NiPt，在大約300-500°C下進(jìn)行熱退火，并在退火后將未反應(yīng)的NiPt刻蝕掉來形成。
74.根據(jù)權(quán)利要求73所述的方法，還包括在所述器件的源極區(qū)和漏極區(qū)上方的層間介質(zhì)層和中形成接觸孔的步驟。
75.根據(jù)權(quán)利要求74所述的方法，還包括在所述接觸孔中形成的TiN層和鎢接觸材料的步驟。
全文摘要
所述器件通過柵替代和側(cè)墻替代工藝制成。通過分別在NMOS的柵堆疊中間的間隙中形成具有壓應(yīng)力性質(zhì)的第一應(yīng)力層和在PMOS的柵堆疊中間的間隙中形成具有拉應(yīng)力性質(zhì)的第二應(yīng)力層；并且在形成所述應(yīng)力層后，移除PMOS和NMOS器件的柵堆疊的側(cè)墻以便釋放所述應(yīng)力到溝道區(qū)，進(jìn)而提升NMOS器件溝道區(qū)的拉應(yīng)力和PMOS器件溝道區(qū)的壓應(yīng)力。特別地，可以在NMOS器件和PMOS器件的所述柵堆疊側(cè)壁以及部分源極區(qū)和漏極區(qū)的上方形成具有相反應(yīng)力性質(zhì)的應(yīng)力側(cè)墻，以便進(jìn)一步提高NMOS器件的拉應(yīng)力和PMOS器件的壓應(yīng)力。
文檔編號H01L27/092GK102117808SQ20091024463
公開日2011年7月6日申請日期2009年12月31日優(yōu)先權(quán)日2009年12月31日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯申請人:中國科學(xué)院微電子研究所

完整全部詳細(xì)技術(shù)資料下載