專(zhuān)利名稱：半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法。
背景技術(shù)：
隨著集成電路的制作向超大規(guī)模集成電路發(fā)展，集成電路內(nèi)部的電路密度越來(lái)越 大，所包含的元件數(shù)量也越來(lái)越多，所述元件需要通過(guò)金屬互連線或金屬互連插塞導(dǎo)電互 連。在半導(dǎo)體器件的應(yīng)用中，DMOS晶體管由于具有很多優(yōu)點(diǎn)，包括高電流驅(qū)動(dòng)能力、低 導(dǎo)通電阻和高擊穿電壓等，因此得到較廣泛的應(yīng)用。DMOS主要有兩種類(lèi)型，垂直雙擴(kuò)散金 屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(verticaldouble-diffused MOSFET，簡(jiǎn)稱VDM0SFET)和橫向雙 擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(lateral double-dif fused MOSFET，簡(jiǎn)稱LDMOSFET)。 VDMOS是一種垂直雙擴(kuò)散結(jié)構(gòu)的功率器件，其包括陣列排列的多個(gè)VDMOS晶體管，所述 VDMOS晶體管的柵極都連接到一個(gè)柵極襯墊，所述VDMOS晶體管的源極都連接到一個(gè)源極 襯墊。所述連接是通過(guò)金屬互連插塞導(dǎo)電互連。在申請(qǐng)?zhí)枮?00610030809. 4的中國(guó)專(zhuān)利文獻(xiàn)中能夠發(fā)現(xiàn)更多的關(guān)于現(xiàn)有的互連 插塞的形成方案。圖1至圖6為現(xiàn)有的形成兩層金屬層之間的互連插塞的示意圖。如圖1 至圖6所示，首先提供具有第一導(dǎo)電層10的半導(dǎo)體襯底；接著在第一導(dǎo)電層10上形成介質(zhì) 層20 ；接著對(duì)第一導(dǎo)電層10上的介質(zhì)層20進(jìn)行刻蝕，在介質(zhì)層20中形成接觸孔30，該接 觸孔30暴露第一導(dǎo)電層10 ；接著在介質(zhì)層20和接觸孔30中形成金屬，例如鎢，直到接觸 孔被填滿；接著進(jìn)行化學(xué)機(jī)械研磨，研磨停止在介質(zhì)層表面，從而使得介質(zhì)層20上接觸孔 以外位置的金屬被去除，這樣就形成了互連插塞40，即鎢插塞，且介質(zhì)層和鎢插塞上表面為 平坦表面；接著在介質(zhì)層和鎢插塞上層形成金屬襯墊50，例如具體的在柵極上形成與柵極 導(dǎo)電互連的柵極襯墊，在擴(kuò)散區(qū)上，例如源極區(qū)，形成與擴(kuò)散區(qū)導(dǎo)電互連的擴(kuò)散區(qū)襯墊，例 如源極襯墊；接著再對(duì)制造完成的器件進(jìn)行封裝，就得到了半導(dǎo)體器件。但是現(xiàn)有技術(shù)存在的問(wèn)題是，在對(duì)利用上述方法制造完成的DMOS半導(dǎo)體器件進(jìn) 行封裝時(shí)，由于柵極襯墊和擴(kuò)散區(qū)襯墊之間沒(méi)有色差，其中擴(kuò)散區(qū)襯墊包括源極襯墊和漏 極襯墊，因此傳統(tǒng)的封裝設(shè)備無(wú)法區(qū)分?jǐn)U散區(qū)襯墊和柵極襯墊，因此很容易造成封裝失效， 從而封裝的良率很低。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是提高半導(dǎo)體器件的封裝良率。為了解決上述問(wèn)題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括步驟提供MOS器件，所述MOS器件包括陣列排列的至少兩個(gè)MOS晶體管，所述MOS晶體 管包括半導(dǎo)體襯底、第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)，所述第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)為同 種導(dǎo)電類(lèi)型，在所述第一擴(kuò)散區(qū)和柵極區(qū)上具有介質(zhì)層，且分別具有貫穿所述介質(zhì)層的第 一和第二接觸孔，所述第二接觸孔數(shù)量少于所述第一接觸孔數(shù)量；
形成覆蓋所述第一擴(kuò)散區(qū)和柵極區(qū)的金屬層，直到所述第一和第二接觸孔被完全 填充；對(duì)所述金屬層 進(jìn)行化學(xué)機(jī)械研磨，直到所述介質(zhì)層上的金屬層被完全去除，至此， 分別在第一接觸孔和第二接觸孔內(nèi)形成第一互連插塞和第二互連插塞；；對(duì)所述介質(zhì)層進(jìn)行刻蝕，去除部分厚度的介質(zhì)層，使介質(zhì)層表面低于上述第一互 連插塞和第二互連插塞的表面；在第一擴(kuò)散區(qū)對(duì)應(yīng)的介質(zhì)層和第一互連插塞上形成第一擴(kuò)散區(qū)金屬襯墊，在柵極 區(qū)對(duì)應(yīng)的介質(zhì)層和第二互連插塞上形成柵極金屬襯墊。優(yōu)選的，所述第一擴(kuò)散區(qū)為源極區(qū)，所述第二擴(kuò)散區(qū)為漏極區(qū)。優(yōu)選的，所述第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)位于所述半導(dǎo)體襯底靠近表面處， 且第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)并列排列，所述第二擴(kuò)散區(qū)和第一擴(kuò)散區(qū)分別位于柵 極區(qū)的兩側(cè)。優(yōu)選的，所述介質(zhì)層還覆蓋所述第二擴(kuò)散區(qū)，在所述第二擴(kuò)散區(qū)上具有貫穿介質(zhì) 層的第三接觸孔；形成覆蓋所述第一擴(kuò)散區(qū)的金屬層的步驟中，所述金屬層還覆蓋第二擴(kuò)散區(qū)，且 形成第三互連插塞；在對(duì)所述介質(zhì)層進(jìn)行刻蝕步驟后，還包括在第二擴(kuò)散區(qū)對(duì)應(yīng)的介質(zhì)層和第三互連 插塞上形成第二擴(kuò)散區(qū)金屬襯墊。優(yōu)選的，所述MOS器件為VDMOS器件，所述MOS晶體管為VDMOS晶體管。優(yōu)選的，所述第一擴(kuò)散區(qū)為漏極區(qū)，所述第二擴(kuò)散區(qū)為源極區(qū)。優(yōu)選的，所述介質(zhì)層為氧化物。優(yōu)選的，刻蝕掉的所述介質(zhì)層的厚度為1800埃至2000埃。優(yōu)選的，所述MOS器件為L(zhǎng)DMOS器件，所述MOS晶體管為L(zhǎng)DMOS晶體管。與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點(diǎn)本發(fā)明通過(guò)對(duì)半導(dǎo)體器件的制造工藝進(jìn)行改進(jìn)，在互連插塞形成過(guò)程中，化學(xué)機(jī) 械研磨工藝之后再增加一步對(duì)介質(zhì)層的刻蝕步驟，從而使得互連插塞的頂部暴露，這樣在 形成互連襯墊之后，由于柵極金屬襯墊下的互連插塞和第一擴(kuò)散區(qū)金屬襯墊下的互連插塞 數(shù)目不同，因此形成的第一擴(kuò)散區(qū)金屬襯墊和柵極金屬襯墊的表面平坦度不同，這樣使得 柵極金屬襯墊和第一擴(kuò)散區(qū)金屬襯墊呈現(xiàn)不同的色差，使得封裝的時(shí)候柵極金屬襯墊和第 一擴(kuò)散區(qū)金屬襯墊容易辨別，提高了封裝良率。


通過(guò)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按 實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1至圖6為現(xiàn)有的形成兩層金屬層之間的互連插塞的示意圖；圖7為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法的流程圖；圖8至圖12為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法第一實(shí)施例的示意圖；圖13為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法第二實(shí)施例的示意圖。
具體實(shí)施例方式由背景技術(shù)可知，在現(xiàn)有技術(shù)中，由于形成金屬襯墊之前將具有互連插塞的半導(dǎo) 體結(jié)構(gòu)的表面處理為平坦表面，因此這樣在半導(dǎo)體結(jié)構(gòu)表面形成的金屬襯墊表面為平坦表 面，因此擴(kuò)散區(qū)金屬襯墊和柵極金屬襯墊之間沒(méi)有色差，例如柵極金屬襯墊和源極金屬襯 墊，柵極金屬襯墊和漏極金屬襯墊之間沒(méi)有色差。這樣在封裝的時(shí)候就不容易區(qū)分?jǐn)U散區(qū) 金屬襯墊和柵極金屬襯墊，從而很容易造成封裝失效，從而封裝的良率很低。本發(fā)明的發(fā)明人經(jīng)過(guò)大量的實(shí)驗(yàn)研究認(rèn)為，在現(xiàn)有技術(shù)中如果想要克服上述問(wèn) 題，通常采用兩種方法，一種是通過(guò)在封裝條件上改進(jìn)，提高封裝設(shè)備的辨析能力，來(lái)識(shí)別 擴(kuò)散區(qū)金屬襯墊和柵極金屬襯墊，但是這樣需要精度更高的封裝設(shè)備，從而提高成本；另一 種是通過(guò)修改器件的版圖，例如增加?xùn)艠O金屬襯墊和擴(kuò)散區(qū)金屬襯墊的距離，從而便于封 裝設(shè)備封裝，但是這樣會(huì)浪費(fèi)芯片面積，從而器件尺寸過(guò)大。發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，有的陣列排列的MOS晶體管擴(kuò)散區(qū)通過(guò)互連插塞導(dǎo)電互 連，因此擴(kuò)散區(qū)具有較多的互連插塞，而柵極區(qū)本身是連通的整體，因此不存在互連插塞。 發(fā)明人還發(fā)現(xiàn)如果柵極金屬襯墊表面和擴(kuò)散區(qū)金屬襯墊表面的平坦度不一樣，則會(huì)帶來(lái)色 差。因此，發(fā)明人提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，通過(guò)對(duì)半導(dǎo)體器件的制造工藝進(jìn)行改 進(jìn)，在互連插塞形成過(guò)程中，化學(xué)機(jī)械研磨工藝之后再增加一步對(duì)介質(zhì)層的刻蝕步驟，從而 使得互連插塞的頂部暴露，這樣在形成金屬襯墊之后，由于柵極金屬襯墊下的互連插塞和 擴(kuò)散區(qū)金屬襯墊下的互連插塞數(shù)目不同，因此形成的擴(kuò)散區(qū)金屬襯墊和柵極金屬襯墊的表 面平坦度不同，這樣使得柵極金屬襯墊和擴(kuò)散區(qū)金屬襯墊呈現(xiàn)不同的色差，使得封裝的時(shí) 候柵極金屬襯墊和擴(kuò)散區(qū)金屬襯墊容易辨別，提高了封裝良率。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā) 明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不 違背本發(fā)明內(nèi)涵的情況下做類(lèi)似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表 示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。圖7為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法的流程圖，圖8至圖12為本發(fā)明的半導(dǎo)體 結(jié)構(gòu)的制造方法第一實(shí)施例的示意圖。下面結(jié)合圖7至12對(duì)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法進(jìn)行說(shuō)明，其中以VDMOS器 件為例。包括步驟S10:提供 MOS 器件。其中，所述MOS器件包括陣列排列的至少兩個(gè)MOS晶體管，所述MOS晶體管包括半 導(dǎo)體襯底、第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)，所述第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)為同種導(dǎo)電類(lèi) 型，所述第一擴(kuò)散區(qū)和柵極區(qū)位于所述半導(dǎo)體襯底靠近表面處，且并列排列，在所述第一擴(kuò) 散區(qū)和柵極區(qū)上具有介質(zhì)層，且分別具有貫穿所述介質(zhì)層的第一和第二接觸孔，所述第一 接觸孔數(shù)量少于所述第二接觸孔數(shù)量。下面參考圖8，進(jìn)行舉例說(shuō)明，所述MOS晶體管為垂直擴(kuò)散的VDMOS晶體管，并且依次陣列排列。 VDMOS晶體管具有第二擴(kuò)散區(qū)金屬襯墊110，即漏極金屬襯墊。漏極金屬襯墊 110上具有半導(dǎo)體襯底115，所述半導(dǎo)體襯底包括第二擴(kuò)散區(qū)120、外延層130、體區(qū)140和 第一擴(kuò)散區(qū)150。所述第二擴(kuò)散區(qū)120位于第二擴(kuò)散區(qū)金屬襯墊110上，所述第二擴(kuò)散區(qū)區(qū)120為 重?fù)诫s層，具有第一導(dǎo)電類(lèi)型?？赏ㄟ^(guò)向多晶硅層進(jìn)行高濃度η型離子注入形成，摻雜離子 可為砷、或銻、或磷等。所述第二擴(kuò)散區(qū)120即為漏極區(qū)。所述外延層130位于第二擴(kuò)散區(qū)120上，具有濃度低于所述重?fù)诫s層離子濃度?？?在η型第二擴(kuò)散區(qū)120上外延生長(zhǎng)η型低摻雜區(qū)，作為外延層130。所述體區(qū)140具有第二導(dǎo)電類(lèi)型，所述第二導(dǎo)電類(lèi)型和第一導(dǎo)電類(lèi)型相反，位于 所述外延層130上。具體來(lái)說(shuō)，可先在外延層130上通過(guò)物理淀積、或化學(xué)沉積等方法生長(zhǎng) 氧化層；然后，可通過(guò)向所述氧化層表面進(jìn)行離子注入，例如硼離子；接著，通過(guò)高溫?cái)U(kuò)散， 形成P型摻雜的體區(qū)140。所述第一擴(kuò)散區(qū)150位于體區(qū)140上，具有高摻雜濃度，具有第一導(dǎo)電類(lèi)型，所述 第一擴(kuò)散區(qū)150即為源極區(qū)。具體來(lái)說(shuō)，先刻蝕形成源極區(qū)注入窗口 ；然后，通過(guò)向源極區(qū) 注入窗口進(jìn)行離子注入，所注入的離子可為砷、或銻、或磷等，形成具有η型重?fù)诫s的源極 區(qū)。所述VDMOS晶體管的柵極區(qū)160穿過(guò)所述第一擴(kuò)散區(qū)150和所述體區(qū)140、并到達(dá) 所述外延層130。具體來(lái)說(shuō)，可以利用下列方法形成刻蝕形成穿過(guò)第一擴(kuò)散區(qū)150和體區(qū) 140，且到達(dá)外延層130的溝槽；接著，在所形成的溝槽中，通過(guò)熱氧化或化學(xué)氣相沉積等方 式，在溝槽表面中形成柵絕緣層160a，例如氧化硅；然后，通過(guò)化學(xué)氣相沉積等方式，在柵 絕緣層上形成多晶硅，使多晶硅注滿溝槽，并通過(guò)化學(xué)機(jī)械研磨等方式去處溝槽外的氧化 硅及多晶硅，形成柵極區(qū)160。所述第一擴(kuò)散區(qū)150和柵極區(qū)160上具有介質(zhì)層170，具體的可以通過(guò)熱氧化 或化學(xué)氣相沉積等方式，在第一擴(kuò)散區(qū)和柵極區(qū)160表面形成二氧化硅或氮化硅，構(gòu)成覆 蓋第一擴(kuò)散區(qū)150和柵極區(qū)160的介質(zhì)層170。所述介質(zhì)層170起到不同的器件層之間 的隔離和絕緣作用。在本實(shí)施例中，所述介質(zhì)層170為氧化物，例如介質(zhì)層170的材料 可以選自SiO2或者摻雜的SiO2，如USG(Undoped silicon glass，沒(méi)有摻雜的硅玻璃)、 BPSG(Borophosphosilicate glass，摻雜硼磷的硅玻璃)、BSG(borosilicate glass，摻雜 硼的硅玻璃)、PSG(Phosphosilitcate Glass，摻雜磷的硅玻璃)等。在第一擴(kuò)散區(qū)150和其上的介質(zhì)層170中具有第一接觸孔182，具體的可以是穿過(guò) 所述介質(zhì)層170和所述第一擴(kuò)散區(qū)150，且貫穿介質(zhì)層170到達(dá)所述體區(qū)140的第一接觸孔 182。至少兩個(gè)所述MOS晶體管的柵極區(qū)160相連，例如可以同一行或者同一列的VDMOS 晶體管的柵極區(qū)相連，或者全部的VDMOS晶體管柵極區(qū)相連，并且在相連的柵極區(qū)160和其 上的介質(zhì)層170中具有貫穿介質(zhì)層的第二接觸孔184。所述第二接觸孔184數(shù)量少于所述 第一接觸孔182數(shù)量。例如在VDMOS器件中，所有同一行或者同一列的VDMOS晶體管的柵極 區(qū)是相連的，并且在同一柵極制作工序中形成的，因此只要在相連的一個(gè)柵極區(qū)上形成第 二接觸孔184，就可以實(shí)現(xiàn)和后續(xù)柵極金屬襯墊的互連，而不同的VDMOS晶體管的第一擴(kuò)散 區(qū)(源極區(qū))之間的連接是通過(guò)第一接觸孔182形成的互連插塞實(shí)現(xiàn)的。也就是說(shuō)，VDMOS器件的柵極區(qū)上的第二接觸孔數(shù)目小于VDMOS器件包括的VDMOS晶體管的數(shù)目，例如VDMOS 器件的柵極區(qū)中具有1個(gè)第二接觸孔184，而對(duì)于整個(gè)VDMOS器件來(lái)講，第一擴(kuò)散區(qū)中第一 接觸孔的數(shù)目應(yīng)該大于或者等于VDMOS晶體管的數(shù)目，因此所述第二接觸孔184數(shù)量少于 所述第一接觸孔182數(shù)量。具體來(lái)說(shuō)，首先，刻蝕形成第一接觸孔182和第二接觸孔184，該第一接觸孔182的 底部略穿過(guò)介質(zhì)層170和第一擴(kuò)散區(qū)150且到達(dá)體區(qū)140，第二接觸孔184的底部略穿過(guò)介 質(zhì)層170后到達(dá)柵極區(qū)160，所述刻蝕可為干法刻蝕，刻蝕氣體可采用包含四氟化碳CF4的 刻蝕氣體。優(yōu)選的，在所述第一接觸孔182底部具有第二導(dǎo)電類(lèi)型重?fù)诫s的區(qū)域life。例如 可以在第一接觸孔182底部進(jìn)行離子注入，以形成ρ型重?fù)诫s區(qū)。例如，摻雜離子為可為硼 離子，摻雜濃度可為3X1015/cm3，注入能量為25KeV。S20 形成覆蓋所述第一擴(kuò)散區(qū)150和柵極區(qū)160的金屬層190，直到所述第一接 觸孔182和第二接觸孔184被完全填充。具體的，該步驟可以采用本領(lǐng)域技術(shù)人員熟知的方法，例如參考圖9，在擴(kuò)散區(qū)上 沉積金屬，例如可通過(guò)化學(xué)氣相沉積的方式，采用氟化鎢、硅烷與氫氣的混合氣體，進(jìn)行鎢 的淀積，并使其注滿第一接觸孔182和第二接觸孔184。S30 對(duì)所述金屬層190進(jìn)行化學(xué)機(jī)械研磨，直到所述介質(zhì)層170上的金屬層190 被完全去除，至此，分別在第一接觸孔182和第二接觸孔184內(nèi)形成第一互連插塞180a和 第二互連插塞180c。具體的，該步驟可以采用本領(lǐng)域技術(shù)人員熟知的方法，例如參考圖10，所述化學(xué)機(jī) 械拋光的具體參數(shù)為選用SiO2拋光液，拋光液的PH值為10至11. 5，拋光液的流量為120 毫升每分鐘至170毫升每分鐘，拋光工藝中研磨墊的轉(zhuǎn)速為65轉(zhuǎn)每分鐘至80轉(zhuǎn)每分鐘，研 磨頭的轉(zhuǎn)速為陽(yáng)轉(zhuǎn)每分鐘至70轉(zhuǎn)每分鐘，拋光工藝的壓力為200帕至350帕。S40 對(duì)所述介質(zhì)層170進(jìn)行刻蝕，去除部分厚度的介質(zhì)層170。具體的，該步驟可以采用本領(lǐng)域技術(shù)人員熟知的方法，例如參考圖11，所述刻蝕介 質(zhì)層可以是任何常規(guī)刻蝕技術(shù)，比如化學(xué)刻蝕技術(shù)或者等離子體刻蝕技術(shù)，在本實(shí)施例中， 采用等離子體刻蝕技術(shù)。例如具體的選用電感耦合等離子體型刻蝕設(shè)備，刻蝕設(shè)備腔體壓力為10毫托至 50毫托，頂部射頻功率為200瓦至500瓦，底部射頻功率為150瓦至300瓦，C4F8流量為每 分鐘10標(biāo)準(zhǔn)立方厘米(10SCCM)至每分鐘50標(biāo)準(zhǔn)立方厘米，CO流量為每分鐘100標(biāo)準(zhǔn)立 方厘米至每分鐘200標(biāo)準(zhǔn)立方厘米，Ar流量為每分鐘300標(biāo)準(zhǔn)立方厘米至每分鐘600標(biāo)準(zhǔn) 立方厘米，02流量為每分鐘10標(biāo)準(zhǔn)立方厘米至每分鐘50標(biāo)準(zhǔn)立方厘米，刻蝕介質(zhì)層200 直至形成暴露金屬層110的第一和第二接觸孔。所述刻蝕工藝還可以在其他刻蝕設(shè)備中進(jìn) 行，如電容耦合等離子體型刻蝕設(shè)備、感應(yīng)耦合等離子刻蝕設(shè)備。在本實(shí)施例中，刻蝕掉的所述介質(zhì)層的厚度為1800埃至2000埃，例如1850埃、 1900 埃、1950 埃。S50 在第一擴(kuò)散區(qū)150對(duì)應(yīng)的介質(zhì)層170和第一互連插塞180a上形成第一擴(kuò)散 區(qū)金屬襯墊210，在柵極區(qū)160對(duì)應(yīng)的介質(zhì)層170和第二互連插塞180c上形成柵極金屬襯 墊 220。
具體的，該步驟可以采用本領(lǐng)域技術(shù)人員熟知的方法，例如參考圖12，所述形成具 體工藝條件包括物理氣相沉積靶材材料為鋁，反應(yīng)溫度為250攝氏度至500攝氏度，腔室 壓力為10毫托至18毫托，直流功率為10000瓦至40000瓦，氬氣流量為每分鐘2標(biāo)準(zhǔn)立方 厘米至每分鐘20標(biāo)準(zhǔn)立方厘米。在現(xiàn)有技術(shù)中只利用化學(xué)機(jī)械研磨去除金屬層190，因此研磨之后的表面為平坦 表面，在形成第一擴(kuò)散區(qū)金屬襯墊210和柵極金屬襯墊220時(shí)不容易區(qū)分形成第一擴(kuò)散區(qū) 金屬襯墊210和柵極金屬襯墊220的位置，而在本發(fā)明中因?yàn)樵倩瘜W(xué)機(jī)械研磨之后增加了 刻蝕介質(zhì)層的步驟，因此在形成第一擴(kuò)散區(qū)金屬襯墊210之前第一互連插塞180a從半導(dǎo)體 結(jié)構(gòu)表面凸出出來(lái)，因此在該步驟形成第一擴(kuò)散區(qū)金屬襯墊210時(shí)，第一擴(kuò)散區(qū)金屬襯墊 210在第一互連插塞180a的位置具有凸起230，因?yàn)榈谝粩U(kuò)散區(qū)具有非常多的互連插塞，因 此第一擴(kuò)散區(qū)金屬襯墊210具有較多的凸起230。而柵極金屬襯墊220因?yàn)橄旅娴幕ミB插 塞很少，因此柵極金屬襯墊的凸起就很少，或者只在邊緣有。這樣就使得第一擴(kuò)散區(qū)金屬襯 墊210和柵極金屬襯墊220呈現(xiàn)色差。因此在封裝的時(shí)候，使得封裝的時(shí)候柵極金屬襯墊和第一擴(kuò)散區(qū)金屬襯墊容易辨 別，提高了封裝良率。上述步驟SlO至步驟S50并不對(duì)相應(yīng)部分的形成方法進(jìn)行限制，或還可采用其它 工藝、或其它反應(yīng)物及其它濃度而實(shí)現(xiàn)，本領(lǐng)域技術(shù)人員應(yīng)能理解關(guān)于所述步驟SlO至步 驟S50中任一項(xiàng)或幾項(xiàng)的變換并不對(duì)本發(fā)明構(gòu)思造成影響。在其它實(shí)施例中，也可以所述第一擴(kuò)散區(qū)為漏極區(qū)，所述第二擴(kuò)散區(qū)為源極區(qū)。圖13為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法第二實(shí)施例的示意圖。因?yàn)榈诙?shí)施例 和第一實(shí)施例類(lèi)似，因此第二實(shí)施例和第一實(shí)施例相同的部分不再贅述，不同在于在本實(shí)施例中，所述MOS器件包括陣列排列的至少兩個(gè)LDMOS晶體管，所述LDMOS 晶體管包括半導(dǎo)體襯底330、第一擴(kuò)散區(qū)320、第二擴(kuò)散區(qū)350和柵極區(qū)340，所述第一擴(kuò)散 區(qū)320和第二擴(kuò)散區(qū)350為同種導(dǎo)電類(lèi)型，所述第一擴(kuò)散區(qū)320和柵極區(qū)340位于所述半 導(dǎo)體襯底330靠近表面處，且并列排列，在所述第一擴(kuò)散區(qū)320和柵極區(qū)340上具有介質(zhì)層 360，在第一擴(kuò)散區(qū)320和其上的介質(zhì)層360中具有第一接觸孔，LDMOS器件的柵極區(qū)340相 連，并且在柵極區(qū)340和其上的介質(zhì)層360中具有第二接觸孔，第二接觸孔數(shù)量少于第一接 觸孔數(shù)量。所述第二擴(kuò)散區(qū)350位于所述半導(dǎo)體襯底330靠近表面處，且和柵極區(qū)340并列 排列，所述第二擴(kuò)散區(qū)350和第一擴(kuò)散區(qū)320分別位于柵極區(qū)340的兩側(cè)。所述介質(zhì)層360還覆蓋所述第二擴(kuò)散區(qū)350，第二擴(kuò)散區(qū)350上具有貫穿所述介質(zhì) 層360的第三接觸孔。形成覆蓋所述第一擴(kuò)散區(qū)320的金屬層的步驟中，所述金屬層還覆蓋第二擴(kuò)散區(qū) 350，且形成第三互連插塞390，金屬層還覆蓋柵極區(qū)340，且形成第二互連插塞395。在對(duì)所述介質(zhì)層360進(jìn)行刻蝕步驟后，還包括在第二擴(kuò)散區(qū)350對(duì)應(yīng)的介質(zhì)層360 和第三互連插塞390上形成第二擴(kuò)散區(qū)金屬襯墊400，還包括在第柵極區(qū)340對(duì)應(yīng)的介質(zhì)層 360和第三互連插塞395上形成柵極金屬襯墊450。因?yàn)橹辽賰蓚€(gè)LDMOS晶體管的柵極區(qū) 相連，并且相連的柵極區(qū)通過(guò)一個(gè)第三互連插塞395連接到柵極金屬襯墊450，例如可以如 圖13所示全部LDMOS晶體管的柵極區(qū)相連并且通過(guò)位于LDMOS器件邊緣的第二互連插塞395連接到柵極金屬襯墊450。其中，第一擴(kuò)散區(qū)320為源極區(qū)，第二擴(kuò)散區(qū)為漏極區(qū)。在其它實(shí)施例中也可以第 一擴(kuò)散區(qū)320為漏極區(qū)，第二擴(kuò)散區(qū)為源極區(qū)。因?yàn)樵谛纬傻谝粩U(kuò)散區(qū)金屬襯墊之前互連插塞從半導(dǎo)體結(jié)構(gòu)表面凸出出來(lái)，因此 在該步驟形成第一擴(kuò)散區(qū)金屬襯墊時(shí)，第一擴(kuò)散區(qū)金屬襯墊在互連插塞的位置具有凸起， 因?yàn)榈谝粩U(kuò)散區(qū)具有非常多的互連插塞，因此第一擴(kuò)散區(qū)金屬襯墊具有較多的凸起，同樣 第二擴(kuò)散區(qū)金屬襯墊具有較多的凸起。而柵極金屬襯墊因?yàn)橄旅娴幕ミB插塞很少，因此柵 極金屬襯墊的凸起就很少，或者只在邊緣有。這樣就使得第一擴(kuò)散區(qū)金屬襯墊和柵極金屬 襯墊呈現(xiàn)色差，第二擴(kuò)散區(qū)金屬襯墊和柵極金屬襯墊呈現(xiàn)色差。因此在封裝的時(shí)候，使得封裝的時(shí)候柵極金屬襯墊和第一擴(kuò)散區(qū)金屬襯墊，柵極 金屬襯墊和第二擴(kuò)散區(qū)金屬襯墊容易辨別，提高了封裝良率。在其它實(shí)施例中，也可以將形成第一擴(kuò)散區(qū)金屬襯墊和第二擴(kuò)散區(qū)金屬襯墊的步 驟分開(kāi)，例如只對(duì)第一擴(kuò)散區(qū)或者第二擴(kuò)散區(qū)上的所述介質(zhì)層進(jìn)行刻蝕；從而只在第一擴(kuò) 散區(qū)金屬襯墊或者第二擴(kuò)散區(qū)金屬襯墊表面形成凸起。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。任 何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方 法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí) 施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做 的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括步驟提供MOS器件，所述MOS器件包括陣列排列的至少兩個(gè)MOS晶體管，所述MOS晶體管包 括半導(dǎo)體襯底、第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)，所述第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)為同種導(dǎo) 電類(lèi)型，在所述第一擴(kuò)散區(qū)和柵極區(qū)上具有介質(zhì)層，且分別具有貫穿所述介質(zhì)層的第一和 第二接觸孔，所述第二接觸孔數(shù)量少于所述第一接觸孔數(shù)量；形成覆蓋所述第一擴(kuò)散區(qū)和柵極區(qū)的金屬層，直到所述第一和第二接觸孔被完全填充；對(duì)所述金屬層進(jìn)行化學(xué)機(jī)械研磨，直到所述介質(zhì)層上的金屬層被完全去除，至此，分別 在第一接觸孔和第二接觸孔內(nèi)形成第一互連插塞和第二互連插塞；對(duì)所述介質(zhì)層進(jìn)行刻蝕，去除部分厚度的介質(zhì)層，使介質(zhì)層表面低于上述第一互連插 塞和第二互連插塞的表面；在第一擴(kuò)散區(qū)對(duì)應(yīng)的介質(zhì)層和第一互連插塞上形成第一擴(kuò)散區(qū)金屬襯墊，在柵極區(qū)對(duì) 應(yīng)的介質(zhì)層和第二互連插塞上形成柵極金屬襯墊。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一擴(kuò)散區(qū)為源 極區(qū)，所述第二擴(kuò)散區(qū)為漏極區(qū)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一擴(kuò)散區(qū)、第二 擴(kuò)散區(qū)和柵極區(qū)位于所述半導(dǎo)體襯底靠近表面處，且第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)和柵極區(qū)并 列排列，所述第二擴(kuò)散區(qū)和第一擴(kuò)散區(qū)分別位于柵極區(qū)的兩側(cè)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述介質(zhì)層還覆蓋所 述第二擴(kuò)散區(qū)，在所述第二擴(kuò)散區(qū)上具有貫穿介質(zhì)層的第三接觸孔。形成覆蓋所述第一擴(kuò)散區(qū)的金屬層的步驟中，所述金屬層還覆蓋第二擴(kuò)散區(qū)，且形成 第三互連插塞；在對(duì)所述介質(zhì)層進(jìn)行刻蝕步驟后，還包括在第二擴(kuò)散區(qū)對(duì)應(yīng)的介質(zhì)層和第三互連插塞 上形成第二擴(kuò)散區(qū)金屬襯墊。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述MOS器件為VDMOS 器件，所述MOS晶體管為VDMOS晶體管。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一擴(kuò)散區(qū)為漏 極區(qū)，所述第二擴(kuò)散區(qū)為源極區(qū)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述介質(zhì)層為氧化物。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，刻蝕掉的所述介質(zhì)層 的厚度為1800埃至2000埃。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述MOS器件為L(zhǎng)DMOS 器件，所述MOS晶體管為L(zhǎng)DMOS晶體管。
全文摘要
本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括步驟提供MOS器件，在所述第一擴(kuò)散區(qū)和柵極區(qū)上具有介質(zhì)層，且分別具有貫穿所述介質(zhì)層的第一和第二接觸孔，所述第二接觸孔數(shù)量少于所述第一接觸孔數(shù)量；形成金屬層，直到所述第一、第二接觸孔被完全填充，從而形成第一擴(kuò)散區(qū)上的第一互連插塞和柵極區(qū)上的第二互連插塞；對(duì)所述金屬層進(jìn)行化學(xué)機(jī)械研磨；對(duì)所述介質(zhì)層進(jìn)行刻蝕；在第一擴(kuò)散區(qū)對(duì)應(yīng)的介質(zhì)層和第一互連插塞上形成第一擴(kuò)散區(qū)金屬襯墊，在柵極區(qū)對(duì)應(yīng)的介質(zhì)層和第二互連插塞上形成柵極金屬襯墊。本發(fā)明提高了半導(dǎo)體器件的封裝良率。
文檔編號(hào)H01L21/8234GK102054775SQ20091020935
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年11月4日 優(yōu)先權(quán)日2009年11月4日
發(fā)明者劉江, 劉海波, 樊楊, 陳斌 申請(qǐng)人:無(wú)錫華潤(rùn)上華半導(dǎo)體有限公司, 無(wú)錫華潤(rùn)上華科技有限公司