專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括具有高擊穿電壓的LOCOS偏置類型場(chǎng)效應(yīng)晶體 管的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
目前存在來自市場(chǎng)的對(duì)于用于控制電源電壓以便提供預(yù)定電壓 水平輸出的ic (如電壓調(diào)節(jié)器和開關(guān)調(diào)節(jié)器)的各種需求。例如， 出現(xiàn)對(duì)于甚至在50 V或更高的電壓范圍內(nèi)確保正常操作的IC的需 求。具有高擊穿電壓的IC中使用的場(chǎng)效應(yīng)晶體管(以下稱作MOS晶體 管)包括具有L0C0S偏置漏結(jié)構(gòu)的MOS晶體管(以下稱作LOCOS偏置 MOS晶體管)，它是具有高擊穿電壓的常規(guī)平面MOS晶體管。
圖5示出制造L0C0S偏置M0S晶體管的方法。如圖5A所示，犧 牲氧化膜22和氮化物膜21沉積到p型硅襯底上，使用圖案化以便在 預(yù)期區(qū)域中提供開口作為掩膜的光刻膠有選擇地去除氮化物膜21, 以及通過離子注入來形成n型偏置擴(kuò)散層31。然后，如圖5B所示， 通過例如采用用作圖案化的掩膜的氮化物膜21進(jìn)行的濕式氧化有選 擇地生長(zhǎng)和形成LOCOS氧化膜23。然后，去除氮化物膜21和犧牲氧 化膜22，形成柵氧化膜24，以及例如在柵氧化膜24上沉積多晶硅膜。 然后，通過使用圖案化以便在預(yù)期區(qū)域中提供開口作為掩膜的光刻膠 去除多晶硅膜，形成柵電極25。然后，通過采用圖案化以便在預(yù)期 區(qū)域中提供開口作為掩膜的光刻膠進(jìn)行的離子注入，形成n型漏擴(kuò)散 層34和n型源擴(kuò)散層35，從而得到圖5C所示的結(jié)構(gòu)。
在圖5C所示的常規(guī)結(jié)構(gòu)中，理解到，對(duì)于柵電極與漏電極之間 的電場(chǎng)松弛，通過對(duì)L0C0S氧化膜23的厚度和偏置擴(kuò)散層31的濃度進(jìn)行優(yōu)化，擊穿電壓可以充分高。但是，對(duì)于偏置擴(kuò)散層31與漏擴(kuò) 散層34之間的連接，在制造過程中出現(xiàn)L0C0S氧化膜23的厚度和氮 化物膜21的厚度的變化。連接的程度隨L0C0S氧化膜23 —端的鳥嘴 形狀的變化而改變。這樣，具有不穩(wěn)定連接的因素，該結(jié)構(gòu)對(duì)于漏擴(kuò) 散層34下方的區(qū)域中的電場(chǎng)積累的松弛是不充分的。例如，使偏置 擴(kuò)散層31的雜質(zhì)濃度對(duì)于漏擴(kuò)散層34與偏置擴(kuò)散層31之間的穩(wěn)定 連接充分高的步驟加強(qiáng)電場(chǎng)，因?yàn)槠脭U(kuò)散層31的耗盡層的擴(kuò)展被 禁止，從而引起在較低電壓的雪崩擊穿。難以在具有高達(dá)50 V的高 擊穿電壓的元件的器件設(shè)計(jì)中應(yīng)用上述結(jié)構(gòu)。
作為針對(duì)上述問題的措施，在LOCOS偏置MOS晶體管的偏置部分 形成槽以形成偏置擴(kuò)散層，并且將LOCOS氧化膜嵌入其中，由此通過 偏置擴(kuò)散來覆蓋重?fù)诫s漏層的電場(chǎng)積累區(qū)域(參見例如日本專利申請(qǐng)
發(fā)明者北島裕一郎 申請(qǐng)人:精工電子有限公司