一種半導(dǎo)體器件的制造方法和電子裝置的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法和電子裝置，涉及半導(dǎo)體技術(shù)領(lǐng)域。該方法包括：S101：利用硬掩膜層對(duì)半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和溝槽；S102：在相鄰的鰭型結(jié)構(gòu)之間及溝槽內(nèi)形成隔離材料層，通過CMP去除隔離材料層高于硬掩膜層的部分以形成淺溝槽隔離；S103：在硬掩膜層上形成具有開口的第二掩膜層，對(duì)淺溝槽隔離進(jìn)行離子注入；S104：去除第二掩膜層和硬掩膜層；S105：通過刻蝕將隔離材料層位于鰭型結(jié)構(gòu)兩側(cè)的部分以及淺溝槽隔離去除一定的厚度。該方法包括對(duì)淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率的步驟，可以提高的器件的性能和可靠性。該電子裝置包括根據(jù)上述的半導(dǎo)體器件的制造方法制得的半導(dǎo)體器件，同樣具有上述優(yōu)點(diǎn)。
【專利說明】
一種半導(dǎo)體器件的制造方法和電子裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法和電子裝置。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，鰭型場(chǎng)效應(yīng)晶體管(FinFET)因其自身的優(yōu)勢(shì)而得到了廣泛的應(yīng)用。
[0003]鰭型場(chǎng)效應(yīng)晶體管不僅可以抑制短溝道效應(yīng)(short-channeleffect ;SCE)，而且具有很多其他優(yōu)勢(shì)，例如可以采用自對(duì)準(zhǔn)雙重圖形技術(shù)(self-aligned-double-patterning ； SADP)。
[0004]然而，在現(xiàn)有的包括鰭型場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件的制造工藝中，由于選擇比的問題，在對(duì)位于鰭型結(jié)構(gòu)周圍的介電層(隔離材料層)進(jìn)行刻蝕形成凹槽(recess)的過程中，位于鰭型結(jié)構(gòu)刻蝕區(qū)域(Fin cut area)的淺溝槽隔離(STI)往往會(huì)受到過度刻蝕。而這一現(xiàn)象會(huì)在很大程度上影響器件的性能和可靠性。
[0005]為解決上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件的制造方法和電子裝置。
[0007]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，包括:
[0008]步驟SlOl:提供半導(dǎo)體襯底，利用硬掩膜層對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和用于容置淺溝槽隔離的溝槽；
[0009]步驟S102:在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離；
[0010]步驟S103:在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口的第二掩膜層，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率；
[0011]步驟S104:去除所述第二掩膜層和所述硬掩膜層；
[0012]步驟S105:通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。
[0013]示例性地，在所述步驟S104與所述步驟S105之間還包括步驟S1045:
[0014]對(duì)所述淺溝槽隔離進(jìn)行退火處理。
[0015]示例性地，在所述步驟S103中，所述離子注入所注入的離子包括碳離子。
[0016]示例性地，在所述步驟S103中，所述離子注入的注入方向垂直于所述半導(dǎo)體襯底的上表面。
[0017]示例性地，在所述步驟SlOl中，所述硬掩膜層自上而下依次包括氧化硅層、氮化硅層和氧化硅層；并且，在所述步驟S102中，所述硬掩膜層的最上層的氧化硅層在所述CMP中被去除。
[0018]示例性地，在所述步驟S102中，在形成所述隔離材料層之前先形成位于所述隔離材料層下方的襯墊材料層；在所述步驟S102中，所述襯墊材料層高于所述硬掩膜層的部分在所述CMP中一并被去除；在所述步驟S105中，所述襯墊材料層一并被刻蝕。
[0019]示例性地，在所述步驟SlOl中，形成所述鰭型結(jié)構(gòu)和所述溝槽的方法包括自對(duì)準(zhǔn)雙重圖形技術(shù)。
[0020]示例性地，在所述步驟S102中，所述隔離材料層的材料包括氧化硅，形成所述隔離材料層的方法包括流體化學(xué)氣相沉積。
[0021]示例性地，在所述步驟S103中，所述第二掩膜層包括光刻膠。
[0022]本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，其包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連的電子組件，其中所述半導(dǎo)體器件的制造方法包括:
[0023]步驟SlOl:提供半導(dǎo)體襯底，利用硬掩膜層對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和用于容置淺溝槽隔離的溝槽；
[0024]步驟S102:在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離；
[0025]步驟S103:在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口的第二掩膜層，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率；
[0026]步驟S104:去除所述第二掩膜層和所述硬掩膜層；
[0027]步驟S105:通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。
[0028]示例性地，在所述步驟S104與所述步驟S105之間還包括步驟S1045:
[0029]對(duì)所述淺溝槽隔離進(jìn)行退火處理。
[0030]示例性地，在所述步驟S103中，所述離子注入所注入的離子包括碳離子。
[0031]示例性地，在所述步驟S103中，所述離子注入的注入方向垂直于所述半導(dǎo)體襯底的上表面。
[0032]本發(fā)明的半導(dǎo)體器件的制造方法包括對(duì)淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率的步驟，可以降低在對(duì)隔離材料層位于鰭型結(jié)構(gòu)兩側(cè)的部分進(jìn)行刻蝕的過程中淺溝槽隔離的刻蝕速率，從而提高的器件的性能和可靠性。本發(fā)明的電子裝置包括根據(jù)上述的半導(dǎo)體器件的制造方法制得的半導(dǎo)體器件，同樣具有上述優(yōu)點(diǎn)。
【附圖說明】
[0033]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0034]附圖中:
[0035]圖1A、圖1B、圖1C、圖1D、圖1E、圖1F、圖1G和圖1H為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的示意圖；
[0036]圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。
【具體實(shí)施方式】
[0037]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0038]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。
[0039]在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0040]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0041]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法。其中，圖1A至圖1H為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的示意圖；圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。
[0042]如圖1A至圖1H所示，本實(shí)施例的半導(dǎo)體器件的制造方法包括如下步驟:
[0043]步驟Al:提供半導(dǎo)體襯底100，利用硬掩膜層(HM) 200對(duì)半導(dǎo)體襯底100進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)(Fin) 1001和用于容置淺溝槽隔離(STI)的溝槽1002，如圖1A所示。
[0044]示例性地，形成鰭型結(jié)構(gòu)1001和溝槽1002的方法為自對(duì)準(zhǔn)雙重圖形技術(shù)(SADP)。采用自對(duì)準(zhǔn)雙重圖形技術(shù)，可以保證形成的鰭型結(jié)構(gòu)1001具有更好的形貌。
[0045]其中，硬掩膜層200可以為單層結(jié)構(gòu)，也可以為多層結(jié)構(gòu)。在一個(gè)示例中，硬掩膜層(HM) 200為三層結(jié)構(gòu)，自上而下依次包括氧化硅層、氮化硅層和氧化硅層。
[0046]步驟A2:形成襯墊材料層1020和位于其上的隔離材料層1030，如圖1B所示。
[0047]其中，隔離材料層1030用于填充溝槽1002以及位于相鄰的鰭型結(jié)構(gòu)1001之間的區(qū)域。
[0048]示例性地，襯墊材料層1020的材料可以為氧化硅、氮化硅或其他合適的材料。形成襯墊材料層1020的方法可以為沉積法或其他合適的方法。隔離材料層1030的材料可以為氧化硅或其他合適的材料。形成隔離材料層1030的方法可以為流體化學(xué)氣相沉積(FCVD)或其他合適的方法。
[0049]在某些情況中，可以僅形成隔離材料層1030，而不形成襯墊材料層1020。
[0050]步驟A3:通過CMP (化學(xué)機(jī)械拋光)去除隔離材料層1030和襯墊材料層1020高于硬掩膜層200的部分以形成襯墊層102和淺溝槽隔離(STI) 103，如圖1C所示。
[0051]其中，在步驟A3中也可以同時(shí)去除一定厚度的硬掩膜層200。示例性地，硬掩膜層(HM) 200為三層結(jié)構(gòu)，自上而下依次包括氧化硅層、氮化硅層和氧化硅層；在本步驟中，位于上層的氧化硅層被去除。
[0052]其中，淺溝槽隔離103為位于鰭型結(jié)構(gòu)刻蝕區(qū)域(Fin cut area)的淺溝槽隔離。
[0053]步驟A4:在硬掩膜層200上形成掩膜層300，其中掩膜層300在淺溝槽隔離103的上方具有開口 3001，如圖1D所示。
[0054]其中，掩膜層300的材料可以為光刻膠或其他合適的材料。示例性地，形成掩膜層300的方法可以為:沉積光刻膠層并進(jìn)行曝光、顯影處理。
[0055]步驟A5:通過開口 3001對(duì)淺溝槽隔離103進(jìn)行離子注入以降低淺溝槽隔離103的刻蝕速率，如圖1E所示。
[0056]示例性地，所注入的離子可以為碳或其他合適的離子。
[0057]其中，通過對(duì)淺溝槽隔離103進(jìn)行離子注入，可以降低淺溝槽隔離103在后續(xù)對(duì)位于鰭型結(jié)構(gòu)1001兩側(cè)的介電材料(隔離材料層1030的一部分)進(jìn)行刻蝕的過程中的刻蝕速率。也就是說，可以降低在后續(xù)對(duì)位于鰭型結(jié)構(gòu)1001兩側(cè)的介電材料進(jìn)行刻蝕的過程中的淺溝槽隔離103的損失。
[0058]示例性地，在進(jìn)行離子注入時(shí)所采用的注入方式為垂直注入，即注入方向與半導(dǎo)體襯底100的上表面成直角。其中，在圖1E中，長箭頭方向代表離子注入方向；而淺溝槽隔離103內(nèi)的短箭頭則代表注入的離子。
[0059]步驟A6:去除掩膜層300和硬掩膜層200，如圖1F所示。
[0060]其中，去除掩膜層300和硬掩膜層200的方法可以為剝離法或其他合適的方法，在此并不進(jìn)行限定。
[0061]步驟A7:對(duì)淺溝槽隔離103進(jìn)行退火處理，如圖1G所示。
[0062]其中，對(duì)淺溝槽隔離103進(jìn)行退火處理，可以調(diào)節(jié)離子(例如碳離子)在淺溝槽隔離103內(nèi)的分布，從而進(jìn)一步調(diào)整淺溝槽隔離的刻蝕速率。在本實(shí)施例中，通過對(duì)淺溝槽隔離103進(jìn)行離子注入(步驟A5)并進(jìn)行退火處理(步驟A7)，可以降低淺溝槽隔離103在后續(xù)對(duì)位于鰭型結(jié)構(gòu)1001兩側(cè)的介電材料進(jìn)行刻蝕的過程中的刻蝕速率。S卩，提高刻蝕選擇比從而控制淺溝槽隔離103的不當(dāng)刻蝕，從而改善制得的半導(dǎo)體器件的性能和可靠性。
[0063]示例性地，該退火處理為對(duì)整個(gè)半導(dǎo)體襯底100以及位于其上的部件(例如淺溝槽隔離103)進(jìn)行，所采用的退火方式可以為快速熱退火、激光退火等，在此并不進(jìn)行限定。
[0064]步驟AS:通過刻蝕將位于鰭型結(jié)構(gòu)1001兩側(cè)的介電層(例如隔離材料層)以及淺溝槽隔離103去除一定的厚度，如圖1H所示。
[0065]其中，該一定的厚度為小于淺溝槽隔離103的高度的任意厚度，具體可以根據(jù)實(shí)際工藝需要進(jìn)行設(shè)定。
[0066]通過步驟A8，可以在鰭型結(jié)構(gòu)1001的兩側(cè)形成凹槽(recess)。
[0067]其中，所采用的刻蝕方法可以為干法刻蝕、濕法刻蝕或其他合適的方法。當(dāng)具有襯墊層102(襯墊材料層1020)時(shí)，在本步驟中，位于鰭型結(jié)構(gòu)1001兩側(cè)的襯墊材料層1020以及位于淺溝槽隔離103兩側(cè)的襯墊層102也將一并被刻蝕。
[0068]在本步驟中，位于鰭型結(jié)構(gòu)刻蝕區(qū)域的淺溝槽隔離103不會(huì)受到過度刻蝕。如圖1H所示，經(jīng)過刻蝕，位于鰭型結(jié)構(gòu)1001兩側(cè)的介電層所剩余的部分與淺溝槽隔離103的剩余的部分具有基本相同的高度(而在現(xiàn)有技術(shù)中，淺溝槽隔離103往往遭受過渡刻蝕，因而淺溝槽隔離103的剩余部分的高度通常小于位于鰭型結(jié)構(gòu)1001兩側(cè)的介電層所剩余的部分的高度)。
[0069]至此，完成了本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。在上述步驟Al至AS的各步驟之間以及步驟AS之后，還可以包括其他步驟，此處不再贅述。
[0070]本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法包括對(duì)淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率的步驟，可以降低在對(duì)隔離材料層位于鰭型結(jié)構(gòu)兩側(cè)的部分進(jìn)行刻蝕的過程中淺溝槽隔離的刻蝕速率，從而提高的器件的性能和可靠性。
[0071]圖2示出了本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟，包括:
[0072]在步驟SlOl中，提供半導(dǎo)體襯底，利用硬掩膜層對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和用于容置淺溝槽隔離的溝槽；
[0073]在步驟S102中，在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離；
[0074]在步驟S103中，在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口的第二掩膜層，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率;
[0075]在步驟S104中，去除所述第二掩膜層和所述硬掩膜層；
[0076]在步驟S105中，通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。
[0077]本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連的電子組件。其中，該半導(dǎo)體器件為根據(jù)如上所述的半導(dǎo)體器件的制造方法所制得的半導(dǎo)體器件。該電子組件，可以為分立器件、集成電路等任何電子組件。
[0078]示例性地，所述半導(dǎo)體器件的制造方法包括:
[0079]步驟SlOl:提供半導(dǎo)體襯底，利用硬掩膜層對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和用于容置淺溝槽隔離的溝槽；
[0080]步驟S102:在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離；
[0081]步驟S103:在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口的第二掩膜層，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率；
[0082]步驟S104:去除所述第二掩膜層和所述硬掩膜層；
[0083]步驟S105:通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。
[0084]示例性地，在所述步驟S104與所述步驟S105之間還包括步驟S1045:
[0085]對(duì)所述淺溝槽隔離進(jìn)行退火處理。
[0086]示例性地，在所述步驟S103中，所述離子注入所注入的離子包括碳離子。
[0087]示例性地，在所述步驟S103中，所述離子注入的注入方向垂直于所述半導(dǎo)體襯底的上表面。
[0088]本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括上述半導(dǎo)體器件的中間產(chǎn)品。
[0089]本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件的制造方法所制得的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
[0090]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括: 步驟SlOl:提供半導(dǎo)體襯底(100)，利用硬掩膜層(200)對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)(1001)和用于容置淺溝槽隔離的溝槽(1002); 步驟S102:在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層(1030)，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離(103); 步驟S103:在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口(3001)的第二掩膜層(300)，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率； 步驟S104:去除所述第二掩膜層和所述硬掩膜層； 步驟S105:通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104與所述步驟S105之間還包括步驟S1045: 對(duì)所述淺溝槽隔離進(jìn)行退火處理。3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S103中，所述離子注入所注入的離子包括碳離子。4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S103中，所述離子注入的注入方向垂直于所述半導(dǎo)體襯底的上表面。5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中，所述硬掩膜層自上而下依次包括氧化硅層、氮化硅層和氧化硅層；并且，在所述步驟S102中，所述硬掩膜層的最上層的氧化硅層在所述CMP中被去除。6.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，在形成所述隔離材料層之前先形成位于所述隔離材料層下方的襯墊材料層；在所述步驟S102中，所述襯墊材料層高于所述硬掩膜層的部分在所述CMP中一并被去除；在所述步驟S105中，所述襯墊材料層一并被刻蝕。7.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中，形成所述鰭型結(jié)構(gòu)和所述溝槽的方法包括自對(duì)準(zhǔn)雙重圖形技術(shù)。8.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，所述隔離材料層的材料包括氧化硅，形成所述隔離材料層的方法包括流體化學(xué)氣相沉積。9.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S103中，所述第二掩膜層包括光刻膠。10.一種電子裝置，其特征在于，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連的電子組件，其中所述半導(dǎo)體器件的制造方法包括: 步驟SlOl:提供半導(dǎo)體襯底，利用硬掩膜層對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕以形成鰭型結(jié)構(gòu)和用于容置淺溝槽隔離的溝槽； 步驟S102:在相鄰的所述鰭型結(jié)構(gòu)之間以及所述溝槽內(nèi)形成隔離材料層，通過CMP去除所述隔離材料層高于所述硬掩膜層的部分以形成淺溝槽隔離； 步驟S103:在所述硬掩膜層上形成在所述淺溝槽隔離的上方具有開口的第二掩膜層，通過所述開口對(duì)所述淺溝槽隔離進(jìn)行離子注入以降低所述淺溝槽隔離的刻蝕速率； 步驟S104:去除所述第二掩膜層和所述硬掩膜層； 步驟S105:通過刻蝕將所述隔離材料層位于所述鰭型結(jié)構(gòu)兩側(cè)的部分以及所述淺溝槽隔離去除一定的厚度。11.如權(quán)利要求10所述的電子裝置，其特征在于，在所述步驟S104與所述步驟S105之間還包括步驟S1045: 對(duì)所述淺溝槽隔離進(jìn)行退火處理。12.如權(quán)利要求10所述的電子裝置，其特征在于，在所述步驟S103中，所述離子注入所注入的離子包括碳離子。13.如權(quán)利要求10所述的電子裝置，其特征在于，在所述步驟S103中，所述離子注入的注入方向垂直于所述半導(dǎo)體襯底的上表面。
【文檔編號(hào)】H01L21/266GK105870019SQ201510033538
【公開日】2016年8月17日
【申請(qǐng)日】2015年1月22日
【發(fā)明人】杜麗娟, 趙海
【申請(qǐng)人】中芯國際集成電路制造(上海)有限公司