專利名稱：使用倒裝芯片安裝的晶片級(jí)封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言涉及半導(dǎo)體器件及其制造方法。更具體而言，至少一些實(shí)施例涉 及包括圍繞電子器件的腔的倒裝芯片半導(dǎo)體封裝和封裝方法。
背景技術(shù)：
射頻集成電路(RFIC)被廣泛用于無線裝置，例如，蜂窩電話、便攜式電腦、個(gè)人數(shù) 字助理等等。RFIC組合傳輸線、匹配網(wǎng)絡(luò)、以及在集成介質(zhì)上的諸如電感器、電阻器、電容器 以及晶體管的分立部件，以提供能夠發(fā)送和接收例如范圍從約0. 1到約100吉赫茲(GHz) 的高頻信號(hào)的子系統(tǒng)。RFIC的封裝與多種常規(guī)集成電路(IC)的封裝的顯著區(qū)別歸因于該 封裝通常是RF電路的一部分，以及因?yàn)镽FIC的復(fù)雜的RF電場和/或磁場可與任何鄰近的 絕緣體和導(dǎo)體相互作用。為了滿足無線工業(yè)持續(xù)增長的需要，RFIC封裝開發(fā)正試圖提供這 樣的更小、更低成本和更高性能的裝置，該裝置可以容納多管芯RF模塊并提供高可靠性且 使用無鉛焊料和其他“綠色”材料。其中單或多管芯RFIC被單獨(dú)地封裝的單芯片封裝是對 于RFIC的小尺寸和低成本要求的直接解決方案，并且在當(dāng)前被用于大多數(shù)RFIC。微機(jī)電系統(tǒng)(MEMS)能夠?qū)崿F(xiàn)微尺寸機(jī)械運(yùn)動(dòng)與特定的電信號(hào)(例如，具有特定 的頻率)之間的受控的轉(zhuǎn)變。MEMS正變得廣泛用于RFIC?；跈C(jī)械運(yùn)動(dòng)，RF MEMS對于包 括表面聲波(SAW)濾波器、體聲波(BAW)濾波器以及高頻RF開關(guān)的RF帶濾波器而言可以 實(shí)現(xiàn)優(yōu)良的信號(hào)質(zhì)量因子。例如，SAW濾波器將電信號(hào)轉(zhuǎn)變?yōu)闄C(jī)械波，當(dāng)該機(jī)械波在被轉(zhuǎn)變 回電信號(hào)之前傳播跨過壓電晶體襯底時(shí)被延遲。BAW濾波器使用體積體移動(dòng)(volume bulk movement)來實(shí)現(xiàn)特定的希望的共振，并且在RF開關(guān)中，使用電信號(hào)控制微電極的移動(dòng)以 將開關(guān)變?yōu)殚_或關(guān)。當(dāng)前的MEMS技術(shù)從半導(dǎo)體制造處理發(fā)展而成。然而，唯一與MEMS相 關(guān)的機(jī)械運(yùn)動(dòng)需要與常規(guī)半導(dǎo)體IC極為不同的封裝結(jié)構(gòu)和要求。特別地，在所有的MEMS IC內(nèi)部，一些材料必須自由移動(dòng)而沒有干擾，因此MEMS IC典型地被“蓋帽”以形成圍繞移 動(dòng)材料的小真空或空氣腔以在允許這些材料移動(dòng)的同時(shí)保護(hù)它們。由 Infineon Technologies, AG, Milpitas, CA 開發(fā)的用于 RF MEMS 裝置的封裝的 一個(gè)實(shí)例使用復(fù)雜的鈍化結(jié)構(gòu)來在SAW/BAW濾波器管芯的共振器區(qū)域周圍產(chǎn)生空氣腔。使 用光刻聚合物產(chǎn)生形成每一個(gè)共振器的腔的曲徑結(jié)構(gòu)(maze structure)。使用反面布線接 合(reverse wire bond)來在濾波器管芯與襯底之間制造互連。將具有B級(jí)粘合劑的通常 為平面的硅蓋附接在曲徑結(jié)構(gòu)的頂部上以“蓋帽” IC并完成封閉的腔。由于其使用標(biāo)準(zhǔn)管 芯附接和布線接合組裝技術(shù)，該封裝是相對高效的MEMS封裝。然而，其限制封裝和/或管 芯尺寸的減小，并且曲徑構(gòu)圖和蓋附接的附加處理步驟顯著增加了封裝的復(fù)雜性和成本，這降低了封裝效率并增加了使用封裝的總產(chǎn)品的成本。

發(fā)明內(nèi)容
至少一些方面和實(shí)施例涉及一種半導(dǎo)體封裝和封裝方法，其提供MEMS或其他器 件所需的腔而沒有常規(guī)裝配和封裝方法的復(fù)雜性。根據(jù)本發(fā)明的一個(gè)方面，提供一種用于電子器件的封裝。該封裝包括第一襯底， 其包括限定在所述第一襯底的第一表面中的第一凹陷；以及第二襯底，其包括限定在所述 第二襯底的第二表面中的第二凹陷。所述第一襯底的所述第一表面被接合到所述第二襯底 的所述第二表面。所述第一凹陷基本上覆蓋在所述第二凹陷上，以限定由所述第一凹陷和 所述第二凹陷形成的腔。根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一凹陷同延地(coextensively)覆蓋在所述第 二凹陷上。根據(jù)本發(fā)明的另一實(shí)施例，所述封裝還包括在所述第二襯底的所述第二表面中 限定的多個(gè)另外的凹陷，并且所述第一凹陷基本上覆蓋在所述第二凹陷和所述多個(gè)另外的 凹陷上。根據(jù)本發(fā)明的又一實(shí)施例，所述封裝還包括設(shè)置在所述腔內(nèi)的第一電子器件。所 述第一電子器件可以被倒裝芯片安裝到所述襯底且可包括MEMS器件。在一個(gè)實(shí)例中，所述 第一襯底、所述第二襯底、或者所述第一襯底和所述第二襯底二者包括半導(dǎo)體材料。在另一 實(shí)例中，所述封裝的高度小于約300微米。根據(jù)本發(fā)明的另一方面，提供一種制造封裝電子器件的方法。所述方法包括在第 一襯底中形成第一凹陷；在第二襯底中形成第二凹陷；以及將所述第一襯底附接到所述第 二襯底，以便所述第一凹陷和所述第二凹陷基本上彼此覆蓋，從而限定腔。在下面詳細(xì)討論另外的方面、實(shí)施例、以及這些示例性方面和實(shí)施例的優(yōu)點(diǎn)。此 外，應(yīng)該理解，上述信息和下列詳細(xì)描述二者都僅僅是各方面和實(shí)施例的示例性實(shí)例，并且 旨在提供用于理解所要求保護(hù)的方面和實(shí)施例的性質(zhì)和特征的概述和框架。所包括的附圖 用于提供示例以及對各方面和實(shí)施例的進(jìn)一步的理解，并且這些附圖被并入到說明書中而 構(gòu)成說明書的一部分。這些附圖與說明書的剩余部分用于解釋所述的所要求保護(hù)的方面和 實(shí)施例的原理和操作。


下面參考附圖討論至少一個(gè)實(shí)施例的各個(gè)方面。在沒有按比例繪制的附圖中，各 附圖中示例的每個(gè)相同或近似相同的部件由相似的標(biāo)號(hào)表示。為了清楚起見，不是所有的 部件都被標(biāo)示在每一個(gè)附圖中。這些圖是為了示例和解釋的目的而提供的，因而不旨在作 為對本發(fā)明的限制的限定。在附圖中圖1為根據(jù)本發(fā)明的方面的附接到器件封裝的基底(base)的RFIC器件的截面 圖；圖2為根據(jù)本發(fā)明的方面的用于器件封裝的帽晶片的一個(gè)實(shí)例的截面圖；圖3為根據(jù)本發(fā)明的方面的器件封裝的一個(gè)實(shí)施例的截面圖，該器件封裝包括腔 和附接到該腔的基底的RFIC器件；圖4為根據(jù)本發(fā)明的方面的器件封裝的一個(gè)實(shí)例的基底的平面圖；圖5a為具有平面的基底襯底和包括凹陷的帽襯底的器件封裝的實(shí)例的截面圖5b為具有平面的基底襯底和包括凹陷的帽襯底的器件封裝的實(shí)例的截面圖， 其中過孔延伸穿過帽襯底；圖6為根據(jù)本發(fā)明的方面制造器件封裝的方法的一個(gè)實(shí)例的流程圖；圖7為根據(jù)本發(fā)明的方面的以并排式配置安裝在器件封裝的腔中的一對RFIC器 件的一個(gè)實(shí)例的截面圖；圖8為根據(jù)本發(fā)明的方面的以層疊式配置安裝在器件封裝的腔中的一對RFIC器 件的一個(gè)實(shí)例的截面圖；
圖9為根據(jù)本發(fā)明的另外的方面的以并排式配置安裝在器件封裝的腔中的一對 RFIC器件的另一實(shí)例的截面圖；以及圖10為根據(jù)本發(fā)明的另外的方面的以并排式配置安裝在器件封裝的兩個(gè)子腔中 的一對RFIC器件的另一實(shí)例的截面圖。
具體實(shí)施例方式如上所述，包括MEMS器件的RFIC可以要求或極大地受益于在MEMS器件與襯底之 間設(shè)置的腔。然而，封裝具有腔的器件的常規(guī)方法需要復(fù)雜的組裝處理和/或?qū)е孪鄬Υ?的總封裝尺寸。因此，根據(jù)本發(fā)明的實(shí)施例的封裝方法有助于包含腔的封裝電子器件的快速、簡 單、低成本的制造，并具有相對小的總封裝尺寸。此外，如下面進(jìn)一步討論的，在一個(gè)封裝中 可以組合多個(gè)器件以形成封裝模塊。由于單模塊封裝的尺寸小于兩個(gè)或多個(gè)單獨(dú)封裝的器 件的尺寸，因此包含多個(gè)器件的模塊的使用允許在產(chǎn)品的電路板的給定區(qū)域中安裝更多的 器件，并且，由于減小了電流必須在相鄰器件之間流動(dòng)的距離，因此包含多個(gè)器件的模塊的 使用還允許改善總產(chǎn)品性能和/或降低熱產(chǎn)生。應(yīng)該理解，這里討論的方法和裝置的實(shí)施例不局限于在以下描述中闡述的且在附 圖中示例的結(jié)構(gòu)細(xì)節(jié)和布件設(shè)置的應(yīng)用。所述方法和裝置能夠按照其他實(shí)施例實(shí)施以及以 各種方式來實(shí)踐或執(zhí)行。這里僅僅出于示例的目的提供特定實(shí)施方式的實(shí)例，并且這些實(shí) 例不旨在限制。具體而言，不旨在將結(jié)合任何一個(gè)或多個(gè)實(shí)施例討論的作用、要素和特征排 除在任何其他實(shí)施例的相似的作用之外。對于任何提及的前和后、左和右、頂和底、以及上 和下，旨在便于描述而不旨在將本發(fā)明的系統(tǒng)和方法或其部件限制到任何一個(gè)位置或空間 取向。同樣，這里使用的措辭和術(shù)語用于描述而不應(yīng)被視為限制。這里使用的“包括”、“包 含”、“具有”、“含有”、“涉及”及其變體表示包括其后列出的項(xiàng)及其等價(jià)物以及附加的項(xiàng)。術(shù) 語“電子器件”應(yīng)被理解為包括半導(dǎo)體管芯、RF器件、MEMS器件以及可被封裝在根據(jù)本發(fā)明 的實(shí)施例的封裝中的其他電子部件。參考圖1，示例了根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有附接到其的電子器件100的襯 底102的一個(gè)實(shí)例的截面視圖。襯底102可以包括任何合適的材料，例如，但不限于，諸如 硅或砷化鎵(GaAs)的半導(dǎo)體材料、玻璃等等。在示例的實(shí)施例中，襯底102具有第一表面 104、第二(外部)表面106、凹陷的表面108以及位于表面104與108之間的斜坡(tapered) 表面110。表面108和110限定基底凹陷112?？梢酝ㄟ^化學(xué)蝕刻方法，例如，半導(dǎo)體器件 制造領(lǐng)域公知的方法，以及通過諸如反應(yīng)離子蝕刻(RIE)、微加工等等的其他方法，形成基 底凹陷112。應(yīng)該理解，表面110的斜坡的角度可根據(jù)襯底102的材料、用于形成基底凹陷112的方法以及其他因素而變化。因此，本發(fā)明并不局限于圖1示例的實(shí)例。在一些實(shí)施 例中，襯底表面104、106、108和110中的任何或所有表面可以為平面或近似平面的。襯底 102具有總高度hi。根據(jù)一個(gè)實(shí)施例，如圖1所示，電子器件100被附接到在襯底102的凹陷表面108 上設(shè)置的接合襯墊114。該電子器件可以被至少部分地包含在基底凹陷112內(nèi)。在一個(gè)實(shí) 例中，可以使用廣泛用于RFIC的倒裝芯片接合方法將電子器件100接合到接合襯墊114。 然而，應(yīng)該理解，本發(fā)明不局限于倒裝芯片封裝，并且可替代地，可以使用常規(guī)布線接合或 其他技術(shù)將電子器件連接到接合襯墊114。如本領(lǐng)域的技術(shù)人員所公知的，倒裝芯片安裝包 括提供直接在電子器件100的表面上設(shè)置的導(dǎo)電“凸起” 116。然后將具有凸起的電子器件 100 “倒置”且面朝下置于襯底102上，其中凸起116將電子器件100直接連接到接合襯墊 114。在一個(gè)實(shí)例中，可以使用標(biāo)準(zhǔn)金-到-金互連(GGI)接合方法。GGI是一種使用被 稱為GGI接合機(jī)的機(jī)器的熱超聲方法，利用該方法，通過壓力頭的熱和超聲功率而將金凸 起和金接合襯墊接合到一起。在該情況下，凸起116和接合襯墊114由金制成，或至少是金 鍍敷的。通過在兩個(gè)金層之間的固相接合，形成熱超聲工藝連接。在載荷和超聲功率下的 金擴(kuò)散(微焊接)產(chǎn)生金_到_金連接作為無空隙且單片的接合層。GGI接合是相對低成 本的技術(shù)，并且還是對環(huán)境友善并使器件的沾污最小化的無焊劑接合方法。在可以用于將 電子裝置100接合到襯底102的倒裝芯片接合方法的另一實(shí)例中，凸起可以為銅柱狀凸起， 并且可以使用熱超聲方法實(shí)現(xiàn)接合，例如被共同擁有并共同待審的在2007年12月17日提 交的名稱為“ThermalMechanical Flip Chip Bonding”的美國專利申請 No. 11/957，730 中 描述的，并通過弓I用將其全部內(nèi)容并入到這里。仍參考圖1，襯底102還可包括多個(gè)過孔118，過孔118包括在接合襯墊114與外 部接觸襯墊120之間提供電連接的金屬化。通過本領(lǐng)域公知的技術(shù)，可以將外部接觸襯墊 120用于將完成的封裝連接到外部襯底或印刷電路板。過孔118由此提供通向和來自包含 在完成的封裝內(nèi)的電子器件100的信號(hào)路徑。參考圖2，示例了帽襯底202的實(shí)例，該帽襯底202可以被耦合到襯底102以形成 根據(jù)本發(fā)明的方面的器件封裝。帽襯底102可以包括任何合適的材料，例如，半導(dǎo)體材料 (例如，硅或GaAs)或玻璃。與襯底102相似，帽襯底202可包括第一表面204、第二表面 206、凹陷表面208以及在表面204與208之間的斜坡表面210。表面208和210限定帽凹 陷212，如關(guān)于襯底102所描述的，可以使用任何合適的技術(shù)形成帽凹陷212。應(yīng)該理解，表 面210的斜坡的角度可以根據(jù)襯底202的材料、用于形成帽凹陷的方法以及其他因素而變 化。因此，本發(fā)明不局限于圖2示例的實(shí)例。帽襯底202具有總高度h2。根據(jù)一個(gè)實(shí)施例，襯底202被附接到襯底102以形成密封電子器件100的封裝，如 圖3所示。在一個(gè)實(shí)例中，襯底102和202被沿表面104和204接合以形成由基底凹陷112 和帽凹陷212限定的腔220。腔220實(shí)質(zhì)上密封電子器件100。可以控制凹陷112、212的 尺寸和深度以在器件100的表面101與帽結(jié)構(gòu)202之間提供間隔d，如圖3所示。可以使用任何合適的接合過程和/或粘合劑，將帽襯底202接合到基底襯底102。 例如，在一個(gè)實(shí)施例中，可以在襯底102和202中的一者或兩者上設(shè)置接合材料的層以有助 于將兩個(gè)襯底接合到一起。參考圖4，示例了包括圍繞基底凹陷112的周邊設(shè)置的接合材料122的層的襯底102 (沒有在其上設(shè)置電子器件)的平面視圖。接合材料122可以包括任何 數(shù)目的合適材料，包括，例如，膠、焊料、金或其他金屬、環(huán)氧(印oxy)等等?？梢允褂帽绢I(lǐng)域 公知的方法來實(shí)現(xiàn)使用這些材料中的任何材料而使帽襯底202和基底襯底102彼此接合。 在另一實(shí)例中，接合材料122可包括玻璃層，其中通過陽極接合方法來接合基底襯底102和 帽襯底202?？商娲?，如上所述，如果帽襯底202由玻璃、Pyrex 或相似的材料形成，則也 可以使用陽極接合。均具有如上所述形成在其中的凹陷的基底襯底102和帽襯底202的利用可允許形 成包含腔的器件封裝，該器件封裝的總長度和寬度尺寸小于使用常規(guī)平面基底襯底實(shí)現(xiàn)的 封裝?？梢詫?shí)現(xiàn)該尺寸的減小，這是因?yàn)橥ㄟ^兩個(gè)凹陷112、212，可以容納電子器件100的 高度，如圖3所示?？梢詤⒖紙D3和圖5a更好地理解該概念。參考圖5a，示例了包括平面基底襯底102’和具有凹陷112’的帽襯底202’的器 件封裝的一個(gè)實(shí)例。管芯100’具有與圖3示例的管芯100相同的尺寸，并且圖3中的器件 100與帽襯底202之間的距離d與圖5a中的器件100，與帽襯底202，的平面表面108，之 間的距離相同。相似地，對于圖3和5a示例的封裝，表面104和104’的寬度wl相同，并且 對于兩個(gè)封裝，表面110、110’相對于對應(yīng)的表面104、104’和108、108’的傾斜角也相同。 從圖3和圖5a可以看出，對于上述管芯和襯底的相同的給定尺寸，與帽襯底202’的高度h4 相比，替代常規(guī)的平面基底襯底102’的根據(jù)本發(fā)明的方面的具有凹陷102的基底襯底102 的使用可允許帽襯底202的高度h2減小(S卩，h2 < h4)。根據(jù)平面基底襯底102’所需的 高度h3以及帽襯底202的“構(gòu)件”部分218 (如圖2所示)以及基底襯底102的對應(yīng)構(gòu)件 部分的厚度，帽襯底202的高度h2的減小同樣會(huì)導(dǎo)致總封裝高度的減小(即，在一些實(shí)例 中，hl+h2 < h3+h4)。此外，對于表面110、110’的任何給定的傾斜角(除了垂直之外)，減 小帽襯底202的高度h2會(huì)導(dǎo)致基底襯底的總寬度W的減小(S卩，W < W’)，由此減小了整 個(gè)器件封裝的總寬度。圖5b示例了與圖5a示例的器件封裝相似的器件封裝的實(shí)例，但是其中外部電接 觸襯墊120’位于帽襯底202”上，而不是在平面基底襯底102”上。外部接觸襯墊120’通 過穿過帽襯底202”的過孔118’且通過金屬化線路122而與器件100’接觸?？梢杂^察到， 對于給定的器件100，尺寸和器件100，與帽襯底202”之間的距離d，圖5b的尺寸w2相對 于圖5a的尺寸wl增大，并且圖5b的尺寸W”相對于圖5a的尺寸W’增加，以便允許用于過 孔118’的足夠空間。在一些實(shí)例中，對于給定的管芯100’和管芯-到-帽襯底間隔d，圖 5b的器件封裝由此比圖5a的器件封裝更大。由此，與具有平面的基底襯底或帽襯底的可比較的封裝相比，根據(jù)本發(fā)明的方面 和實(shí)施例的在帽襯底和基底襯底二者中都包括凹陷的器件封裝可提供較小的總封裝尺寸 的優(yōu)點(diǎn)。在一個(gè)實(shí)例中，根據(jù)本發(fā)明的方面的器件封裝的高度小于約300微米。此外，包含 腔的封裝可以使用簡單工藝流程和公知的技術(shù)來制造，而沒有與上述的一些常規(guī)的腔形成 工藝有關(guān)的復(fù)雜性。參考圖6，示例了根據(jù)本發(fā)明的方面的制造包含腔的器件封裝的方法的一個(gè)實(shí)例 的流程圖。在第一步驟300中，如上所述，例如，使用諸如化學(xué)或離子蝕刻的技術(shù)，在襯底 102中形成一個(gè)或多個(gè)基底凹陷112。根據(jù)一個(gè)實(shí)施例，以晶片級(jí)而不是以單獨(dú)的器件級(jí)， 進(jìn)行對襯底102的處理以形成一個(gè)或多個(gè)基底凹陷112。例如，在步驟300中處理諸如4英寸、6英寸或8英寸直徑的GaAs或硅晶片的基底襯底晶片，以形成多個(gè)凹陷112。在一個(gè) 實(shí)例中，可以使用諸如光刻掩模的掩模來在晶片上限定凹陷區(qū)域，并因此在單一的步驟300 中形成具有相同或不同尺寸的多個(gè)凹陷。在一個(gè)實(shí)施例中，步驟300可包括在基底襯底晶片和帽襯底晶片二者中形成凹 陷。在一些實(shí)例中，基底襯底102和帽襯底202以及在其中形成的凹陷112、212可以基本上 相同。由此，可以在同一步驟300期間形成襯底102、202和凹陷112、212。在一個(gè)實(shí)例中， 可以處理同一晶片，然后使其單獨(dú)化(singulate)(步驟316)以形成多個(gè)基底襯底102 (具 有基底凹陷112)和帽襯底(具有帽凹陷212)，并單獨(dú)地裝配封裝。然而，在其他實(shí)例中，通 常優(yōu)選以晶片級(jí)執(zhí)行若干個(gè)處理步驟(包括，例如，將電子器件100附接到基底襯底102以 及將帽襯底202接合到基底襯底102)。因此，通常優(yōu)選或便利地使用獨(dú)立的基底襯底晶片 和帽襯底晶片。因此，在一個(gè)實(shí)施例中，制造器件封裝的方法可以包括在帽襯底晶片中形成 多個(gè)帽凹陷212的步驟302。仍參考圖6，下一步驟304可包括進(jìn)一步處理基底襯底晶片以在基底襯底晶片的 基底凹陷112(參見圖1)中形成過孔118和接合襯墊114。然后，在接合襯墊上安裝電子器 件100 (步驟306)，并且例如使用上述倒裝芯片接合方法中的一種將電子器件100附接到接
合襯墊。根據(jù)一個(gè)實(shí)施例，可以將多于一個(gè)的電子器件100并入到單一封裝(single package)中以提供多功能模塊。例如，圖7示例了包括以并排式配置安裝在腔220中的兩 個(gè)電子器件100a和100b的器件封裝。雖然圖7示出了兩個(gè)器件，但應(yīng)該理解，本發(fā)明并不 局限于此，因此一些實(shí)施例可以包括安裝在單一封裝內(nèi)的多于兩個(gè)的器件。此外，本發(fā)明并 不局限于以并排式配置來安裝電子器件100a、100b，還可以考慮其他設(shè)置。例如，參考圖8， 示例了另一實(shí)例，其中以層疊式配置在單一封裝內(nèi)安裝兩個(gè)電子器件100c和100d。在一個(gè) 實(shí)例中，器件100c可被倒裝芯片安裝在封裝中，而器件100d層疊在器件100c上。通過本 領(lǐng)域公知的布線接合方法，可以使用布線126對器件100d進(jìn)行布線接合，以將器件100d電 連接到接觸114a和過孔118a，所述接觸114a和過孔118a導(dǎo)引到外部襯墊120a。如上所述，安裝在根據(jù)各種實(shí)施例的器件封裝內(nèi)的電子器件可以包括RFIC、諸如 SAW或BAW濾波器的MEMS器件、壓力傳感器或加速度計(jì)、或本領(lǐng)域公知的多種其他類型器件 中的任何器件。這些器件可以由硅、砷化鎵(GaAs)、磷化銦(InP)或其他半導(dǎo)體或材料的組 合構(gòu)成。由不同材料形成的電子器件的組合可以被包括在根據(jù)本發(fā)明的一些實(shí)施例的多管 芯封裝中。在一些實(shí)施例中，被封裝到一起的電子器件可以為互補(bǔ)的(complimentary)器 件，以便以單一的封裝提供具有更復(fù)雜的功能的模塊。可以被封裝到一起的互補(bǔ)器件的一 些實(shí)例包括，但不限于，放大器和濾波器、放大器和開關(guān)等等。在單一封裝中一起設(shè)置互補(bǔ) 器件具有多種優(yōu)點(diǎn)，這些優(yōu)點(diǎn)包括，例如，由于互補(bǔ)器件的鄰近而允許互補(bǔ)器件之間的快速 通信、并且消除電連接的長度及其相關(guān)的產(chǎn)生熱和/或阻抗損耗的電勢，否則會(huì)需要該電 連接來連接器件。此外，提供封裝的模塊可以簡化將封裝的器件連接到印刷電路板的制造 工藝，并且還可有助于制造比單獨(dú)地封裝相同器件時(shí)可提供的總封裝更小的總封裝。根據(jù)另一實(shí)施例，還可以與電子器件100 —起將各種部件和特征并入到封裝中。 例如，如圖9所示，電子器件100e可以包括安裝在其上的冷卻鰭片214。這些冷卻鰭片通過提供利用對流冷卻來散熱的更大的表面積而有助于從諸如功率放大器的發(fā)熱器件去除熱。 在另一實(shí)例中，可以在基底襯底102和/或帽襯底202中設(shè)置孔216，以使熱離開腔220或 使空氣進(jìn)入腔220。這些孔216在這樣的實(shí)施例中是有用的，其中電子器件100a或100e可 包括例如壓力傳感器或其他部件，這些部件受益于與外部到器件封裝的大氣的流體流通。根據(jù)又一實(shí)施例，封裝可包括共享單一腔帽的兩個(gè)或更多的腔，例如，如圖10所 示，包括多個(gè)器件的封裝可被制造為使每一個(gè)器件100a和100b分別安裝在單獨(dú)的子腔 220a和220b中?？梢酝ㄟ^“島” 225分隔子腔。可以在島225上安裝另外的部件(例如， 部件230)或可以在島225中制造另外的部件(例如，部件235)。部件230和/或235可 以為諸如電阻器或電容器等等的無源部件或有源部件，并可通過例如利用布線240的布線 接合而被電連接到器件100a和/或100b。同樣如圖10所示，子腔壁310可以是垂直取向 的，但其還可以以各種角度傾斜。每一個(gè)側(cè)壁310不需要以相同的角度傾斜。同樣的準(zhǔn)則 可以應(yīng)用于腔側(cè)壁110和210。如上所述，基底襯底102和帽襯底202中的一者或兩者可包括半導(dǎo)體材料，例如， 硅。在這樣的實(shí)例中，可以使用本領(lǐng)域公知的技術(shù)，利用諸如硼或磷的電活性摻雜劑物類摻 雜該半導(dǎo)體材料。向半導(dǎo)體材料添加電活性摻雜劑物類會(huì)提高材料的導(dǎo)電性。提供至少部 分地導(dǎo)電的封裝具有這樣的優(yōu)點(diǎn)，即，封裝自身可作為法拉第罩以阻止電磁干擾傳播到封 裝的內(nèi)部，否則該電磁干擾會(huì)干擾安裝在該封裝內(nèi)的電子器件的操作。在另一實(shí)施例中，通 過在腔220內(nèi)任何一個(gè)或多個(gè)表面108、110、208以及210上形成金屬化層(未示出)，可以 獲得相似的結(jié)果。該金屬化層可以基本上覆蓋腔220的內(nèi)表面，并由此相似地作為抗電磁 干擾的屏蔽。在該器件封裝中的這些或其他另外的部件或特征的可選的提供可以在以上參考 圖6討論的步驟302、304和306中的任何步驟中被并入到制造器件封裝的方法中。例如， 處理基底襯底晶片和/或帽襯底晶片(步驟302和304)可包括添加諸如金屬化層、孔216 等等所需的任何另外的處理。相似地，在基底襯底102的凹陷112內(nèi)安裝電子器件100的 步驟306還可包括定位和連接任何另外的部件，例如，上述冷卻鰭片214。應(yīng)該理解，圖6示 例的處理流程還可以被修改以包括提供這樣的特征或部件的附加的步驟，如本領(lǐng)域的技術(shù) 人員所公認(rèn)的。再次參考圖6，在基底襯底102上安裝且連接電子器件100和任何其他部件之后， 如上所述，可以將帽襯底202接合到基底襯底102(步驟308和310)，以完成腔220并形成 器件封裝。在一個(gè)實(shí)例中，接合工藝可以被選擇為實(shí)現(xiàn)對腔220的氣密密封。在另一實(shí)例 中，腔可包括真空，或可替代地，腔可被填充有氣體、諸如氧化物的鈍化(passivation)、或 諸如SU8的聚合物。對于每一個(gè)封裝或在晶片級(jí)，可以單獨(dú)地進(jìn)行帽襯底202到基底襯底 102的接合。由此，如圖6所示，在一個(gè)實(shí)例中，制造器件封裝的方法包括使帽襯底晶片與基 底襯底晶片對準(zhǔn)的步驟308，例如，可以使用在晶片上設(shè)置的對準(zhǔn)標(biāo)記或本領(lǐng)域的技術(shù)人員 公知的其他技術(shù)實(shí)現(xiàn)步驟308。然后，可以使用上述任何技術(shù)或本領(lǐng)域的技術(shù)人員公知的其 他技術(shù)來將兩個(gè)晶片接合到一起(步驟310)。與單獨(dú)裝配每一個(gè)封裝相比，帽襯底202與 基底襯底102的晶片級(jí)接合具有多個(gè)優(yōu)點(diǎn)，例如，增加的裝配速度、降低的成本以及更容易 地按比例縮放的制造工藝。根據(jù)一個(gè)實(shí)施例，在將基底襯底102接合到帽襯底202之前或之后，可以減小基底襯底102的高度hi和/或帽襯底102的高度h2。同樣，可以對于每一個(gè)單獨(dú)封裝的器件 或以晶片級(jí)進(jìn)行該高度減小或“晶片減薄”?？梢允褂帽绢I(lǐng)域公知的技術(shù)，例如，晶片背面研 磨，來進(jìn)行晶片減薄(步驟312)。應(yīng)該理解，步驟312可包括對基底襯底晶片和帽襯底晶片 中的一者或兩者的減薄。在一個(gè)實(shí)例中，可將帽襯底晶片減薄為使由表面206和208限定 的層(也稱為膜)的厚度tl(參見圖8)小于約60微米。如果為了包括在超薄便攜電腦或 移動(dòng)電話而需要具有小的總高度的器件封裝，那么基底襯底和/或帽襯底的厚度的減小是 有益的。然而，襯底的厚度需要足以提供足夠的機(jī)械強(qiáng)度以確保封裝的機(jī)械完整性。仍參考圖6，如上所述，在一個(gè)實(shí)例中，可以設(shè)置外部接合襯墊(步驟314)，以允許 將器件封裝連接到外部襯底或印刷電路板。在一個(gè)實(shí)例中，器件封裝可以為岸面柵格陣列 (land grid array)封裝，并且步驟314可包括提供多個(gè)導(dǎo)電襯墊。在另一實(shí)例中，器件封 裝可以為球柵陣列封裝，并且步驟314可包括形成多個(gè)導(dǎo)電襯墊且將對應(yīng)的多個(gè)焊料球附 接到導(dǎo)電襯墊，由此提供球柵陣列。應(yīng)該理解，根據(jù)本發(fā)明的制造器件封裝的方法的實(shí)施例不局限于在圖6中示例的 工藝流程。相反地，可以以不同于所示例的次序來執(zhí)行這些步驟，并且可以從該方法添加或 去除步驟。例如，如上所述，可以以單獨(dú)的器件級(jí)或以晶片級(jí)進(jìn)行任何的處理和裝配步驟， 并且可以根據(jù)需要在工藝流程中的任一點(diǎn)進(jìn)行對基底襯底和帽襯底晶片的單獨(dú)化的步驟 316。此外，應(yīng)該理解，可以修改以上在附圖中示例并描述的電子封裝的實(shí)施例，如本領(lǐng) 域的技術(shù)人員所理解的。例如，雖然幾個(gè)附圖示例了分別具有包含基本上相同尺寸并基本 上同延地覆蓋彼此的凹陷112、212的基底襯底102和帽襯底202的封裝，但是本發(fā)明不局 限于此。在一些實(shí)施例中，兩個(gè)凹陷112、212可以具有彼此不同的尺寸和/或可以具有與 附圖中所示例的不同的總體形狀。例如，襯底和/或凹陷中的一個(gè)可以比另一個(gè)更大(例 如，更寬或更深)。在確定不同襯底的尺寸時(shí)起作用的一些因素包括襯底的形成材料、提 供不同量的機(jī)械強(qiáng)度的要求、和/或襯底的制造工藝的能力。在由此描述了本發(fā)明的至少一個(gè)實(shí)施例的幾個(gè)方面之后，應(yīng)該理解，本領(lǐng)域的技 術(shù)人員可以容易地想到各種改變、修改以及改善。這樣的改變、修改以及改善旨在作為本公 開的一部分，并旨在被包括在本發(fā)明的范圍內(nèi)。因此，上述描述和附圖僅僅是實(shí)例。
權(quán)利要求
一種用于電子器件的封裝，包括第一襯底，其包括限定在所述第一襯底的第一表面中的第一凹陷；以及第二襯底，其包括限定在所述第二襯底的第二表面中的第二凹陷；其中所述第一襯底的所述第一表面被接合到所述第二襯底的所述第二表面；并且其中所述第一凹陷基本上覆蓋在所述第二凹陷上，以限定由所述第一凹陷和所述第二凹陷形成的腔。
2.根據(jù)權(quán)利要求1的封裝，其中所述第一凹陷同延地覆蓋在所述第二凹陷上。
3.根據(jù)權(quán)利要求1的封裝，還包括在所述第二襯底的所述第二表面中限定的多個(gè)另外 的凹陷，所述第一凹陷基本上覆蓋在所述第二凹陷和所述多個(gè)另外的凹陷上。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)的封裝，其中所述第一襯底包括半導(dǎo)體材料。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)的封裝，其中所述第二襯底包括半導(dǎo)體材料。
6.根據(jù)權(quán)利要求4和5中任一項(xiàng)的封裝，其中所述半導(dǎo)體材料包括硅。
7.根據(jù)權(quán)利要求1-6中任一項(xiàng)的封裝，還包括設(shè)置在所述腔內(nèi)的第一電子器件。
8.根據(jù)權(quán)利要求7的封裝，其中所述第一電子器件被倒裝芯片安裝到所述第一襯底。
9.根據(jù)權(quán)利要求8的封裝，還包括設(shè)置在所述腔內(nèi)的第二電子器件。
10.根據(jù)權(quán)利要求7的封裝，其中所述第一電子器件為MEMS器件。
11.根據(jù)權(quán)利要求1-10中任一項(xiàng)的封裝，其中所述封裝的高度小于約300微米。
12.根據(jù)權(quán)利要求1-11中任一項(xiàng)的封裝，其中用粘合劑使所述第一襯底的所述第一表 面接合到所述第二襯底的所述第二表面。
13.根據(jù)權(quán)利要求1-11中任一項(xiàng)的封裝，其中所述第一襯底的所述第一表面被陽極接 合到所述第二襯底的所述第二表面。
14.一種制造封裝的電子器件的方法，所述方法包括在第一襯底中形成第一凹陷；在第二襯底中形成第二凹陷；以及將所述第一襯底附接到所述第二襯底，以便所述第一凹陷和所述第二凹陷基本上彼此 覆蓋，從而限定腔。
15.根據(jù)權(quán)利要求14的方法，還包括在所述第二凹陷中安裝電子器件。
16.根據(jù)權(quán)利要求14和15中任一項(xiàng)的方法，其中將所述第一襯底附接到所述第二襯底 包括對準(zhǔn)所述第一襯底和所述第二襯底，以便將所述電子器件封閉在所述腔內(nèi)。
17.根據(jù)權(quán)利要求14-16中任一項(xiàng)的方法，其中將所述第一襯底附接到所述第二襯底 包括用粘合劑將所述第一襯底接合到所述第二襯底。
18.根據(jù)權(quán)利要求14-16中任一項(xiàng)的方法，其中將所述第一襯底附接到所述第二襯底 包括將所述第一襯底陽極接合到所述第二襯底。
19.根據(jù)權(quán)利要求14的方法，其中形成所述第一凹陷包括在第一襯底晶片中形成多個(gè)第一凹陷；并且其中形成所述第二凹陷包括在第二襯底晶片中形成多個(gè)第二凹陷。
20.根據(jù)權(quán)利要求19的方法，其中將所述第一襯底附接到所述第二襯底包括將所述第 一襯底晶片附接到所述第二襯底晶片。
21.根據(jù)權(quán)利要求20的方法，還包括在所述多個(gè)第一凹陷中的每一個(gè)中安裝多個(gè)電子器件中的各自的一個(gè)。
22.根據(jù)權(quán)利要求20的方法，還包括使附接的第一和第二晶片單獨(dú)化以提供多個(gè)單獨(dú) 的器件封裝。
全文摘要
一種半導(dǎo)體封裝器件以及在封裝工藝期間并入了在電子器件周圍形成腔的封裝方法。在一個(gè)實(shí)例中，所述器件封裝包括第一襯底，具有形成在其中的第一凹陷；以及第二襯底，具有形成在其中的第二凹陷；以及安裝在所述第一凹陷中的電子器件。所述第一和第二襯底被接合到一起，其中所述第一和第二凹陷基本上彼此覆蓋，從而形成在所述電子器件周圍的腔。
文檔編號(hào)H01L23/48GK101878527SQ200880118203
公開日2010年11月3日 申請日期2008年6月25日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者B·塔布利茲 申請人:斯蓋沃克斯瑟路申斯公司