專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體涉及具有上部/下部溝道 的半導(dǎo)體器件。
背景技術(shù)：
近來，半導(dǎo)體器件設(shè)計(jì)規(guī)則的減小導(dǎo)致單位存儲單元(unit memory cell)的尺寸減小。
為了應(yīng)對單位存儲單元的尺寸減小，引入具有通過在有源區(qū)中垂直 布置源極和漏極而形成的上部/下部溝道的晶體管。
圖lA為典型上部/下部晶體管陣列的橫截面圖，圖1B為典型上部/ 下部晶體管陣列的頂視圖。在圖1B中，放大了圖1A中的線圖案和柵
極圖案。
參考圖1A及圖1B，上部/下部晶體管陣列包括多個(gè)具有上部/下部 溝道的晶體管。每一個(gè)晶體管包括柱狀物圖案11和形成在柱狀物圖案 11的側(cè)壁上的柵極圖案12。柵極圖案12包括柵極絕緣層12B和柵電極 12A。并且，晶體管包括形成在柱狀物圖案11的上部和下部中的源極及 漏極。形成在柱狀物圖案11的下部中的源極14A和漏極14B用作連接 柵極圖案12與線圖案13的線。
線圖案13具有第一線寬CD1。第一線寬CD1由設(shè)計(jì)規(guī)則固定。類 似地，限定晶體管寬度的柱狀物圖案11的線寬由于曝光技術(shù)的限制而 是固定的。即，當(dāng)光刻膠圖案的顯影檢查關(guān)鍵尺寸(DICD)為50 nm或 更小時(shí)，光刻膠圖案坍塌。圖2為坍塌的光刻膠圖案的電子顯微鏡照片。
參考圖2,當(dāng)光刻膠圖案的顯影檢查關(guān)鍵尺寸(DICD)為50nm或更 小時(shí)，光刻膠圖案坍塌。因此，光刻膠圖案21的寬度受限制。因此， 由于柱狀物圖案11的寬度受柵極圖案12的寬度限制，因此柱狀物圖案 11的寬度與柵極圖案12的寬度基本上相同。
參考圖1B，由于上述工藝條件，線圖案13沒有形成為直線型。柵 極圖案12的柵電極12A形成在線圖案13之間，并且柵電極12A用作 字線(wordline)。通常，當(dāng)直線型地形成導(dǎo)電材料時(shí)，其可具有最小的 電阻。例如，平面型字線形成為具有一種導(dǎo)電圖案。因此，可確保最小 的電阻。
然而，在上部/下部溝道晶體管中，線圖案13與柵電極12A沒有用 一種導(dǎo)電材料形成。因此，電阻增加。將晶體管的驅(qū)動電壓施加至字線。
圖3為字線的頂視圖。
參考圖3,字線31具有笫三線寬CD3。第三線寬CD3為柵電極12A 的寬度。
由于線的電阻與其表面積成反比，因此具有第三線寬CD3的字線 31將減小在將驅(qū)動電壓施加至晶體管時(shí)該驅(qū)動電壓的傳輸效率。
字線31具有堆疊結(jié)構(gòu)，該堆疊結(jié)構(gòu)具有金屬層以及電阻比金屬層 高的多晶硅層，這進(jìn)一步增加字線31的電阻。此外，由于線圖案13與 柵電極12A之間的接觸面積的不足導(dǎo)致接觸電阻增加。接觸電阻的增加 促使字線31中的電阻整體增加。
結(jié)果，晶體管陣列中的每一個(gè)晶體管的驅(qū)動電壓傳輸效率減小，從 而減小器件的可靠性和穩(wěn)定性。
發(fā)明內(nèi)容
本發(fā)明的實(shí)施方案涉及提供制造半導(dǎo)體器件的方法，更具體涉及具 有上部/下部溝道的半導(dǎo)體器件。
在本發(fā)明中，增加了晶體管陣列中晶體管的驅(qū)動電壓的傳輸效率，
8并防止柱狀物圖案的坍塌。
根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體器件，其包括柱狀物圖 案、環(huán)繞柱狀物圖案的柵極絕緣層，和環(huán)繞柵極絕緣層同時(shí)連接相鄰柵 極絕緣層的導(dǎo)電層。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種半導(dǎo)體器件，其包括多個(gè)柱 狀物圖案，環(huán)繞柱狀物圖案的柵極絕緣層，環(huán)繞柵極絕緣層的柵電極， 和環(huán)繞柵電極且連接相鄰柵電極的線層。
根據(jù)本發(fā)明的又一個(gè)方面，提供一種半導(dǎo)體器件，其包括柱狀物 圖案，環(huán)繞柱狀物圖案的柵極絕緣層，和環(huán)繞柵極絕緣層且連接相鄰柵 極絕緣層的導(dǎo)電層。
根據(jù)本發(fā)明的再一個(gè)方面，提供一種半導(dǎo)體器件，其包括柱狀物 圖案，環(huán)繞柱狀物圖案的柵極絕緣層，環(huán)繞柵極絕緣層的柵電極，和環(huán) 繞柵電極且連接相鄰柵電極的線層。
圖lA為典型的上部/下部晶體管陣列的橫截面圖。 圖1B為典型的上部/下部晶體管陣列的頂視圖。 圖2為坍塌的光刻膠圖案的電子顯微鏡照片。 圖3為字線的頂視圖。
圖4A為根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件的橫截面圖。
圖4B為根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件的頂視圖。
圖5A至圖5F為制造具有上部/下部溝道晶體管的半導(dǎo)體器件的方 法的橫截面圖。
圖6展示具有隨時(shí)間推移而減小的寬度的柵極硬掩模層的電子顯微 鏡照片。
圖7為圖5F中展示的半導(dǎo)體器件的頂視圖。圖8為具有柱狀物頸和柱狀物頭的典型柱狀物圖案的橫截面圖。
圖9A為根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體器件的橫截面圖。
圖9B為根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體器件的頂視圖。
圖IOA至圖10H為描述制造根據(jù)本發(fā)明第二實(shí)施方案的具有上部/ 下部晶體管的半導(dǎo)體器件的方法的橫截面圖。
圖11為圖10H中展示的半導(dǎo)體器件的頂視圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施方案涉及制造半導(dǎo)體器件的方法，更具體涉及其制造方法。
在具有平面晶體管的半導(dǎo)體中，字線表明導(dǎo)電層同時(shí)用作晶體管的線 和柵極。在本發(fā)明的實(shí)施方案中，晶體管中的柵電極和線被稱為字線。
圖4A為根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件的橫截面圖。
圖4B為根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體器件的頂視圖。
參考圖4A及圖4B，半導(dǎo)體器件包含多個(gè)具有上部和下部溝道的晶體 管100、用作字線的導(dǎo)電層44、和用作位線的掩埋位線45。上部/下部溝 道晶體管包括垂直晶體管。晶體管100包括柱狀物圖案42、形成在柱狀 物圖案42的側(cè)壁上的柵極絕緣層43、和形成在^t極絕緣層43的側(cè)壁上且 用作柵電極和字線的導(dǎo)電層44。晶體管100還包括形成在襯底41上方鄰 近于柱狀物圖案42的源極和漏極，其與柱狀物圖案42的上部和下部接觸 以形成上部和下部溝道。源極和漏極也可形成在柱狀物圖案42的上部和下 部處。
掩埋位線為用于傳輸數(shù)據(jù)的線；其中數(shù)據(jù)為可以傳輸至晶體管100/從 晶體管100傳輸至外部的空穴或者電子。對于傳輸，掩埋位線45可以是與 晶體管100中的源極和漏極或襯底41中摻雜的雜質(zhì)區(qū)相接觸的導(dǎo)電圖案。 在此實(shí)施方案中，使用源極和漏極以省略單獨(dú)的導(dǎo)電圖案和雜質(zhì)區(qū)的形 成。即，形成在襯底41中的源極和漏極用作掩埋位線45 。
通過蝕刻襯底41或?qū)嵤┏练e和圖案化工藝來形成柱狀物圖案42。柱 狀物圖案42由硅(Si)制成且形成為正方型或圓型。柱狀物圖案42的側(cè)壁具
10有垂直輪廓。
柱狀物圖案42具有為50 nm或更小的第四寬度CD4。例如，第四線 寬CD4的寬度可以為大約5 nm至大約50 nm。這是因?yàn)橹鶢钗飯D案42 通過修整工藝兒形成。隨后將詳細(xì)地描述修整工藝。
導(dǎo)電層44用作柵電極，以形成上部/下部溝道CHL。導(dǎo)電層44還用 作用于傳輸驅(qū)動電壓至多個(gè)晶體管的線。導(dǎo)電層44可以是環(huán)繞柱狀物圖案 42的由一種材料構(gòu)成的均勻?qū)印＜矗瑢?dǎo)電層44形成為直線型以傳輸驅(qū)動 電壓。由于柱狀物圖案42的線寬的減小，使得此種情況成為可能。形成與 接觸電阻無關(guān)的字線，即，字線形成為均勻的薄層且用作柵電極和線。
導(dǎo)電層44包括選自多晶硅層、硅鍺(SiG)層和金屬層中的一種。當(dāng)導(dǎo) 電層包括金屬層時(shí)，形成具有低電阻的字線，由此增加驅(qū)動電壓的傳輸效 率。
通過摻雜雜質(zhì)來形成掩埋位線45。
在下文中將描述制造具有上部/下部溝道晶體管的半導(dǎo)體器件的方法，
圖5A至圖5F為描述制造具有上部/下部溝道晶體管的半導(dǎo)體器件的方 法的橫截面圖。
參考圖5A，晶體管的制造v^ME襯底51上方形成柵極硬掩模層52和多 個(gè)硬掩模層開始。
柵極硬掩模層52可以為氮化物層，具體地為氮化硅(Si3N4)層。
硬掩模層包括第一硬掩模層53和第二硬掩模層54。在笫二硬掩模層 54上方形成抗反射涂層(ARC)55和光刻膠圖案56。
第一硬掩模層53包括非晶碳層，笫二硬掩模層54包括氧氮化硅(SiON)層。
使用光刻膠圖案56作為蝕刻阻擋層來蝕刻ARC層55、笫二硬掩模層 54、第一硬掩模層53和柵極硬掩模層52。當(dāng)蝕刻第一硬掩模層53時(shí)，移 除光刻膠圖案56和ARC層55。當(dāng)蝕刻柵極硬掩模層52時(shí)，第二硬掩模 層54也被移除。
參考圖5B，實(shí)施修整工藝以減小柵極硬掩模層52的寬度。具有減小 的線寬的柵極硬掩模層52稱為柵極硬掩模圖案52A。實(shí)施修整工藝，直至柵極硬掩模層52的寬度變?yōu)榇蠹s50 nm或更小，更具體地為大約5至大 約50 nm。
實(shí)施修整工藝以減小蝕刻目標(biāo)的寬度。通過增加選自應(yīng)用于形成柵極 硬掩模層52的工藝條件的以下至少任意一個(gè)特征來實(shí)施^務(wù)整工藝蝕刻氣 體的流量、源功率、腔室壓力、襯底溫度。例如，可增加蝕刻氣體的流量 和源功率，或可增加蝕刻氣體的流量、電源功率和襯底溫度?；蛘撸g刻 氣體的流量、源功率、腔室壓力和襯底溫度均可增加。施加源功率以由蝕 刻氣體產(chǎn)生蝕刻等離子體。還通過在維持應(yīng)用于制造柵極硬掩模層52的工 藝的其它條件的同時(shí)減小偏壓功率來實(shí)施修整工藝。施加偏壓功率以誘導(dǎo) 蝕刻等離子體朝向襯底。
當(dāng)在上文提及的選定條件中至少之一下實(shí)施蝕刻工藝時(shí)，在腔室中蝕 刻等離子體的密度增加，或者蝕刻等離子體的活性減小。因此，蝕刻蝕刻 目標(biāo)的側(cè)壁，由此減小寬度。
在此實(shí)施方案中，由于柵極硬掩模層52為氮化物層，因此增加作為蝕 刻氣體的SF6、 CHF和Ar的氣體混合物的流量，從而減小柵極硬掩^ 52的寬度。
例如，柵極硬掩模層52的蝕刻工藝應(yīng)用以大約20 sccm至大約300 sccm的速率流動的SF6、 CHF3和Ar的蝕刻氣體、大約80 W至大約1,000 W的源功率、大約100W至大約1，000W的偏壓功率、大約-30毫托至大 約0毫托的腔室壓力以及大約-100匸至大約-50匸的襯底溫度。隨后，修整 工藝應(yīng)用以大約45 sccm至大約500 sccm的速率流動的SF6、 CHF3和Ar 的蝕刻氣體、大約200 W至大約2,000 W的源功率、大約0W至大約200 W的偏壓功率、大約1亳托至大約100毫托的腔室壓力以及大約-30lC至 大約100X:的襯底溫度。修整工藝也可應(yīng)用以大約60 sccm至大約600 sccm 的速率流動的CHF3、 CF4和Ar的蝕刻氣體。CHF3氣體保護(hù)氮化物層的 蝕刻的側(cè)壁免遭損傷。CF4氣體和SF6蝕刻氮化物層。
在修整柵極硬掩模層52之前，另外實(shí)施氧化工藝以防止襯底51遭受 損傷。
圖6展示具有隨時(shí)間推移而減小的寬度的柵極硬掩模層52的電子顯微 鏡照片。
參考圖6，柵極硬掩模層52的寬度隨時(shí)間自0秒推移至110秒而減小。
12用于修整柵極硬掩模層52的方法可應(yīng)用于減小ARC層55、硬掩模層 54或第一硬掩模層53的寬度的工藝。
例如，包括非晶形碳層的第一硬掩模層53的蝕刻工藝應(yīng)用以大約5 sccm至大約50 sccm速率流動的包括氧氣(02)的蝕刻氣體、大約80 W至 大約1,000 W的源功率、大約50W至大約1，000W的偏壓功率、大約-30
毫托至大約o亳托的腔室壓力以及大約-2oon至大約-ioox:的襯底溫度。
隨后，修整工藝應(yīng)用以大約IO sccm至大約100 sccm速率流動的包括02 的蝕刻氣體、大約200 W至大約2,000 W的源功率、大約0W至大約500
w的偏壓功率、大約i亳托至大約ioo亳托的腔室壓力以及大約-ioor:至
大約-30"C的襯底溫度。包括02的蝕刻氣體可為02、溴化氫(HBr)和氬氣 (Ar)的氣體混合物或?yàn)?2和氮?dú)?1\2)的氣體混合物。
移除第一硬掩模層53。
參考圖5C，使用柵極硬掩模圖案52A作為蝕刻阻擋層來蝕刻襯底51。 該蝕刻工藝為干蝕刻工藝，^使用該干蝕刻工藝來形成多個(gè)柱狀物圖案58。
在下文中，蝕刻的襯底51被稱為襯底圖案51A。
柱狀物圖案58由Si構(gòu)成，形成為正方型或圓型，并且柱狀物圖案58 的側(cè)壁具有垂直輪廓。
由于4吏用柵^^硬4^模圖案52A作為蝕刻阻擋層，因此柱狀物圖案58 的寬度限制為50 nm或更小，更具體地為5 nm至50 nm。即，由于光刻 膠圖案的坍塌而具有超過50 nm寬度的寬度柱狀物圖案通過修整工藝變?yōu)?具有50 nm或更小的寬度。
參考圖5D，利用雜質(zhì)59摻雜襯底圖案51A。因此，在柱狀物圖案58 之間的襯底圖案51A中形成雜質(zhì)區(qū)60。并且，可在柱狀物圖案58的上部 中形成其他雜質(zhì)區(qū)。
雜質(zhì)區(qū)用作后續(xù)的源^L/漏極。
參考圖5E,實(shí)施用于分隔雜質(zhì)區(qū)60的工藝。因此，在柱狀物圖案58 兩側(cè)形成掩埋位線60A。
為了分隔雜質(zhì)區(qū)60，形成溝槽61以將雜質(zhì)區(qū)60對半分開。溝槽61 的深度應(yīng)當(dāng)足以分隔雜質(zhì)區(qū)60。并且，溝槽61的寬度應(yīng)足夠而不會引起 干擾。在溝槽61中和襯底圖案51A上方形成隔離層62。
可通過沉積和回蝕工藝來形成包括氧化物層的隔離層62。
通過4吏用鑲嵌字線^^模(damascene wordline mask)來實(shí)施回蝕工藝 以暴露出柱狀物圖案58的側(cè)壁。鑲嵌字線掩模表示具有用于字線的開口區(qū) 的^^模圖案。
可通過濕回蝕工藝、干回蝕工藝及其組合中的一種來實(shí)施回蝕工藝。
參考圖5F，在柱狀物圖案58的側(cè)壁上形成柵極絕緣層63。
通過沉積工藝或氧化工藝來形成^fr極絕緣層63。
形成導(dǎo)電層64以環(huán)繞柱狀物圖案58的一部分。通過沉積工藝或氧化 工藝來形成導(dǎo)電層64。
導(dǎo)電層64用作柵電極，以形成上部/下部溝道。導(dǎo)電層64還用作將驅(qū) 動電壓傳輸至晶體管的線。導(dǎo)電層64包括SiGe層和金屬層中的一種。
通過上述工藝，制造具有晶體管陣列的半導(dǎo)體器件，且形成導(dǎo)電層 64(即字線)和位線60A。
圖7展示圖5F的半導(dǎo)體器件的頂視圖。
參考圖7，形成了多個(gè)晶體管200。導(dǎo)電層64用作字線和柵電極，并 且形成了與導(dǎo)電層64交叉的位線60A。
在晶體管200中導(dǎo)電層64環(huán)繞柱狀物圖案58。
盡管在圖1B中不連續(xù)地形成線圖案13,但在圖7中的導(dǎo)電層64形成 為層。并且，盡管在圖1B中字線包括線圖案13和柵電極12A，但在圖7 中字線還包括導(dǎo)電層64。
簡言之，在線圖案13與柵電極12A之間的接觸電阻用作圖1B的字線 中的重要電阻，字線在圖7中與接觸電阻無關(guān)。
在參考圖7所述的第一實(shí)施方案中，形成用作線和柵電極的導(dǎo)電層64 以減小字線的電阻。導(dǎo)電層64形成為直線型。因此，形成與在線與柵電極 12A之間的接觸電阻無關(guān)的導(dǎo)電層64，即字線。
由于柱狀物圖案58的線寬減小，因此形成為直線型的字線的電阻減 小。即，柱狀物圖案58的線寬減小，同時(shí)字線的寬度被固定，由此將字線 形成為直線型。
14鄰近柱狀物圖案58的字線的第五寬度CD5增加。第五寬度CD5大于 圖3中展示的第三線寬CD3。換言之，字線的尺寸增加，字線的電阻減小。
字線的電阻減小，晶體管的驅(qū)動電壓的傳輸效率增加。
圖8為包括柱狀物頸和柱狀物頭的典型柱狀物圖案的橫截面圖。
參考圖8，在形成柱狀物圖案的典型方法中，柱狀物圖案包括柱狀物 頸65和柱狀物頭66。柱狀物頸65的寬度小于柱狀物頭66的寬度。即， 柱狀物圖案形成為假分?jǐn)?shù)的形式。
由于通過濕蝕刻工藝形成柱狀物頸65，因此難以確保穩(wěn)定的寬度。因 此，柱狀物圖案在濕蝕刻工藝期間坍塌。
在此實(shí)施方案中，通過實(shí)施^務(wù)整工藝來形成柱狀物圖案58，垂直地保 持均勻?qū)挾取Ｍㄟ^干蝕刻工藝來形成柱狀物圖案58。因此，在此實(shí)施方案 中的方法克服了在圖4中說明的上述局限。
圖9A為根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體器件的橫截面圖。
圖9B為根據(jù)本發(fā)明第二實(shí)施方案的半導(dǎo)體器件的頂視圖。
參考圖9A和圖9B，半導(dǎo)體器件包括多個(gè)具有上部/下部溝道的晶體管 300。每一個(gè)晶體管300包括柱狀物圖案72、形成在柱狀物圖案72的側(cè) 壁上的柵極絕緣層73、環(huán)繞柵極絕緣層73的側(cè)壁的柵電極74以及環(huán)繞柵 電極74的側(cè)壁且連接相鄰柱狀物圖案72的線層75。晶體管300還包括形 成在柱狀物圖案72之下的掩埋位線76。晶體管300還包括形成在柱狀物 圖案72處并與柵電極74的上部和下部接觸的源極和漏極。晶體管300包 括形成在柱狀物圖案72之下的掩埋位線76。
通過蝕刻襯底71或?qū)嵤┏练e和圖案化工藝而形成柱狀物圖案72。柱 狀物圖案72由Si組成和形成為正方型或圓型。柱狀物圖案72的側(cè)壁具有 垂直輪廓。
通過<務(wù)整工藝來將柱狀物圖案72形成為具有50 nm或更小的第五寬 度CD5，更具體地為大約5 nm至大約50 nm。隨后將詳細(xì)地描述修整工 藝。
由于通過線層75所傳輸?shù)尿?qū)動電壓，因而柵電極74形成上部/下部溝道。由于在用于字線的柵電極74與線層75之間的接觸面積增加，因此 線層75形成為直線型。即，由于線層75環(huán)繞柵電極74,因此可獲得最大 接觸面積。因此，接觸電阻減小。
柵電極74和線層75由選自多晶珪層、硅鍺(SiGe)層、鎢(W)層、鈷 (Co)層、鎳(Ni)層、鈦(Ti)層、珪化鴒(WSi)層、珪化鈷(CoSi)層、珪化鎳(NiSi) 層和珪化鈦(TiSi)層中的一種類型的層構(gòu)成。柵電極74和線層75可包括相 同種類或不同種類的導(dǎo)電層。為了減小電阻，柵電極74和線層75可包括 相同種類的導(dǎo)電層。然而，考慮到晶體管的閾值電壓，柵電極74可包括可 容易地形成和可接近所設(shè)定的閾值電壓的導(dǎo)電層。并且，當(dāng)線層75包括金 屬層時(shí)，字線具有低電阻，由此增加驅(qū)動電壓的傳輸效率。
通過摻雜雜質(zhì)形成掩埋位線76。
圖10A至圖10H為描述制造根據(jù)本發(fā)明第二實(shí)施方案的具有上部/ 下部晶體管的半導(dǎo)體器件的方法的橫截面圖。
參考圖IOA，為了制造具有上部/下部溝道的晶體管，在襯底81上 方形成桶^1>^掩模層82和多個(gè)硬4^模層。
柵極硬掩模層82包括氮化物層，具體地為Si3N4層。
硬掩模層包括第一硬掩模層83和第二硬掩模層84。在第二硬掩模 層84上方形成ARC層85和光刻膠圖案86。
第一硬掩模層83包括非晶碳層，第二硬掩模層84包括SiON層。
使用光刻膠圖案86作為蝕刻阻擋層來蝕刻ARC層85、第二硬掩模 層84、第一硬掩模層83和柵極硬掩模層82。當(dāng)蝕刻第一硬掩模層83時(shí)， 移除光刻膠圖案86和ARC層85。當(dāng)蝕刻柵極硬掩模層82時(shí)，移除第二 硬掩模層84。
參考圖IOB，具有減小的線寬的柵極硬掩模層82被稱為柵極硬掩模 圖案82A。實(shí)施修整工藝，直至柵極硬掩模層82的寬度變?yōu)榇蠹s50 nm 或更小，更具體地為大約5 nm至大約50 nm。
實(shí)施修整工藝以減小蝕刻目標(biāo)的寬度。通過增加選自應(yīng)用于形成柵 極硬掩模層82的工藝條件的以下至少任意一個(gè)特征來實(shí)施^務(wù)整工藝蝕刻 氣體的流量、源功率、腔室壓力和襯底溫度。例如，蝕刻氣體的流量和源 功率可增加，或蝕刻氣體的流量和源功率可增加?；蛘?，蝕刻氣體的流動、源功率、腔室壓力和村底溫度可同時(shí)增加。施加源功率以^使用蝕刻氣體產(chǎn)
生蝕刻等離子體。還通過與用于制造柵極硬掩模層82的工藝相比減小偏壓 功率來實(shí)施修整工藝。施加偏壓功率以將蝕刻等離子體誘導(dǎo)至襯底。
當(dāng)通過應(yīng)用上述條件之一來實(shí)施蝕刻工藝時(shí)，在腔室中蝕刻等離子 體的密度增加，或蝕刻等離子體的活性減小。因此，蝕刻了蝕刻目標(biāo)的側(cè) 壁，由此減小寬度。
在此實(shí)施方案中，由于柵極硬掩模層82包括氮化物層，由此蝕刻氣 體(亦即SF6、 CHF和Ar的氣體混合物)的流量增加以減小初t極^4^模層 82的線寬。
例如，柵極硬掩模層82的蝕刻工藝應(yīng)用以大約20 sccm至大約300 sccm的速率流動的SF6、 CHF3及Ar的蝕刻氣體、大約80 W至大約l，OOO W的源功率、大約100W至大約1,000 W的偏壓功率、大約-30毫托至大 約0毫托的腔室壓力以及大約-200"C至大約-100t:的襯底溫度。隨后，修 整工藝應(yīng)用以大約45 sccm至大約500 sccm的速率流動的SF6、 CHFs和 Ar的蝕刻氣體、大約20W至大約200W的源功率、大約0W至大約200 W的偏壓功率、大約1毫托至大約100毫托的腔室壓力以及大約-100lC至 大約-30"C的襯底溫度。修整工藝可應(yīng)用以大約60 sccm至大約600 sccm的 速率流動的CHF3、 CF4和Ar的蝕刻氣體。CHF3防止氮化物層的蝕刻的 側(cè)壁遭損傷。CF4和SF6蝕刻氮化物層。
在修整柵極硬掩^J: 82之前，可另外實(shí)施氧化工藝以保護(hù)襯底81 免遭損傷。
用于修整柵極硬掩模層82的方法可應(yīng)用于用于減小ARC層85、第 二硬掩模層84或第一硬掩模層83的寬度的工藝。
例如，包括非晶碳層的第一硬掩模層83的蝕刻工藝應(yīng)用以大約5 sccm至大約50 sccm的速率流動的包括02的蝕刻氣體、大約80 W至大約 1,000 W的源功率、大約50 W至大約1,000 W的偏壓功率、大約-30毫托
至大約o毫托的腔室壓力以及大約-2oor;至大約-ioox:的襯底溫度。隨后，
修整工藝應(yīng)用以大約10 sccm至大約100 sccm的速率流動的包括02的蝕 刻氣體、大約200 W至大約2,000 W的源功率、大約0W至大約500 W 的偏壓功率、大約1亳托至大約100亳托的腔室壓力以及大約-100lC至大 約-30X:的襯底溫度。包括02的蝕刻氣體可為02、 HBr和Ar的氣體混合物，或?yàn)?2和1\2的氣體混合物。 移除第一硬掩模層83。
參考圖IOC，使用柵極硬掩模圖案82A作為蝕刻阻擋層來蝕刻襯底 81。蝕刻工藝為干蝕刻工藝。因此，使用干蝕刻工藝形成多個(gè)柱狀物圖案 88。
在下文中，蝕刻的襯底81被稱為襯底圖案81A。
柱狀物圖案88由Si構(gòu)成和形成為正方型或圓型。柱狀物圖案88的 側(cè)壁具有垂直輪廓。
由于使用柵^^y^模圖案82A作為蝕刻阻擋層，由此柱狀物圖案88 具有50nm或更小的寬度。即，由于光刻膠圖案的坍塌而具有超過50nm 寬度的柱狀物圖案通過修整工藝變?yōu)榫哂?0 urn或更小的線寬。
參考圖IOD，利用雜質(zhì)89摻雜襯底圖案81A，由此在柱狀物圖案88 之間的襯底圖案81A中形成雜質(zhì)區(qū)卯。在柱狀物圖案88的上部中的雜質(zhì) 區(qū)90用作形成上部/下部溝道的源^L/漏極區(qū)。
參考圖10E，實(shí)施用于分隔雜質(zhì)區(qū)卯的工藝。因此，在柱狀物圖案 88的兩側(cè)形成掩埋位線卯A。
在用于分隔雜質(zhì)區(qū)卯的工藝中，形成溝槽91以分隔雜質(zhì)區(qū)卯。溝 槽91的深度應(yīng)足以分隔雜質(zhì)區(qū)90。并且，溝槽91的寬度應(yīng)為足夠的而不 會引起干擾。
在溝槽91中和襯底圖案91A上方形成隔離層92。
可通過沉積和回蝕工藝來形成包括氧化物層的隔離層92。
通過使用鑲嵌字線掩模來實(shí)施回蝕工藝以暴露柱狀物圖案88的側(cè) 壁。鑲嵌字線掩模為包括用于字線的開口區(qū)的^^模圖案。
回蝕工藝可為濕回蝕工藝、干蝕刻工藝及其組合中的一種。
參考圖IOF，在柱狀物圖案88的側(cè)壁上形成柵極絕緣層93。
通過沉積工藝或氧化工藝來形成;^極絕緣層93。
形成柵電極94以填充柱狀物圖案88的一部分?？赏ㄟ^沉積和回蝕 工藝來形成柵電極94。柵電極94由選自多晶珪層、SiGe層、W層、Co層、Ni層、Ti層、 WSi層、CoSi層、NiSi層和TiSi層中的一種類型的層構(gòu)成。
參考圖IOG，蝕刻柵電極94以形成環(huán)繞柱狀物圖案88的側(cè)壁的柵 電極圖案94A。通過在鄰近于柱狀物圖案88的柵電極94上的屏蔽圖案95 和使用屏蔽圖案95作為蝕刻阻擋層來蝕刻柵電極94,從而實(shí)施該蝕刻工 藝。當(dāng)完成蝕刻工藝時(shí)，移除屏蔽圖案95。
參考圖IOH，形成線層97以環(huán)繞柵電極圖案94A并連接相鄰柱狀 物圖案88。
線層97將驅(qū)動電壓傳輸至晶體管。晶體管由選自多晶硅層、SiGe 層、W層、Co層、Ni層、Ti層、WSi層、CoSi層、NiSi層及TiSi層中 的一種類型的層構(gòu)成。
柵電極94和線層97可包括相同種類或不同種類的導(dǎo)電層。為了減 小電阻，柵電極94和線層97可包括相同種類的導(dǎo)電層。然而，考慮到晶 體管的閾值電壓，柵電極94可包括可容易地形成且接近設(shè)定的閾值電壓的 導(dǎo)電層。并且，當(dāng)線層97包括金屬層時(shí)，形成具有低電阻的字線，由此增 加傳輸效率。
因此，形成具有晶體管陣列的半導(dǎo)體器件。形成包括柵電極圖案94A 和線層97的字線以及位線卯A。
圖11為圖10H中展示的半導(dǎo)體器件的頂視圖。
參考圖ll，形成多個(gè)晶體管400。形成包括柵電極圖案94A和線層 97的字線以及與字線交叉的位線90A。
線層97環(huán)繞柵電極圖案94A。
在圖1B中沒有直線型地形成線圖案13，但在圖11中直線型地形成 線層97。
由于線圖案13連接?xùn)烹姌O圖案12A的一部分，因此接觸面積不足。 然而，由于線層97環(huán)繞柵電極94A，因此可確保足夠的接觸面積。
在第二實(shí)施方案中，如參考圖ll所描述，線層97環(huán)繞柵電極圖案 94A以減小字線的電阻。
因此，當(dāng)接觸面積增加時(shí)，字線的電阻減小。接觸面積的增加意味
19著在線層97與柵電極圖案94A之間的接觸面積增大。
由于柱狀物圖案88的寬度減小，直線型地形成的字線的電阻減小。 即，柱狀物圖案88的寬度減小，同時(shí)字線的寬度固定，由此直線型地形成 字線。
鄰近柱狀物圖案88的字線的第六寬度CD6增加。第六寬度CD6大 于圖3中的第三寬度CD3。換言之，字線的尺寸增加。結(jié)果，字線的電阻 減小，由此增加傳輸至每一個(gè)晶體管的驅(qū)動電壓的傳輸效率。
在制造柱狀物圖案的典型方法中，柱狀物圖案包括柱狀物頸65和柱 狀物頭66。柱狀物頸65的寬度小于柱狀物頭66的寬度。即，柱狀物圖案 以假分?jǐn)?shù)的形式形成。
由于實(shí)施濕蝕刻工藝來形成柱狀物頸65，由此難以確保穩(wěn)定的寬度。 因此，柱狀物圖案在濕蝕刻工藝期間坍塌。
然而，由于實(shí)施^"整工藝來形成柱狀物頸65,由此可確保柱狀物圖 案的均勻長度。實(shí)施濕蝕刻工藝以形成柱狀物圖案88。因此，可克服以上 的局限。
在本發(fā)明中，在具有上部/下部溝道的晶體管陣列中各晶體管的驅(qū)動 電壓的傳輸效率增加。此外，防止柱狀物圖案的坍塌。
盡管已關(guān)于特定實(shí)施方案描述了本發(fā)明，但本發(fā)明的以上實(shí)施方案 為說明性而非限制性的。對本領(lǐng)域技術(shù)人員而言顯而易見的是，在不偏離 如所附權(quán)利要求中所限定的本發(fā)明精神和范圍的情況下，可作出多種改變 和修改。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括柱狀物圖案；環(huán)繞所述柱狀物圖案的柵極絕緣層；和環(huán)繞所述柵極絕緣層和連接相鄰柵極絕緣層的導(dǎo)電層。
2. 根據(jù)權(quán)利要求l的器件，其中所述導(dǎo)電層形成為直線型。
3. 根據(jù)權(quán)利要求l的器件，其中所述導(dǎo)電層包括選自多晶硅層、硅鍺 (SiGe)層、鴒(W)層、鈷(Co)層、鎳(Ni)層、鈥(Ti)層、硅化鵠(WSi)層、 珪化鈷(CoSi)層、硅化鎳(NiSi)層和珪化鈦(TiSi)層中的層。
4. 根據(jù)權(quán)利要求l的器件，其中所述每一個(gè)柱狀物圖案的寬度為大約5 nm至大約50nm,所述柱狀物圖案的側(cè)壁具有垂直輪廓。
5. 根據(jù)權(quán)利要求l的器件，其中所述導(dǎo)電層形成上部/下部溝道。
6. 根據(jù)權(quán)利要求l的器件，還包括形成在所述柱狀物圖案的上部和下部中 的源極和漏極。
7. 根據(jù)權(quán)利要求6的器件，其中形成在所述柱狀物圖案的所述下部中的所 述源極和所述漏極用作掩埋位線。
8. —種半導(dǎo)體器件，包括柱狀物圖案；環(huán)繞所述柱狀物圖案的柵極絕緣層； 環(huán)繞所述柵極絕緣層的柵電極；和 環(huán)繞所述柵電極和連接相鄰柵電極的線層。
9. 根據(jù)權(quán)利要求8的器件，其中所述線層形成為直線型。
10. 根據(jù)權(quán)利要求8的器件，其中所述柵電極和所述線層包括相同種類或不 同種類的導(dǎo)電層。
11. 根據(jù)權(quán)利要求8的器件，其中所述柵電極和所述線層包括選自多晶硅層、SiGe層、W層、Co層、Ni層、Ti層、WSi層、Co層、NiSi層及TiSi 層中的層。
12. 根據(jù)權(quán)利要求8的器件，其中所述每一個(gè)柱狀物圖案的寬度為大約5 nm至大約50nm，所述柱狀物圖案的側(cè)壁具有垂直輪廓。
13. 根據(jù)權(quán)利要求8的器件，其中所述柵電極形成上部/下部溝道。
14. 根據(jù)權(quán)利要求8的器件，還包括形成在所述柱狀物圖案的上部和下部中 的源極和漏極。
15. 根據(jù)權(quán)利要求14的器件，其中形成在所iUi狀物圖案的所述下部中的 所述源極和所述漏極用作掩埋位線。
16. —種制造半導(dǎo)體器件方法，所述方法包括提供襯底；在所述襯底上方形成柱狀物圖案； 形成柵極絕緣層以環(huán)繞所述柱狀物圖案；和 形成導(dǎo)電層以環(huán)繞所述柵極絕緣層并連接相鄰柵極絕緣層； 其中所述導(dǎo)電層用作柵電極和線。
17. 根據(jù)權(quán)利要求16的方法，其中所述導(dǎo)電層形成為直線型。
18. 根據(jù)權(quán)利要求16的方法，其中所述導(dǎo)電層包括選自多晶硅層、SiGe層、 W層、Co層、Ni層、Ti層、WSi層、CoSi層、NiSi層和TiSi層中的層.
19. 根據(jù)權(quán)利要求16的方法，其中所述每一個(gè)柱狀物圖案的寬度為大約5 nm至大約50nm,所述柱狀物圖案的側(cè)壁具有垂直輪廓。
20. 根據(jù)權(quán)利要求16的方法，其中所述導(dǎo)電層形成上部/下部溝道。
21. 根據(jù)權(quán)利要求16的方法，還包括在形成所述柱狀物圖案之后，在所述 柱狀物圖案的上部和下部中形成源極和漏極。
22. 根據(jù)權(quán)利要求16的方法，其中形成在所述柱狀物圖案的所述下部中的所述源極和所述漏極用作掩埋位線。
23. 根據(jù)權(quán)利要求16的方法，其中形成所述柱狀物圖案包括提供襯底；在所述襯底上形成笫 一硬掩模層和第二硬掩模圖案； 通過使用所述第二硬掩模圖案作為蝕刻阻擋層來蝕刻所述第一硬 掩^以形成第一硬^^模圖案；減小所述第一硬掩模圖案的寬度；和通過使用所述減小的第 一硬掩模圖案作為蝕刻阻擋層來蝕刻所述 襯底以形成具有垂直輪、雍的柱狀物圖案。
24. 根據(jù)權(quán)利要求23的方法，其中通過使選自蝕刻氣體流量、源功率、腔 室壓力和襯底溫度中的至少 一個(gè)特征增加至高于形成所述第 一硬掩模 圖案的工藝的條件來實(shí)施第一硬掩模圖案的寬度的減小。
25. 才Mt權(quán)利要求23的方法，其中通過使所述蝕刻氣體的流量、所述源功 率、所述腔室壓力和所述襯底溫度增加至高于形成所述第一硬掩模圖 案的工藝的條件來實(shí)施所述第一硬掩模圖案的寬度的減小。
26. 根據(jù)權(quán)利要求23的方法，其中通過使偏壓功率減小為低于在形成所述 第 一硬掩模圖案的工藝中所使用的偏壓來實(shí)施所述第 一硬掩模圖案的 寬度的減小。
27. —種制造半導(dǎo)體器件方法，所述方法包括提供襯底； 形成柱狀物圖案；形成柵極絕緣層以環(huán)繞所述柱狀物圖案； 形成柵電極以環(huán)繞所述柵極絕緣層；和 形成線層以環(huán)繞所述柵電極并連接相鄰柵電極。
28. 根據(jù)權(quán)利要求27的方法，其中所述層形成為直線型。
29. 根據(jù)權(quán)利要求27的方法，其中所述柵電極和所述線層包括相同種類或 不同種類的導(dǎo)電層。
30. 根據(jù)權(quán)利要求27的方法，其中所述柵電極和所述線層包括選自多晶硅 層、SiGe層、W層、Co層、Ni層、Ti層、WSi層、CoSi層、NiSi層和 TiSi層中的任意層。
31. 根據(jù)權(quán)利要求27的方法，其中每一個(gè)柱狀物圖案的寬度為大約5nm至 大約50nm，所述柱狀物圖案的側(cè)壁具有垂直輪廓。
32. 根據(jù)權(quán)利要求27的方法，其中所述導(dǎo)電層形成上部/下部溝道。
33. 根據(jù)權(quán)利要求27的方法，還包括在形成所述柱狀物圖案之后，在所述 柱狀物圖案的上部和下部中形成源極和漏極。
34. 根據(jù)權(quán)利要求33的方法，其中形成在所述柱狀物圖案的所述下部中的 所述源極和所述漏極用作掩埋位線。
35. 根據(jù)權(quán)利要求27的方法，其中形成所述柱狀物圖案包括提供襯底；在所述襯底上方形成第 一硬^^模層和第二硬4^模圖案； 通過使用所述第二硬掩模圖案作為蝕刻阻擋層來蝕刻所述第一硬 ^^模層以形成第一硬^^模圖案；減小所述第一硬掩模圖案的寬度；和通過使用具有減小寬度的所述笫一硬掩模圖案作為蝕刻阻擋層來 蝕刻所述襯底以形成具有垂直輪廓的柱狀物圖案。
36. 根據(jù)權(quán)利要求35的方法，其中通過使選自蝕刻氣體的流量、源功率、 腔室壓力和襯底溫度中的至少 一個(gè)特征增加至高于形成所述第 一硬掩 模圖案的工藝的條件來實(shí)施所述笫一硬掩模圖案的所述寬度的減小。
37. 根據(jù)權(quán)利要求35的方法，其中通過使所述蝕刻氣體的流量、所述源功 率、所述腔室壓力和所述襯底溫度增加為高于形成所述第一硬掩模圖 案的所述工藝的條件來實(shí)施所述第 一硬掩模圖案的所述寬度的減小。
38. 根據(jù)權(quán)利要求35的方法，其中通過使偏壓功率減小為低于形成所述笫 一硬掩模圖案的所述工藝的偏壓功率來實(shí)施所述第一硬掩模圖案的所 述寬度的減小。
全文摘要
一種半導(dǎo)體器件及其制造方法，所述器件包括柱狀物圖案、環(huán)繞柱狀物圖案的柵極絕緣層、和環(huán)繞柵極絕緣層并且連接相鄰柵極絕緣層的導(dǎo)電層。
文檔編號H01L29/78GK101465379SQ20081021169
公開日2009年6月24日 申請日期2008年9月18日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者鄭鎮(zhèn)基 申請人:海力士半導(dǎo)體有限公司