專(zhuān)利名稱(chēng)：堆疊半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括堆疊半導(dǎo)體芯片的器件，以及用于制造包括堆 疊半導(dǎo)體芯片的器件的方法。
背景技術(shù)：
為了實(shí)現(xiàn)高的系統(tǒng)集成，將集成電路、傳感器、凝:才幾械i殳備和 其他模塊堆疊到彼此之上是有用的。堆疊到彼此之上的模塊越多， 則堆疊厚度增加的越多。在一些應(yīng)用中，將限制堆疊的最大厚度。
為了這些和其他原因，需要本發(fā)明。

發(fā)明內(nèi)容
為了解決堆疊的最大厚度受到限制的問(wèn)題，本發(fā)明提出這樣一 種方法，其包括提供第一半導(dǎo)體芯片的陣列；利用模制材料覆蓋 所述第一半導(dǎo)體芯片的所述陣列；在所述第一半導(dǎo)體芯片的所述陣 列上方設(shè)置第二半導(dǎo)體芯片的陣列；減小所述第二半導(dǎo)體芯片的厚 度；以及通過(guò)分離所述模制材料使所述第一半導(dǎo)體芯片的所述陣列 獨(dú)立。
另外，本發(fā)明還提供這樣一種器件，其包括第一半導(dǎo)體芯片；模 制材料的第一層，保持所述第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，被 施加在所述模制材料的第一層上方；以及模制材料的第二層，保持 所述第二半導(dǎo)體芯片，其中，背向所述第一半導(dǎo)體芯片的所述第二
半導(dǎo)體芯片的第 一主表面與所述模制材料的第二層的第 一表面齊平。


所包括的附圖提供了對(duì)實(shí)施例的進(jìn)一步理解，并被結(jié)合構(gòu)成本 說(shuō)明書(shū)的一部分。附圖示出了實(shí)施例，并與描述一起用于解釋實(shí)施 例的原則。其他實(shí)施例和實(shí)施例的多個(gè)期望優(yōu)點(diǎn)將^皮i人為通過(guò)參考
下列詳細(xì)描述變得更好理解。附圖的元件不必;波此成比例。相同的 參考標(biāo)號(hào)表示對(duì)應(yīng)的相似元件。
圖1A至圖IF示例性示出了作為示例性實(shí)施例的制造器件IOO
的方法。
圖2A至圖2N示例性示出了作為另一示例性實(shí)施例的制造器 4牛200的方法。
圖3A至圖3N示例性示出了作為另一示例性實(shí)施例的制造器 4牛300的方法。
具體實(shí)施例方式
在以下的詳細(xì)描述中，參考構(gòu)成本文一部分的附圖，其中，通 過(guò)可以實(shí)現(xiàn)本發(fā)明的示例性具體實(shí)施例示出了附圖。對(duì)此，參考所 描述圖的方向^f吏用方向術(shù)ii"(例如，"頂部"、"底部"、"正面"、 "背面"、"前端"、"尾部"等)。由于本發(fā)明實(shí)施例中的元件可以 定^f立于i午多不同的方向，因此，方向術(shù)i吾是用來(lái)"i兌明而不是用來(lái)限 制的。可以理解，可利用其它實(shí)施例，并且在不背離本發(fā)明范圍的 情況下，可對(duì)結(jié)構(gòu)或邏輯進(jìn)4于改變。因此，以下詳細(xì)的描述不是用 來(lái)限制本發(fā)明的，本發(fā)明的范圍由所附權(quán)利要求限定。
應(yīng)當(dāng)理解，文中描述的各種示例性實(shí)施例的特征可以彼此結(jié) 合，除非另外特別注明。
下面將描述具有嵌入到模制材料中的半導(dǎo)體芯片的器件。半導(dǎo) 體芯片可以是完全不同的類(lèi)型，可以由不同技術(shù)制造，并且可以包 括例如集成電路或光電路、或者無(wú)源元件。例如，集成電路可^皮設(shè) 計(jì)為邏輯集成電路、模擬集成電路、混合信號(hào)集成電路、電源集成 電路、存儲(chǔ)電路、或集成無(wú)源元件。此外，半導(dǎo)體芯片可被配置為
MEMS (微機(jī)電系統(tǒng))，并且可以包括諸如橋、膜或榫結(jié)構(gòu)的微機(jī) 械結(jié)構(gòu)。半導(dǎo)體芯片可以:故配置為傳感器或扭j亍才幾構(gòu)，例如，壓力 傳感器、加速度傳感器、旋轉(zhuǎn)傳感器、麥克風(fēng)等。半導(dǎo)體芯片可以 一皮配置為天線和/或間隔的無(wú)源元件和/或芯片堆疊。半導(dǎo)體芯片還 可以包括天線和/或間隔的無(wú)源元件。嵌入這種功能元件的半導(dǎo)體芯 片通常包括用于驅(qū)動(dòng)功能元件或者進(jìn)一步處理由該功能元件生成 的信號(hào)的電路。半導(dǎo)體芯片不需要由特殊半導(dǎo)體材料制造，此外其 可以包4舌不是半導(dǎo)體的無(wú)才幾和/或有才幾材#牛，例如，分立的無(wú)源元件、 天線、絕緣體、塑膠或金屬。此外，半導(dǎo)體芯片可以被封裝或不被 封裝。
半導(dǎo)體芯片具有能與半導(dǎo)體芯片進(jìn)行電接觸的接觸墊。接觸墊 可由任何期望的導(dǎo)電材料構(gòu)成，例如，諸如鋁、鎳、4巴、金、或銅 的金屬，金屬合金，或者導(dǎo)電有機(jī)材料。接觸墊可以位于半導(dǎo)體芯 片的有源主表面或者半導(dǎo)體芯片的其他表面上。
一個(gè)或多個(gè)導(dǎo)電層將被涂覆至半導(dǎo)體芯片。導(dǎo)電層可用作布線 層，以與器件外部的半導(dǎo)體芯片進(jìn)行電接觸，或者與包括在器件內(nèi) 的其他半導(dǎo)體芯片和/或組件電接觸?？梢詫?dǎo)電層制造成具有任何 期望的幾何形狀和任何期望的材料成分。例如，導(dǎo)電層可以由導(dǎo)線 (conductor track )構(gòu)成，^f旦也可以呈覆蓋區(qū)i或的層的形式。但H可期 望的導(dǎo)電材料(例如，諸如鋁、鎳、4巴、銀、錫、金或銅的金屬，
金屬合金，或者有機(jī)導(dǎo)體)可以被用作該材料。導(dǎo)電層不必是同質(zhì) 的或者不必僅由一種材料制造，也就是說(shuō)導(dǎo)電層中包含的材料的各 種成分和濃度都是允許的。此外，導(dǎo)電層可以:被布置在介電層之上 或之下，或者兩個(gè)介電層之間。
以下描述的器件包括覆蓋半導(dǎo)體芯片的至少 一部分的模制材 料。模制材料可以是適當(dāng)?shù)挠操|(zhì)塑料、熱塑塑料、層壓材料(預(yù)浸 料坯)或熱固塑料，并且可以包括絕緣填充材料和/或在特定情況下 可以包括導(dǎo)電填料。各種技術(shù)可用于利用模制材料覆蓋半導(dǎo)體芯 片，例如，壓縮成型、層壓和注射成型。
圖1A至圖1F示例性地示出了用于制造器件100的方法。首先， 提供第一半導(dǎo)體芯片的陣列。在圖1A中示出了第一半導(dǎo)體芯片的 陣列的第一半導(dǎo)體芯片l和2。該陣列可以包括其他第一半導(dǎo)體芯 片。利用模制材料3來(lái)覆蓋半導(dǎo)體芯片l和2(參見(jiàn)圖1B)。然后， 在半導(dǎo)體芯片1和2上設(shè)置第二半導(dǎo)體芯片的陣列。圖1C示出了 第二半導(dǎo)體芯片的陣列的兩個(gè)第二半導(dǎo)體芯片4和5。該第二半導(dǎo)
體芯片布置可以包括其他第二半導(dǎo)體芯片。也可以利用才莫制材料6 來(lái)覆蓋半導(dǎo)體芯片4和5 (參見(jiàn)圖1D)。然后，例如通過(guò)打磨來(lái)部 分地去除模制材料6，直至半導(dǎo)體芯片4和5的厚度被減小(參見(jiàn) 圖1E)。然后，通過(guò)分離模制材料3和6來(lái)使半導(dǎo)體芯片l和2獨(dú) 立(參見(jiàn)圖1F)。
圖1F示出了通過(guò)上述方法獲得的器件100的橫截面。器件100 包括保持半導(dǎo)體芯片l的模制材料的第一層7，以及保持半導(dǎo)體芯 片4的模制材料的第二層8。模制材料的第二層8的上表面與半導(dǎo) 體芯片4的上表面齊平。因此，這些表面形成了公共平面。這些平 面將與凄t學(xué)平面不同，以及可以具有一直到10pm范圍內(nèi)的一些凝: 處理，并且可以彎曲。例如，半導(dǎo)體芯片4的厚度(在圖1F中由 d]表示)將小于200 ^im,具體地為小于150 jim。
圖2A至圖2N示例性地示出了制造器件200的方法，圖2N示 出了該器件200的橫截面。圖2A至圖2N示出的方法是圖1A至圖 1F示出方法的改進(jìn)。因此，下面描述的制造方法的細(xì)節(jié)可以應(yīng)用于 圖1A至圖1F的方法。
如圖2A所示，半導(dǎo)體芯片1和2以及可能的其他半導(dǎo)體芯片 被設(shè)置在載體10之上。載體10可以是由剛性材料(例如，諸如鎳、 鋼或不銹鋼的金屬)，層壓材料、膜、或材料堆疊構(gòu)成的板。載體 IO具有平坦表面，半導(dǎo)體芯片1和2設(shè)置于其上。載體10的形狀 未限制到任何幾何形狀，例如，載體IO可以是圓形或方形。此外， 載體10可以具有任何尺寸，并且第一半導(dǎo)體芯片的任何適當(dāng)陣列 都可以i殳置在載體10之上(圖2A中^f又示出了兩個(gè)第一半導(dǎo)體芯 片)。
文中描述的半導(dǎo)體芯片l和2以及所有其他半導(dǎo)體芯片都可以 由半導(dǎo)體材料制成的晶片來(lái)制造。在將晶片切割成方塊，然后將各 個(gè)半導(dǎo)體芯片l和2分割開(kāi)之后，半導(dǎo)體芯片l和2以它們一皮進(jìn)4亍 晶片粘接的較大間隔重新設(shè)置到載體10上。半導(dǎo)體芯片1和2將 由相同晶片來(lái)制造，但它們也可以由不同晶片制造。此外，半導(dǎo)體 芯片l和2物理上可以是相同的，但它們也可以包含不同的集成電 路和/或表示不同組件。半導(dǎo)體芯片1和2分別具有有源主表面11 和12,并且可以利用其有源主表面11和12面向載體10布置到載 體10之上。
在將半導(dǎo)體芯片1和2 i殳置到載體10上之前，諸如雙面"交帶 的粘膠帶13將被層壓在載體10上。半導(dǎo)體芯片l和2可以被固定 在粘膠帶13上。為了將半導(dǎo)體芯片1和2附著到載體10，可以使 用其他類(lèi)型的附著材泮十。
在將半導(dǎo)體芯片1和2安裝到載體10上之后，例如通過(guò)使用 硬質(zhì)塑料或熱固材料3制模從而形成模制材料的第一層7來(lái)封裝它 們(參見(jiàn)圖2B)。還利用模制材料3來(lái)填充半導(dǎo)體芯片l和2之間 的間隙。才莫制材料3可以基于環(huán)氧材料，并且其可以包括由小顆粒 的玻璃(Si02)或諸如A1203的其他電絕緣礦物填充材料組成的填 充材料，或者有機(jī)填充材料。在特定情況下，填充材料可由下面進(jìn) 一步描述的導(dǎo)電顆粒組成。模制材料的第一層7的厚度d2可以在 300 jam到1500 pm的范圍內(nèi)，并且在一個(gè)實(shí)施例中，在400到600 Hm的范圍內(nèi)。厚度d2還可以取決于半導(dǎo)體芯片l和2的厚度。覆 蓋半導(dǎo)體芯片l和2的上表面的模制材料3具有大于100 pm的厚 度<13。
如圖2C所示，在才莫制材料的第一層7中形成通孔14。通孔14 可以從才莫制材料的第一層7的上表面向下延伸至載體10的表面。 因此，通孔14可以穿過(guò)粘月交帶13延伸?？梢証使用激光束、蝕刻法、 或者任何其他適當(dāng)?shù)姆椒▉?lái)鉆出通孔14。下面將進(jìn)一步給出通孔 14的其他實(shí)施例。通孔14的縱橫比(為其寬度和其長(zhǎng)度的比例) 可以在從1:1到1:10的范圍內(nèi)，并且在一個(gè)實(shí)施例中為在從1:2到 l:3的范圍內(nèi)。通孔14的寬度可以在從50到200 pm的范圍內(nèi)。通 孔14將在100到600 nm的范圍內(nèi)彼此分離，但也可以具有其他間 隔。
使由模制材料的第一層7覆蓋的半導(dǎo)體芯片1和2從載體10 上脫離，并且粘膠帶13從半導(dǎo)體芯片1和2以及模制材料的第一 層7上剝離(參見(jiàn)圖2D)。粘膠帶13具有熱釋放特性，該特性在 熱處理期間去除粘月交帶13。在適當(dāng)?shù)臏囟忍?丸行乂人載體10上去除 粘膠帶13,該適當(dāng)?shù)臏囟热Q于粘膠帶13的熱釋放特性，并且通 常高于150°C。
在從載體10和粘膠帶13上釋放才莫制材料的第一層7之前或之 后，可以利用導(dǎo)電材^K可以為諸如銅、鋁、或金的金屬，諸如SnAg、 SnAu或焊接材料的金屬合金，或者任何導(dǎo)電膏)來(lái)填充通孔14。 導(dǎo)電材料在模制材料的第一層7中形成了直通連接15(參見(jiàn)圖2E )。 用于制造直通連接15的方法4是供了沒(méi)有用導(dǎo)電材料完全填充的通 孔14，而是僅通過(guò)導(dǎo)電材沖+涂覆通孔14的側(cè)壁。例如，首先將諸 如4巴層或者金屬絡(luò)合物的種子層沉積到在通孔14的表面上。然后， 將銅層無(wú)電鍍地沉積到種子層上。該銅層可以具有小于1 jam的厚 度。然后，電鍍沉積另一銅層，其具有大于5 |im的厚度。也可以 省略無(wú)電鍍銅沉積。在另一實(shí)施例中，導(dǎo)電才才料可以陰極真空噴鍍 到通孑L14的表面上。例如，陰極真空噴鍍具有例如大約50 iam厚 度的鈥層，然后，陰極真空噴鍍具有例如大約200nm厚度的銅層。 然后，爿夸銅層用作種子層，以電鍍沉積具有例如大約5 nm厚度的 其他銅層。
將提供在由導(dǎo)電層涂覆的通孔14中填充諸如環(huán)氧樹(shù)脂的電絕 緣材料。電絕緣材料可以防止導(dǎo)電層被腐蝕。
在釋方欠載體10和粘膠帶13之后，半導(dǎo)體芯片1和2的有源主 表面11和12以及才莫制材料的第一層7的底面形成7>共平坦表面。 如圖2E所示，4尋再分配層16》余覆至該表面。
為了示出再分配層16的結(jié)構(gòu)和功能，在圖2E中方文大了再分配 層16的一部分。在該實(shí)施例中，再分配層16包括三個(gè)介電層17、 18和19以及兩個(gè)呈布線層20和21形式的導(dǎo)電層。介電層17沉積 在由半導(dǎo)體芯片1和2的主表面11和12以及模制材料的第一層7 形成的平坦表面上。將布線層20涂覆至介電層17,以使其具有在 嵌入到有源主表面11的接觸墊22與布線層20的一個(gè)點(diǎn)處之間產(chǎn) 生的電接觸以及直通連接15與布線層20的另 一點(diǎn)之間的另 一電接 觸。介電層17具有開(kāi)口，以產(chǎn)生這些4妄觸。
介電層18、布線層21、和介電層19順序涂覆至介電層17和 布線層20。介電層17和18具有開(kāi)口 ，以在嵌入到有源主表面11 的接觸墊23與布線層21之間形成電接觸。介電層21在布置有接 觸墊24的區(qū)域內(nèi)形成開(kāi)口。 4妄觸墊24可以用于將半導(dǎo)體芯片l和 2電連4妾到在器件200內(nèi)部或外部的其他組件。代盧奪兩個(gè)布線層， 還可以^又4吏用一個(gè)布線層，或者如果需要可以^吏用至少兩個(gè)布線 層。文中描述的其他再分配層的結(jié)構(gòu)將于再分配層16的結(jié)構(gòu)類(lèi)似。
以各種方式制造介電層17至19。例如，可以乂人氣相或溶液中 沉積介電層17至19,或者可以在半導(dǎo)體芯片1和2上層壓介電層 17至19。此外，薄膜技術(shù)方法可用于涂覆介電層17至19。介電層 17至19中每一個(gè)均可以具有大到10 (im的厚度。為了實(shí)3見(jiàn)與布線 層20和21的電接觸，例如可以通過(guò)使用光刻法和/或蝕刻法為介電 層17至19形成開(kāi)口。例如，可以通過(guò)4吏用為構(gòu)建金屬化層而進(jìn)行 的金屬化來(lái)形成布線層的導(dǎo)線，來(lái)制造布線層20和21。
還可以電鍍生成布線層20和21。為此，通常首次沉積i者如4巴 層的種子層，其可以非電鍍地實(shí)現(xiàn)或者通過(guò)使用噴墨印刷技術(shù)來(lái)實(shí) 現(xiàn)。然后，可以將種子層用作另一導(dǎo)電層的電鍍沉積的電極。此外， 同時(shí)可以生成布線層20和覆蓋通孔14表面的導(dǎo)電層。
可用于生成布線層20和21的另一種技術(shù)為激光直接成型。在 ;敫光直4妄成型(laser direct structuring )的'清況下，電絕纟彖聚合物薄 片被設(shè)置在模制材料的第一層7以及有源主表面11和12上。通過(guò) 使用激光束來(lái)進(jìn)行電路限定，其激活了在聚合物薄片中的特定添加 劑，以允許后來(lái)的選擇電鍍。另一種可能性為如凈皮用于"扇入晶圓 級(jí)去于裝"的再分配層處理。
模制材料的第一層7使再分,配層16延伸到半導(dǎo)體芯片1和2 之外。因此，接觸塾24不必布置在半導(dǎo)體芯片l和2的區(qū)域內(nèi)，
而可以布置在更大的區(qū)域上。由于模制材料的第 一層7上接觸墊24 不僅可以〗皮此相隔4交大的間距來(lái)布置而且可以布置最大凄t量的可 以布置的接觸墊，因此與將所有4妾觸墊24布置到半導(dǎo)體芯片l和2 的有源主表面ll， 12的區(qū);l或內(nèi)的情況相比，用于布置4妾觸墊24的
增大區(qū)域#皮增大了。
直通連接15使再分配層16與模制材料的第一層7的相對(duì)側(cè)電 4妄觸。也^皮稱(chēng)作過(guò)孔的直通連4姿還可以通過(guò)在載體10上i殳置導(dǎo)電 結(jié)構(gòu)并在半導(dǎo)體芯片1和2通過(guò)模制材料3覆蓋的同時(shí)用模制材料 3覆蓋這些結(jié)構(gòu)來(lái)制造。如果這些結(jié)構(gòu)具有電絕緣側(cè)壁，則可以使 用具有導(dǎo)電填充物的模制化合物。在模制材料的第一層7中可以結(jié) 合由材料制成的結(jié)構(gòu)(其可通過(guò)水或者其他溶劑溶解)。之后，該 結(jié)構(gòu)可以4皮溶解，從而創(chuàng)建通孔14,然后可以在其中形成直通連接 15。此外，在從載體10上釋放模制材料的第一層7之后，在涂覆 再分配層16之前或之后，可以形成通孔14和直通連4妄15。
在形成再分配層16之后，可以在再分配層16上設(shè)置半導(dǎo)體芯 片4和5,其具有面向再分配層16的有源主表面25和26 (參見(jiàn)圖 2F)。半導(dǎo)體芯片4和5可以通過(guò)焊料堆疊27 (例如，具有在30 到80 |im范圍內(nèi)的直徑的微球)電連接到再分配層16的接觸墊24。 悍接堆疊27構(gòu)建在上部半導(dǎo)體芯片4和5與下部半導(dǎo)體芯片l和2 之間的電連接。例如，焊接材料可由包含下列材料的金屬合金形成 SnPb、 SnAg、 SnAgCu、 SnAgCuNi、 SnAu、 SnCu和SnBi。代替焊 接堆疊27,可使用其他連接沖支術(shù)，例如，擴(kuò)散焊4妄或通過(guò)4吏用導(dǎo)電 粘合劑實(shí)現(xiàn)的粘合劑結(jié)合。
然后，利用模制材料6覆蓋半導(dǎo)體芯片4和5 (參見(jiàn)圖2G), 從而創(chuàng)建模制材料的第二層8 。模制材料6可與用于形成模制材料 的第 一層7的模制材料3相同。模制材料的第二層8的厚度d4可以 在/人200到1000 pm的范圍內(nèi)，并且在一個(gè)實(shí)施例中，在/人400到
600 pm的范圍內(nèi)。覆蓋半導(dǎo)體芯片4和5的頂部的才莫制材津牛6可以 具有大于100 pm的厚度d5。
然后，使模制材料的第二層8變薄(參見(jiàn)圖2H )?？梢允褂门c 打磨半導(dǎo)體晶片所使用的機(jī)械相同的打磨機(jī)械。在一個(gè)實(shí)施例中， 蝕刻被用于減小模制材料的第二層8的厚度。在這種情況下，應(yīng)當(dāng) 使用蝕刻材料，以相同的蝕刻速度來(lái)蝕刻模制材料6以及半導(dǎo)體芯 片4和5。
執(zhí)行變薄，直至半導(dǎo)體芯片4和5的厚度也減小了。在打磨之 后，執(zhí)行損傷蝕刻工藝，來(lái)去除由打磨導(dǎo)致的過(guò)渡和裂縫區(qū)域。最 后，才莫制材料的第二層8可具有小于200 pm或者小于100 pm的厚 度d6。在變薄之后，具有半導(dǎo)體芯片4和5的模制材料第二層8的 厚度通常不小于50nm,但也可以小于50pm。作為變薄的結(jié)果， 遠(yuǎn)離再分配層16的模制材料第二層8的表面與半導(dǎo)體芯片4和5 的上表面齊平。這里，術(shù)語(yǔ)"齊平"不是數(shù)學(xué)上的意義，其可以包 括在10 iam范圍內(nèi)的微處理。因此，如上所述，才莫制材料第二層8 與半導(dǎo)體芯片4和5的上表面形成的公共平坦表面。
如圖21所示，可以在才莫制材^1"第二層8中形成直通連4妾28, 并且可以在才莫制材沖+第二層8的頂部上形成再分配層29。直通連4妄 28和再分配層29可以具有相同和相似的特性，并且可以分別以與 在才莫制材^1"第一層7中形成的直通連4妄15以及再分配層16相同或 相似的方式來(lái)制造。
隨后，可以在再分配層29上堆疊包括半導(dǎo)體芯片、模制材料、 直通連接、和再分配層的其他層。在圖2J中，示出了這種附加層 30。在層30的情況下，以如圖2H所示的方式來(lái)使模制材料和半導(dǎo) 體芯片變薄。應(yīng)當(dāng)注意，層30中的半導(dǎo)體芯片可以具有與半導(dǎo)體 芯片1和2完全不同的功能，并且層30中的直通連4妾不必直4妻位于布置在才莫制材料的第二層8中的直通連4婁之上。層30的直通連 接還可以移動(dòng)到遠(yuǎn)離下部層的直通連接。這也可以應(yīng)用于文中描述 的所有其他層的直通連^妄。此外，層30的再分配層可以具有與再 分配層16和29完全不同的^各線。
圖2K示出了堆疊在層30上的另一層31。在層31的情況下， 模制材料未變薄。層31是器件200的頂層。在圖2K中，層31包 括再分配層32,其被用于在器件200頂部之上堆疊其他器件和/或 可以為元件堆疊裝配啦文準(zhǔn)備。在不期望這種堆疊的情況下，也可以 省略再分配層32。此外，也可以使層31的模制材料和半導(dǎo)體芯片 變薄。
如圖2L所示，還可以通過(guò)打磨使才莫制材料的第一層7以及半 導(dǎo)體芯片l和2變薄。在打磨和損傷蝕刻之后，模制材料的第一層 7具有在50到200 jam范圍內(nèi)的厚度d"且還可以比這更小。
此后，另一再分配層33可以被附著到通過(guò)變薄形成的模制材 料第一層7以及半導(dǎo)體芯片l和2的公共平坦表面。在該布置中， 在變薄之后且涂覆再分配層33之前，可以生成直通連接。此外， 焊料堆疊34可以位于再分配層33的接觸墊上?？梢酝ㄟ^(guò)"焊珅^文 置"將焊料堆疊34涂覆至再分配層33,其中，由焊料組成的預(yù)先 成型的球34被涂覆至外部接觸墊。代替"焊球放置"，例如將通過(guò) 使用利用焊錫膏的絲網(wǎng)印刷術(shù)然后通過(guò)熱處理工藝來(lái)涂覆焊并+堆 疊34。焊料堆疊34可用于使器件200與諸如PCB (印刷電路板) 的其他組件進(jìn)行電接觸。
如圖2N所示，通過(guò)分開(kāi)纟莫制材料層和再分配層(例如，通過(guò) 鋸開(kāi)或通過(guò)激光束)來(lái)使器件200彼此分開(kāi)。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，圖2N所示的堆疊器件200僅作為 示例性實(shí)施例，并且可以具有多種改變。例3口，在相同的器^f牛200 中可以包括不同類(lèi)型的半導(dǎo)體芯片或無(wú)源元件。半導(dǎo)體芯片和無(wú)源 元件可以在功能、尺寸、制造4支術(shù)等方面不同。此外，每個(gè)層可以 存在完全不同地功能， 一個(gè)層的直通連"t妄不必與相鄰層的直通連4妄 呈直線。此外，器件200中層的數(shù)量在2至無(wú)限個(gè)范圍內(nèi)。
在制造期間，在將半導(dǎo)體芯片的下一層堆疊到層頂部上之前， 可以提供對(duì)具有半導(dǎo)體芯片的層進(jìn)行的測(cè)試。如果發(fā)現(xiàn)層的一個(gè)或 更對(duì)(很對(duì))個(gè)組件失效，則將磨掉整個(gè)層(例如，層30)并由一 個(gè)新的層來(lái)重新涂覆(replay )。此外，如果發(fā)現(xiàn)半導(dǎo)體芯片有缺陷， 則可以在缺陷半導(dǎo)體芯片上涂覆具有相同功能的另 一半導(dǎo)體芯片， 以代替缺陷半導(dǎo)體芯片。
在一個(gè)實(shí)施例中，沒(méi)有在缺陷半導(dǎo)體芯片上放置另 一半導(dǎo)體芯 片，并且可以放棄包括缺陷半導(dǎo)體芯片的器件。
圖2A至圖2N所示的制造方法一方面可以確^呆在制造期間沖莫 制材料是耐用的，足以避免模制材料的彎曲和破損。在模制材料的 第一層7的情況下，可以制造具有足夠厚度的該層。當(dāng)稍后將模制 材料的另一層堆疊到模制材料的第一層7頂部之上時(shí)，這些層確保 堆疊層的耐用性，使得能夠減小模制材料第一層7的厚度。另一方 面，模制材料和半導(dǎo)體芯片的變薄導(dǎo)致器件200整個(gè)厚度的減小。 這使得將器件200用于減小尺寸所需的應(yīng)用成為可能。
圖3A至圖3N示例性地示出了制造器件300的方法，圖3N示 出了其截面圖。圖3A至圖3N示出的方法是圖2A至圖2N示出方 法的改進(jìn)。圖3A至圖3E所示的制造過(guò)禾呈與圖2A至圖2E所示的 制造過(guò)程原則上相同或相似。因此，在圖2A至圖2E以及圖3A至 圖3E中，相同的參考標(biāo)號(hào)用于表示相同的元件。
在圖3F所示的制造過(guò)程中，圖3的制造方法與圖2的制造方 法不同。根據(jù)圖3F，再分配層35位于模制材料的第一層7相對(duì)于 布置有再分配層16的表面的表面上。
在制造再分配層35之后，可以在再分配層35上i殳置半導(dǎo)體芯 片4和5，其具有面向再分配層35的有源主表面25和26 (參見(jiàn)圖 3G)。
制造模制材料的第二層8 (參見(jiàn)圖3H),使模制材料的第二層 8和半導(dǎo)體芯片4和5變薄(參見(jiàn)圖31),形成直通連接28和再分 配層29(參見(jiàn)圖3J),堆疊層30和31 (參見(jiàn)圖3K和圖3L)，設(shè)置 焊料堆疊(參見(jiàn)圖3M )以及分割模制材料和再分配層(參見(jiàn)圖3N ) 對(duì)應(yīng)于圖2G至圖2K、圖2M和圖2N所示的器件200的制造。
在器件300的情況下，可以不使模制材料的第一層7變薄。然 而如果使模制材料的第一層7變薄，則在將再分配層35附著到模 制材料的第一層7之前來(lái)實(shí)現(xiàn)(參見(jiàn)圖3F )。當(dāng)將再分配層35附著 到模制材料的第 一層7時(shí)，模制材料的第 一層7可具有在300到1000
范圍內(nèi)的厚度。
另外，盡管僅相對(duì)于多種實(shí)施方式中的一種7>開(kāi)了本發(fā)明的實(shí) 施例的特定特征或方面，但是如任何給定或特定應(yīng)用所要求的，這 些特征或方面可以與其他實(shí)施方式的一個(gè)或多個(gè)其他特征或方面 進(jìn)行結(jié)合。另外，就具體實(shí)施方式
或權(quán)利要求中所使用的術(shù)語(yǔ)"包 括(include )"、"具有(have)"、"帶有(with)"、及它們的其他變 體，這些術(shù)語(yǔ)旨在以類(lèi)似于術(shù)語(yǔ)"包含(comprise )"的方式凈皮包含。 可能使用了術(shù)語(yǔ)"耦合(couple )"、"連接(connected )"、及它們的 4汙生詞。應(yīng)該理解，這些術(shù)語(yǔ)可以3皮用于表示兩個(gè)元件;f皮此合作或 互相作用，而不論它們是直接的物理或電接觸，還是彼此非直接接 觸。另外，應(yīng)該理解，本發(fā)明的實(shí)施例可以由分離電路、部分集成
電路、完全集成電路、或編程器件實(shí)現(xiàn)。而且，術(shù)語(yǔ)"示例性的" 僅意味著作為實(shí)例，而不是最優(yōu)或最佳的。還應(yīng)該明了的是，為了 簡(jiǎn)單和容易理解，此處描述的特征和/或元件都是以相對(duì)于彼此的特
定尺寸示出的，并且它們的實(shí)際尺寸可能4艮大程度地不同于此處所 示出的。
盡管在此示出并描述了具體實(shí)施例，但是本領(lǐng)域普通技術(shù)人員 應(yīng)該理解的是，在不背離本發(fā)明的范圍的條件下，各種可選和/或等 同的實(shí)現(xiàn)方式可以代替所描述和示出的具體實(shí)施例。本申請(qǐng)旨在覆 蓋本文中所討論的具體實(shí)施例的任何修改或變形。所以，本發(fā)明旨 在僅由權(quán)利要求及其等同物限定。
權(quán)利要求
1. 一種方法，包括提供第一半導(dǎo)體芯片的陣列；利用模制材料覆蓋所述第一半導(dǎo)體芯片的陣列；在所述第一半導(dǎo)體芯片的陣列上方設(shè)置第二半導(dǎo)體芯片的陣列；減小所述第二半導(dǎo)體芯片的厚度；以及通過(guò)分離所述模制材料使所述第一半導(dǎo)體芯片的陣列獨(dú)立。
2. 根據(jù)權(quán)利要求1所述的方法，包括在減小所述第二半導(dǎo)體芯 片的厚度之前，利用模制材料覆蓋所述第二半導(dǎo)體芯片的陣列。
3. 根據(jù)權(quán)利要求1所述的方法，包括在所述第二半導(dǎo)體芯片的 陣列上方順序設(shè)置第三半導(dǎo)體芯片的陣列和其它半導(dǎo)體芯片 的其它陣列。
4. 根據(jù)權(quán)利要求3所述的方法，包括減小所述第三半導(dǎo)體芯片 的厚度。
5. 根據(jù)權(quán)利要求1所述的方法，包括在利用模制材料覆蓋所述 第 一半導(dǎo)體芯片的陣列之前，在載體上方設(shè)置所述第 一半導(dǎo)體芯片的陣列。
6. 根據(jù)權(quán)利要求5所述的方法，包括在利用模制材料覆蓋所述 第一半導(dǎo)體芯片的陣列之后，去除所述載體。
7. 根據(jù)權(quán)利要求1所述的方法，包括在覆蓋所述第一半導(dǎo)體芯 片的陣列的模制材料中形成直通連接。
8. 根據(jù)權(quán)利要求1所述的方法，包括其中，所述模制材料的第一 表面和所述第一半導(dǎo)體芯片的第一表面形成第一平坦表面，以 及第一導(dǎo)電層被施加至所述第一平坦表面。
9. 根據(jù)權(quán)利要求8所述的方法，包括將第二導(dǎo)電層施加至所述 模制材料的、與所述模制材料的第 一表面相對(duì)的第二表面。
10. 才艮據(jù)權(quán)利要求9所述的方法，包括其中所述直通連4妾將所述 第一導(dǎo)電層與所述第二導(dǎo)電層電連接。
11. 根據(jù)權(quán)利要求1所述的方法，包括其中，當(dāng)所述第二半導(dǎo)體芯 片的陣列設(shè)置在所述第一半導(dǎo)體芯片的陣列上方時(shí)，所述第二 半導(dǎo)體芯片的有源主表面面向所述第 一半導(dǎo)體芯片的有源主表面。
12. 根據(jù)權(quán)利要求1所述的方法，包括減小所述第一半導(dǎo)體芯片的厚度。
13. 根據(jù)權(quán)利要求1所述的方法，包括在將半導(dǎo)體芯片的其它陣 列設(shè)置到測(cè)試過(guò)的半導(dǎo)體芯片上方之前，測(cè)試陣列的半導(dǎo)體芯片。
14. 根據(jù)權(quán)利要求13所述的方法，包括其中，如果所述測(cè)試過(guò)的 半導(dǎo)體芯片之一有缺陷，則設(shè)置在所述測(cè)試的半導(dǎo)體芯片上方 的所述半導(dǎo)體芯片之一與缺陷的半導(dǎo)體芯片相同。
15. 才艮據(jù)權(quán)利要求13所述的方法，包括其中，如果所述測(cè)試過(guò)的 半導(dǎo)體芯片之一有缺陷，則不在有缺陷的半導(dǎo)體芯片上方設(shè)置其它半導(dǎo)體芯片。
16. —種器件，包括第一半導(dǎo)體芯片；模制材料的第一層，保持所述第一半導(dǎo)體芯片； 第二半導(dǎo)體芯片，被施加在所述模制材料的第一層上方；以及模制材料的第二層，保持所述第二半導(dǎo)體芯片，其中， 背向所述第一半導(dǎo)體芯片的所述第二半導(dǎo)體芯片的第一主表 面與所述模制材料的第二層的第 一表面齊平。
17. 根據(jù)權(quán)利要求16所述的器件，包括其中，所述第一半導(dǎo)體芯 片的第 一主表面與所述模制材料的第 一層的第 一表面齊平。
18. 根據(jù)權(quán)利要求17所述的器件，包括其中，第一導(dǎo)電層被施加 至所述第 一半導(dǎo)體芯片的第 一主表面以及所述模制材料的第 一層的第一表面。
19. 根據(jù)權(quán)利要求18所述的器件，包括其中，所述第一導(dǎo)電層被 布置在所述模制材料的第 一層與所述模制材料的第二層之間。
20. 根據(jù)權(quán)利要求18所述的器件，包括其中，第二導(dǎo)電層被施加 至所述模制材料的第 一層的第二表面。
21. 根據(jù)權(quán)利要求20所述的器件，包括其中，直通連接被布置在 所述模制材料的第一層中，用于將所述第一導(dǎo)電層連接到第二 導(dǎo)電層。
22. 根據(jù)權(quán)利要求16所述的器件，其中，所述第一半導(dǎo)體芯片和/ 或所述第二半導(dǎo)體芯片具有小于200 iam的厚度。
23. 根據(jù)權(quán)利要求16所述的器件，其中，還包括施加在所述第二 半導(dǎo)體芯片上方的第三半導(dǎo)體芯片，并且特別地包括施加在所 述第三半導(dǎo)體芯片上方的一個(gè)或多個(gè)其它半導(dǎo)體芯片。
24. —種方法，包4舌提供第 一半導(dǎo)體芯片和第二半導(dǎo)體芯片；利用模制材料覆蓋所述第 一半導(dǎo)體芯片和所述第二半導(dǎo) 體芯片；去除所述模制材料，直至所述第一半導(dǎo)體芯片和所述第 二半導(dǎo)體芯片的厚度被減??；以及通過(guò)分離所述模制材料使所述第一半導(dǎo)體芯片和所述第 二半導(dǎo)體芯片分開(kāi)。
25. 根據(jù)權(quán)利要求24所述的方法，其中，在利用所述模制材料覆 蓋所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片之前，將所述第 一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片設(shè)置在載體上方，并且在利用所述模制材料覆蓋所述第一半導(dǎo)體芯片和所述第二半導(dǎo) 體芯片之后去除所述載體。
全文摘要
本發(fā)明公開(kāi)了一種堆疊半導(dǎo)體芯片。一個(gè)實(shí)施例提供了第一半導(dǎo)體芯片的陣列，利用模制材料覆蓋第一半導(dǎo)體芯片的陣列，以及在第一半導(dǎo)體芯片的陣列上設(shè)置第二半導(dǎo)體芯片的陣列。減小第二半導(dǎo)體芯片的厚度。通過(guò)分離模制材料使第一半導(dǎo)體芯片的陣列獨(dú)立。
文檔編號(hào)H01L21/56GK101393873SQ20081021154
公開(kāi)日2009年3月25日 申請(qǐng)日期2008年9月19日 優(yōu)先權(quán)日2007年9月21日
發(fā)明者克勞斯·普雷塞爾, 戈特弗里德·比爾 申請(qǐng)人:英飛凌科技股份有限公司