專利名稱：金屬氧化物半導(dǎo)體晶體管元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬氧化物半導(dǎo)體晶體管元件及其制造方法，尤指一種 具有低導(dǎo)通電阻的金屬氧化物半導(dǎo)體晶體管元件及其制造方法。
背景技術(shù)：
在現(xiàn)今生活中，功率金屬氧化物半導(dǎo)體晶體管(Power MOSFET)是目 前電力電子應(yīng)用端上最常見的功率元件之一，被廣泛的應(yīng)用于電源供應(yīng)器、 工業(yè)機(jī)具、汽車電子點(diǎn)火系統(tǒng)、電燈電子安定器、計(jì)算機(jī)主機(jī)板、手機(jī)電池 充電及通訊等設(shè)備上。功率金屬氧化物半導(dǎo)體晶體管依其結(jié)構(gòu)可有不同的分 類，其中之一為垂直式雙擴(kuò)散功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (VDMOS )。
請(qǐng)參考圖1,圖1為已知金屬氧化物半導(dǎo)體晶體管元件IO的剖面示意圖。 金屬氧化物半導(dǎo)體晶體管元件10為垂直式雙擴(kuò)散功率金屬氧化物半導(dǎo)體場(chǎng) 效應(yīng)晶體管。金屬氧化物半導(dǎo)體晶體管元件10包含有半導(dǎo)體基底100、外延 層102、氧化層104、柵極結(jié)構(gòu)106及阱區(qū)108。半導(dǎo)體基底100為硅基底， 外延層102設(shè)于半導(dǎo)體基底IOO上，而氧化層104設(shè)于外延層102上。半導(dǎo) 體基底100、外延層102及氧化層104的工藝及材料為業(yè)界所已知，在此不 贅述。柵極結(jié)構(gòu)106為多晶硅層(PolysUicon)經(jīng)過蝕刻工藝(Etching)后 留下的部分多晶硅層，而于多晶硅層經(jīng)過蝕刻工藝所產(chǎn)生的開口中'進(jìn)行離 子摻雜工藝(Ion Implantation),即形成阱區(qū)(Well) 108。
請(qǐng)參考圖2至圖5，圖2至圖5分別為金屬氧化物半導(dǎo)體晶體管元件10 于不同階段的工藝時(shí)的剖面示意圖。圖2為金屬氧化物半導(dǎo)體晶體管元件10 形成阱區(qū)108時(shí)的剖面示意圖，圖3為金屬氧化物半導(dǎo)體晶體管元件10完 成源極離子摻雜工藝時(shí)的剖面示意圖，圖4為金屬氧化物半導(dǎo)體晶體管元件 10完成離子重阱區(qū)摻雜工藝時(shí)的剖面示意圖，以及圖5為金屬氧化物半導(dǎo)體 晶體管元件10形成絕緣層時(shí)的剖面示意圖。于絕緣層形成之后，金屬氧化 物半導(dǎo)體晶體管元件10于絕緣層上形成金屬層(未列于圖示中)，接下來尚
4需經(jīng)過諸多工藝，終形成金屬氧化物半導(dǎo)體晶體管元件10。各工藝步驟為業(yè) 界所已知，在此不贅述。
請(qǐng)參考圖6,圖6為金屬氧化物半導(dǎo)體晶體管元件10的溝道長(zhǎng)度的示意 圖。在圖6中，H表示溝道長(zhǎng)度，D表示阱區(qū)108的深度，S表示兩柵極結(jié) 構(gòu)之間的距離，P表示金屬氧化物半導(dǎo)體晶體管元件10的絕緣層的厚度， 亦即柵極結(jié)構(gòu)106的上緣至金屬氣化物半導(dǎo)體晶體管元件10的金屬層的距 離，P需維持固定厚度。值得注意的是，盡管金屬氧化物半導(dǎo)體晶體管元件 工藝可能不同，為了保持相同的元件特性，溝道長(zhǎng)度H需維持固定。
另一方面，若金屬氧化物半導(dǎo)體晶體管元件10的阱區(qū)108較深，會(huì)造 成4交長(zhǎng)的寄生結(jié)型場(chǎng)歲文應(yīng)晶體管'(parasitic Junction.Field Effect Transistor, parasitic JFET),因此使寄生結(jié)型場(chǎng)效應(yīng)晶體管的導(dǎo)通電阻變大，進(jìn)而使金 屬氧化物半導(dǎo)體晶體管元件10的導(dǎo)通電阻變大(Drain-Source On-state Resistance),影響金屬氧化物半導(dǎo)體晶體管元件10的效能。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提供一種金屬氧化物半導(dǎo)體晶體管元件 及其制造方法，以產(chǎn)生具有低導(dǎo)通電阻的金屬氧化物半導(dǎo)體晶體管元件。
本發(fā)明披露一種金屬氧化物半導(dǎo)體晶體管元件，包含有半導(dǎo)體基底；外 延層，設(shè)于該半導(dǎo)體基底上；氧化層，設(shè)于該外延層上；柵極結(jié)構(gòu)，設(shè)于該 氣化層上，包含有導(dǎo)電層，該導(dǎo)電層的側(cè)壁上緣包含缺口；以及間隙壁，位 于該導(dǎo)電層的側(cè)壁，且覆蓋于該導(dǎo)電層的該缺口上；以及淺結(jié)阱區(qū)，設(shè)于該 柵極結(jié)構(gòu)的兩側(cè)，包含有源極及重阱區(qū)區(qū)域。
本發(fā)明另披露一種制造金屬氧化物半導(dǎo)體晶體管元件的方法，包含有提 供半導(dǎo)體基底；在該半導(dǎo)體基底上形成外延層；在該外延層上形成氧化層； 在該氧化層上形成導(dǎo)電層；在該導(dǎo)電層形成第一開口；該第一開口進(jìn)行第一 離子摻雜工藝，以形成淺結(jié)阱區(qū)；沉積氧化層及進(jìn)行回蝕刻工藝'以于該第 一開口的側(cè)壁形成間隙壁；以該間隙壁為掩模進(jìn)行蝕刻工藝，以形成柵極結(jié) 構(gòu)；在該柵極結(jié)構(gòu)兩側(cè)的該淺結(jié)阱區(qū)中，形成源極及重阱區(qū)區(qū)域；以及進(jìn)行 絕緣層的沉積與蝕刻工藝及金屬層的沉積與蝕刻工藝，以形成功率金屬氧化 物半導(dǎo)體晶體管元件。


圖1為已知垂直式雙擴(kuò)散功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的剖面示
圖2為圖1的金屬氧化物半導(dǎo)體晶體管元件形成阱區(qū)時(shí)的剖面示意圖。 圖3為圖1的金屬氧化物半導(dǎo)體晶體管元件完成源極離子摻雜工藝時(shí)的 剖面示意圖。
圖4為圖1的金屬氧化物半導(dǎo)體晶體管元件完成重阱區(qū)摻雜工藝時(shí)的剖
面示意圖。
圖5為圖1的金屬氧化物半導(dǎo)體晶體管元件形成絕緣層時(shí)的剖面示意圖。
圖6為圖1的金屬氧化物半導(dǎo)體晶體管元件的溝道長(zhǎng)度的示意圖。
圖7為本發(fā)明實(shí)施例一金屬氧化物半導(dǎo)體晶體管元件的剖面示意圖。
圖8為本發(fā)明實(shí)施例一制造流程的流程圖。
圖9至圖14為圖8的制造流程的各步驟的剖面示意圖。
圖15為圖7的金屬氧化物半導(dǎo)體晶體管元件的溝道長(zhǎng)度的示意圖。
圖16為本發(fā)明實(shí)施例一制造流程的流程圖。
圖17至圖23為圖16的制造流程的各步驟的剖面示意圖。
圖24至圖27為本發(fā)明實(shí)施例一制造流程的各步驟的剖面示意圖。
附圖標(biāo)記說明
10、 70、 90、 110 金屬氧化物半導(dǎo)體晶體管元件
100、 700、 900、 1100 半導(dǎo)體基底
102、 702、 902、 1102 外延層
104、 704 氧化層
106、 706、 906、 1106 柵極結(jié)構(gòu)
108、 708、 908、 1108 阱區(qū)
760、 1160、 162 導(dǎo)電層
762 間隙壁
910、 1110 絕》彖層
80、 160 制造流程
800、 802、 804、 806、 808、 810、 812、 814、 816、
818、 1600、 1602、 1604、 1606、 1608、 1610、 1612、1614、 1616、 1618、 1620、 1622、 1624 步驟
具體實(shí)施例方式
由已知技術(shù)可知，金屬氧化物半導(dǎo)體晶體管元件的阱區(qū)深度與金屬氧化 物半導(dǎo)體晶體管元件的導(dǎo)通電阻有關(guān)。因此，若能降4氐金屬氧化物半導(dǎo)體晶 體管元件的阱區(qū)深度，同時(shí)保持金屬氧化物半導(dǎo)體晶體管元件的溝道長(zhǎng)度， 將能夠制造出具有低導(dǎo)通電阻的金屬氧化物半導(dǎo)體晶體管元件。
請(qǐng)參考圖7,圖7為本發(fā)明實(shí)施例金屬氧化物半導(dǎo)體晶體管元件70的剖 面示意圖。金屬氧化物半導(dǎo)體晶體管元件70為垂直式雙擴(kuò)散功率金屬氧化 物半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOS)。金屬氧化物半導(dǎo)體晶體管元件70包含 有半導(dǎo)體基底700、外延層702、氧化層704、柵極結(jié)構(gòu)706及阱區(qū)708。半 導(dǎo)體基底700為硅基底，外延層702設(shè)于半導(dǎo)體基底700上，而氧化層704 設(shè)于外延層102上。柵極結(jié)構(gòu)706設(shè)于氧化層704上，包含有導(dǎo)電層760及 間隙壁762。如圖7所示，導(dǎo)電層760的側(cè)壁上緣包含缺口 ，使得導(dǎo)電層760 呈凸字形。間隙壁762位于導(dǎo)電層760的側(cè)壁，且覆蓋于缺口上。阱區(qū)708 設(shè)于柵極結(jié)構(gòu)706的兩側(cè)，包含有源極及重阱區(qū)區(qū)域。
值得注意的是，呈凸字形的導(dǎo)電層760是通過兩次蝕刻工藝所形成。導(dǎo) 電層760原為沉積于氧化層704之上的多晶硅層，第一蝕刻工藝用來蝕刻原 有的導(dǎo)電層760的部分厚度，以形成第一開口。第一開口是用來進(jìn)行離子摻 雜工藝，以形成阱區(qū)708。與已知技術(shù)不同的是，第一蝕刻工藝的蝕刻深度 未達(dá)氧化層704的上緣。接下來，沉積氧化層及回蝕刻工藝使第一開口的兩 側(cè)形成間隙壁762，而第二蝕刻工藝即利用間隙壁762為掩模，蝕刻導(dǎo)電層 760至氧化層704的上緣，以形成第二開口。第二開口是用來行離子摻雜工 藝，以形成阱區(qū)708中的源極及重阱區(qū)區(qū)域。另一方面，半導(dǎo)體基底700為 硅基底，氧化層704由氧化硅所構(gòu)成，導(dǎo)電層760由多晶硅所構(gòu)成。
關(guān)于金屬氧化物半導(dǎo)體晶體管元件70的制造方法，請(qǐng)參考圖8。圖8 為金屬氧化物半導(dǎo)體晶體管元件70的制造流程80的流程圖。制造流程80 包含有以下步驟
步驟800:提供半導(dǎo)體基底。
步驟802:在該半導(dǎo)體基底上形成外延層。
步驟804:在該外延層上形成氧化層。步驟806:在該氧化層上形成導(dǎo)電層。 步驟808:在該導(dǎo)電層形成第一開口。
步驟810:該第一開口進(jìn)行第一離子摻雜工藝，以形成阱區(qū)。 步驟812:沉積氧化層及進(jìn)行回蝕刻工藝，以于該第一開口的側(cè)壁形成 間隙壁。
步驟814:以該間隙壁為掩模進(jìn)行蝕刻工藝，以形成柵極結(jié)構(gòu)。 步驟816:在該柵極結(jié)構(gòu)兩側(cè)的該阱區(qū)中，形成源極及重阱區(qū)區(qū)域。 步驟818:進(jìn)行絕緣層的沉積與蝕刻工藝及金屬層的沉積與蝕刻工藝， 以形成功率金屬氧化物半導(dǎo)體晶體管元件。
請(qǐng)參考圖9至圖14，圖9至圖14為金屬氧化物半導(dǎo)體晶體管元件70 于制造流程80的各步驟時(shí)的剖面示意圖。圖9至圖14依序?qū)?yīng)至步驟806、 810、 812、 814、 816及818。圖14中僅顯示金屬氧化物半導(dǎo)體晶體管元件 70完成絕緣層的沉積與蝕刻工藝的狀態(tài)，接下來的工藝步驟為業(yè)界所已知， 在此不贅述。因此，透過制造流程80,將可制造出金屬氧化物半導(dǎo)體晶體管 元件70。
值得注意的是，金屬氧化物半導(dǎo)體晶體管元件70優(yōu)選地為具有低導(dǎo)通 電阻的金屬氧化物半導(dǎo)體晶體管元件。請(qǐng)參考圖15,圖15為金屬氧化物半 導(dǎo)體晶體管元件70的溝道長(zhǎng)度的示意圖。在圖15中，H，表示溝道長(zhǎng)度，D， 表示阱區(qū)708的深度，S，表示兩柵極結(jié)構(gòu)之間的距離，P，表示金屬氧化物半 導(dǎo)體晶體管元件70的絕緣層的厚度，亦即柵極結(jié)構(gòu)706表面至金屬氧化物 半導(dǎo)體晶體管元件70的金屬層的距離。請(qǐng)同時(shí)參考圖15及圖6。由于制造 流程80的步驟812中，在第一開口的側(cè)壁形成了間隙壁762，并且于步驟 814中，以間隙壁762為掩模進(jìn)行蝕刻工藝，形成了柵極結(jié)構(gòu)706。為了維 持元件隔絕的特性，金屬氧化物半導(dǎo)體晶體管元件70的溝道長(zhǎng)度P，必須等 于已知金屬氧化物半導(dǎo)體晶體管元件10的溝道長(zhǎng)度P，同時(shí)，由于凸字形 的柵極結(jié)構(gòu)706,使得金屬氧化物半導(dǎo)體晶體管元件70的接觸窗到柵極的距 離小于圖6中接觸窗到柵極的距離；或是若維持一樣的接觸窗到柵極長(zhǎng)度， 此時(shí)金屬氧化物半導(dǎo)體晶體管元件70的接觸窗的上層開口會(huì)比已知金屬氧 化物半導(dǎo)體晶體管元件10的接觸窗的上層開口大，使得臺(tái)階覆蓋(step coverage)率變好，因此可以采用較小尺寸的接觸窗；綜合以上兩點(diǎn)，使得 金屬氧化物半導(dǎo)體晶體管元件70的兩柵極結(jié)構(gòu)之間的距離S，小于圖6中的
8S, S，〈S。因此，金屬氧化物半導(dǎo)體晶體管元件70的單元晶胞可做的更小。 此外，即使為了維持元件特性，金屬氧化物半導(dǎo)體晶體管元件70的溝道長(zhǎng) 度H，必須等于已知金屬氧化物半導(dǎo)體晶體管元件10的溝道長(zhǎng)度H;金屬氧 化物半導(dǎo)體晶體管元件70是通過兩段式的蝕刻工藝，并以間隙壁762為掩 模進(jìn)行蝕刻以形成柵極結(jié)構(gòu)706，使得阱區(qū)深度在比已知金屬氧化物半導(dǎo)體 晶體管元件阱區(qū)深度淺的狀況下仍能維持相同的溝道長(zhǎng)度；在工藝上，不但 可以節(jié)省阱區(qū)高溫驅(qū)入的時(shí)間，同時(shí)達(dá)到降低工藝成本之效，因此阱區(qū)708 的深度D，可小于圖6中的D， D，〈D。如此一來，阱區(qū)708優(yōu)選地可為淺結(jié) 阱區(qū)。
由上可知，本發(fā)明實(shí)施例的金屬氧化物半導(dǎo)體晶體管元件70是通過兩 段式的蝕刻工藝，并以間隙壁762為掩模進(jìn)行蝕刻以形成柵極結(jié)構(gòu)706,使 得單元晶胞變小，同時(shí)使阱區(qū)708優(yōu)選地為淺結(jié)阱區(qū)。因此，可縮小寄生結(jié) 型場(chǎng)效應(yīng)晶體管(parasitic Junction Field Effect Transistor, parasitic JFET)的 導(dǎo)通電阻，進(jìn)而可降低金屬氧化物半導(dǎo)體晶體管元件70的導(dǎo)通電阻。如此 一來，金屬氧化物半導(dǎo)體晶體管元件70將具有較已知金屬氧化物半導(dǎo)體晶 體管元件10更低的導(dǎo)通電阻，使元件的效能大幅提升。
值得注意的是，金屬氧化物半導(dǎo)體晶體管元件70及制造流程80為本發(fā) 明的實(shí)施例，本領(lǐng)域技術(shù)人員當(dāng)可據(jù)以作適當(dāng)?shù)淖兓靶揎?。舉例來說，由 于制造流程80的步驟808中，蝕刻導(dǎo)電層760的厚度于工藝上不易控制， 因此，本發(fā)明進(jìn)一步提出制造流程160。請(qǐng)參考圖16,圖16為本發(fā)明實(shí)施 例金屬氧化物半導(dǎo)體晶體管元件卯的制造流程160的流程圖。制造流程160 包含有以下步驟
步驟1600:提供半導(dǎo)體基底。
步驟1602:在該半導(dǎo)體基底上形成外延層。
步驟1604:在該外延層上形成第一氧化層。
步驟1606:在該第一氧化層上形成第一導(dǎo)電層。
步驟1608:在該第一導(dǎo)電層上形成第二氧化層。
步驟1610:在該第二氧化層形成第一開口。
步驟1612:在該第二氧化層上形成第二導(dǎo)電層。
步驟1614:在該第二導(dǎo)電層形成第二開口。
步驟1616:該第二開口進(jìn)行離子摻雜工藝，以形成阱區(qū)。步驟1618:沉積氧化層及進(jìn)行回蝕刻工藝，以在該第二開口的側(cè)壁形成 間隙壁。
步驟1620:以該間隙壁為掩模進(jìn)行蝕刻工藝，以形成柵極結(jié)構(gòu)。 步驟1622:在該棚-極結(jié)構(gòu)兩側(cè)的該阱區(qū)中，形成源極及重阱區(qū)區(qū)域。 步驟1624:進(jìn)行絕緣層的沉積與蝕刻工藝及金屬層的沉積與蝕刻工藝， 以形成功率金屬氧化物半導(dǎo)體晶體管元件。
值得注意的是，步驟1610是用來蝕刻去除部分第二氧化層，并保留剩 余的第二氧化層。接著于步驟1614中，部分第二導(dǎo)電層被蝕刻去除，蝕刻 深度將停留在剩余的第二氧化層之上，因此，在工藝上較制造流程80的步 驟808容易控制。另外，剩余的第二氧化層也被蝕刻去除，棵露出第一導(dǎo)電 層成為第二開口。接下來的工藝步驟與制造流程80類似。請(qǐng)參考圖17至圖 23，圖17至圖23為金屬氧化物半導(dǎo)體晶體管元件90于制造流程160的各 步驟時(shí)的剖面示意圖，圖17至圖23依序?qū)?yīng)至步驟1608、 1610、 1612、 1616、 1620、 1622及1624,本領(lǐng)域技術(shù)人員當(dāng)可對(duì)應(yīng)圖示了解各步驟工藝，在此 不贅述。
同時(shí)，金屬氧化物半導(dǎo)體晶體管元件90的剖面如圖23所示，包含有半 導(dǎo)體基底900、外延層902、柵極結(jié)構(gòu)906、阱區(qū)908及絕緣層910。半導(dǎo)體 基底卯0為硅基底，外延層902設(shè)于半導(dǎo)體基底900上。凸字形的柵極結(jié)構(gòu) 906是由制造流程160的步驟1606至1620所形成。阱區(qū)908設(shè)于柵極結(jié)構(gòu) 906的兩側(cè)，包含有源極及重阱區(qū)區(qū)域。絕緣層910設(shè)于柵極結(jié)構(gòu)906之上 (絕緣層910之上尚有金屬層，未繪于圖23中)。與金屬氧化物半導(dǎo)體晶體 管元件70類似，金屬氧化物半導(dǎo)體晶體管元件90的柵極結(jié)構(gòu)是通過兩段式 的蝕刻工藝，并以間隙壁為掩模進(jìn)行蝕刻而形成，并且阱區(qū)優(yōu)選地為淺結(jié)阱 區(qū)。如此一來，金屬氧化物半導(dǎo)體晶體管元件90同樣地具有低導(dǎo)通電阻。
另一方面，在本發(fā)明半導(dǎo)體工藝中，氧化層及導(dǎo)電層的材料及其沉積或 蝕刻工藝的實(shí)施順序，可視需要做不同的變化。舉例來說，請(qǐng)參考圖24至 圖27,圖24至圖27為本發(fā)明實(shí)施例金屬氧化物半導(dǎo)體晶體管元件IIO在制 造流程的各步驟時(shí)的剖面示意圖。金屬氧化物半導(dǎo)體晶體管元件110的剖面 如圖27所示，包含有半導(dǎo)體基底1100、外延層1102、柵極結(jié)構(gòu)1106、阱區(qū) 1108及絕緣層1110。半導(dǎo)體基底1100為硅基底，外延層1102設(shè)于半導(dǎo)體 基底1100上。凸字形的柵極結(jié)構(gòu)1106為兩種不同材料的導(dǎo)電層1160及1162
10經(jīng)過兩段式的蝕刻工藝而形成。阱區(qū)1108設(shè)于柵極結(jié)構(gòu)1106的兩側(cè)，包含 有源極及重阱區(qū)區(qū)域。絕緣層1110設(shè)于柵極結(jié)構(gòu)1106之上(絕緣層1110 之上尚有金屬層，未繪于圖27中)。在金屬氧化物半導(dǎo)體晶體管元件70及 90中，導(dǎo)電層的材料是以多晶硅為例。在圖27中，柵極結(jié)構(gòu)1106上層的導(dǎo) 電層1162的材料是以硅化鴒(WSi)為例。本領(lǐng)域技術(shù)人員當(dāng)可對(duì)應(yīng)圖示了 解各步驟工藝，在此不贅述。因此，金屬氧化物半導(dǎo)體晶體管元件110同樣 地具有低導(dǎo)通電阻。
綜上所述，本發(fā)明是通過兩段式的蝕刻工藝，并以間隙壁為掩模進(jìn)行蝕 刻以形成柵極結(jié)構(gòu)，使得單元晶胞變小，同時(shí)阱區(qū)優(yōu)選地可為淺結(jié)阱區(qū)。如 此一來，應(yīng)用本發(fā)明的金屬氧化物半導(dǎo)體晶體管元件將具有較已知金屬氧化 物半導(dǎo)體晶體管元件更低的導(dǎo)通電阻，使元件的效能大幅提升。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種金屬氧化物半導(dǎo)體晶體管元件，包含有半導(dǎo)體基底；外延層，設(shè)于該半導(dǎo)體基底上；氧化層，設(shè)于該外延層上；柵極結(jié)構(gòu)，設(shè)于該氧化層上，包含有導(dǎo)電層，該導(dǎo)電層的側(cè)壁上緣包含缺口；以及間隙壁，位于該導(dǎo)電層的側(cè)壁，且覆蓋于該導(dǎo)電層的該缺口上；以及淺結(jié)阱區(qū)，設(shè)于該柵極結(jié)構(gòu)的兩側(cè)，包含有源極及重阱區(qū)區(qū)域。
2. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該導(dǎo)電層是 通過第 一蝕刻工藝及第二蝕刻工藝而形成。
3. 如權(quán)利要求2所述的金屬氧化物半導(dǎo)體晶體管元件，其中該第一蝕刻 工藝A用來蝕刻該導(dǎo)電層的部分厚度，以形成第一開口。
4. 如權(quán)利要求3所述的金屬氧化物半導(dǎo)體晶體管元件，其中該第一開口 是用來進(jìn)行離子摻雜工藝，以形成該淺結(jié)阱區(qū)。
5. 如權(quán)利要求2所述的金屬氧化物半導(dǎo)體晶體管元件，其中該第二蝕刻 工藝是利用該間隙壁為掩模，蝕刻該導(dǎo)電層至該氧化層的上緣，以形成第二 開口。
6. 如權(quán)利要求5所述的金屬氧化物半導(dǎo)體晶體管元件，其中該第二開口 是用來行離子摻雜工藝，以形成該源極及重阱區(qū)區(qū)域。
7. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該間隙壁是 通過回蝕刻工藝而形成。
8. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該半導(dǎo)體基 底為硅基底。
9. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該氧化層是 由氧化硅所構(gòu)成。
10. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該導(dǎo)電 層是由多晶硅所構(gòu)成。
11. 如權(quán)利要求1所述的金屬氧化物半導(dǎo)體晶體管元件，其中該金屬 氧化物半導(dǎo)體晶體管元件為垂直式雙擴(kuò)散功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
12. —種制造金屬氧化物半導(dǎo)體晶體管元件的方法，包含有 提供半導(dǎo)體基底； 在該半導(dǎo)體基底上形成外延層； 在該外延層上形成氧化層； 在該氧化層上形成導(dǎo)電層； 在該導(dǎo)電層形成第一開口；該第一開口進(jìn)行第一離子摻雜工藝，以形成淺結(jié)阱區(qū)； 沉積氧化層及進(jìn)行回蝕刻工藝，以于該第 一開口的側(cè)壁形成間隙壁； 以該間隙壁為掩模進(jìn)行蝕刻工藝，以形成柵極結(jié)構(gòu)； 在該4冊(cè)極結(jié)構(gòu)兩側(cè)的該'淺結(jié)阱區(qū)中，形成源極及重阱區(qū)區(qū)域；以及 進(jìn)行絕緣層的沉積與蝕刻工藝及金屬層的沉積與蝕刻工藝，以形成該功 率金屬氧化物半導(dǎo)體晶體管元件。
13. 如權(quán)利要求11所述的方法，其中在該導(dǎo)電層形成該第一開口是蝕 刻該導(dǎo)電層的部分厚度，以形成該第一開口。
14. 如權(quán)利要求11所述的方法，其中該蝕刻工藝是用來蝕刻該導(dǎo)電層 至該氧化層的上緣，以形成第二開口。
15. 如權(quán)利要求14的方法，其中該第二開口是用來進(jìn)行第二離子摻雜 工藝，以形成該源才及及重阱區(qū)區(qū)域。
16. 如權(quán)利要求11所述的方法，其中該半導(dǎo)體基底為硅基底。
17. 如權(quán)利要求11所述的方法，其中該氧化層是由氧化硅所構(gòu)成。
18. 如權(quán)利要求11所述的方法，其中該導(dǎo)電層是由多晶硅所構(gòu)成。
19. 如權(quán)利要求11所述的方法，其中該金屬氧化物半導(dǎo)體晶體管元件 為垂直式雙擴(kuò)散功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
全文摘要
本發(fā)明公開了一種金屬氧化物半導(dǎo)體晶體管元件及其制造方法。該金屬氧化物半導(dǎo)體晶體管元件包含有半導(dǎo)體基底；外延層，設(shè)于該半導(dǎo)體基底上；氧化層，設(shè)于該外延層上；柵極結(jié)構(gòu)，設(shè)于該氧化層上，包含有導(dǎo)電層，該導(dǎo)電層的側(cè)壁上緣包含缺口；以及間隙壁，位于該導(dǎo)電層的側(cè)壁，且覆蓋于該導(dǎo)電層的該缺口上；以及淺結(jié)阱區(qū)，設(shè)于該柵極結(jié)構(gòu)的兩側(cè)。
文檔編號(hào)H01L21/336GK101521227SQ20081008128
公開日2009年9月2日 申請(qǐng)日期2008年2月26日 優(yōu)先權(quán)日2008年2月26日
發(fā)明者許修文 申請(qǐng)人:聯(lián)笙電子股份有限公司