專利名稱：在位摻雜多晶硅柵的方法
技術領域：
本發(fā)明涉及半導體集成電路領域，特別是涉及一種在位摻雜多晶硅柵的方法。
背景技術：
在很多半導體工藝流程中，PMOS器件都采用埋溝結構，以提高空穴的遷移率，增大PMOS器件的驅動能力。為了保持PMOS器件為增強型器件，需要將PMOS器件的多晶硅柵由常規(guī)的P型改成N型。在一層多晶硅的工藝流程中，如果需要多晶硅電阻，則不能制作多晶硅金屬硅化物。但是在沒有多晶金屬硅化物工藝流程的情況下，自對準的PMOS器件源漏P型離子注入會注入到其多晶硅柵中。因此需要在多晶硅淀積時就將其在位摻雜成N型，而且N型濃度要足夠補償PMOS器件源漏注入濃度。由于N型多晶硅柵經(jīng)常會同時用于多晶硅電阻，而均勻高摻雜的多晶硅電阻太低，無法滿足較高阻值的應用需要。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種在位摻雜多晶硅柵的方法，既能實現(xiàn)較高阻值的多晶硅，又能足夠補償PMOS器件源漏注入，形成埋溝PMOS器件所必需的凈N型多晶硅 為解決上述技術問題，本發(fā)明的在位摻雜多晶硅柵的方法是采用如下技術方案實現(xiàn)的采用臺階式N型雜質分布在位摻雜多晶硅柵，所述臺階為兩級以上，N型雜質的濃度從多晶硅柵的表面向體內逐漸遞減。 本發(fā)明的在位摻雜多晶硅為臺階式N型雜質分布，臺階為兩級或兩級以上，雜質的濃度從多晶硅表面向體內逐漸遞減，這樣通過調節(jié)不同濃度摻雜的多晶硅厚度就可以方便地得到不同的方塊電阻，而且在PMOS器件的柵極中，這樣的N型雜質分布能夠安全地補償由PMOS器件源漏注入的P型雜質，維持PMOS器件的柵仍然為N型，實現(xiàn)正常的埋溝PMOS器件特性。


下面結合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明
圖1是現(xiàn)有工藝方法中采用的均勻高在位磷摻雜的多晶硅柵示意 圖2是采用均勻低在位磷摻雜的多晶硅柵示意 圖3是本發(fā)明采用的臺階式磷雜質分布的在位摻雜多晶硅柵示意圖。
具體實施例方式
為有效地補償PMOS源漏硼注入，本發(fā)明將多晶硅柵中在位摻雜的磷原子濃度設置成臺階狀，做到磷原子的濃度分布與硼原子的濃度分布相似，而且每點磷原子的濃度都比硼原子的濃度高，保證磷原子全部補償硼原子，實現(xiàn)全N型多晶硅柵，作為埋溝PMOS器件的柵極。由于多晶硅柵中磷原子的分布有高有低，可獲得較高的N型多晶硅方塊電阻，還可以通過不同磷原子濃度的多晶硅厚度比，調節(jié)整體多晶硅方塊電阻。 根據(jù)TCAD(技術計算機輔助設計)模擬結果，得出PMOS器件源漏注入在多晶硅柵中最終形成的硼原子的分布圖。 根據(jù)多晶硅柵中硼原子的最終分布圖，設計在位摻雜的磷原子的分布圖。首先確定最高磷原子的濃度和需要的多晶硅柵厚度，以安全補償最高濃度的硼原子，然后逐漸遞減磷原子的濃度，設計每一個濃度對應的多晶硅柵厚度，做到既經(jīng)濟又安全地實現(xiàn)全N型多晶硅，得到較高方塊阻值。 參見圖3所示，當硼原子的最大濃度為3X1018(^—3且分布較寬時，將磷原子的濃度分布設計成兩級，第一級均勻摻雜2X 1019cm—3的磷原子，多晶硅厚度2000 A;第二級均勻摻雜2X 1016cm—3的磷原子，多晶硅厚度1000 A，這樣完全補償硼原子，而且得到1366歐姆/方塊的N型多晶硅方塊電阻。如果只用均勻摻雜2X10氣m—3的磷原子分布，則多晶硅的方塊電阻只有50歐姆/方塊。由此可見，在圖3所示的本發(fā)明采用的臺階式磷在位摻雜的多晶硅示意圖中，磷原子既可以完全補償硼原子，又能實現(xiàn)較高N型多晶硅方塊電阻。
以3000 A的多晶硅柵為例，如果其中一 1500 A的方塊電阻為80歐姆/方塊，則另一 1500 A的方塊電阻為500歐姆/方塊，那么總的方塊電阻為290歐姆/方塊；如果其中一 1000 A的方塊電阻為80歐姆/方塊，則另一 2000 A的方塊電阻為500歐姆/方塊，那么總的方塊電阻為360歐姆/方塊；如果其中一 2000 A的方塊電阻為80歐姆/方塊，則另一1000 A的方塊電阻為500歐姆/方塊，那么總的方塊電阻為220歐姆/方塊。
在上面的說明中，以磷作為N型雜質對發(fā)明的內容進行了說明，當然，也可以采用砷或銻作為N型雜質，同樣能夠實施本發(fā)明。 圖1是傳統(tǒng)工藝中采用的均勻高在位磷摻雜的多晶硅示意圖，雖然磷原子可以完全補償硼原子，但是難以獲得較高的N型多晶硅方塊電阻。 圖2是采用均勻低在位磷摻雜的多晶硅示意圖，磷原子不能完全補償硼原子，不能制作埋溝PMOS器件。 以上通過實施例對本發(fā)明進行了詳細的說明，但是這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下本領域的技術人員還可做出若干變形和改進，這些也應視為屬于本發(fā)明的保護范圍。
權利要求
一種在位摻雜多晶硅柵的方法，其特征在于采用臺階式N型雜質分布在位摻雜多晶硅柵，所述臺階為兩級以上，N型雜質的濃度從多晶硅柵的表面向體內逐漸遞減。
2. 如權利要求1所述的方法，其特征在于通過調整多晶硅柵中不同摻雜濃度的厚度比，調節(jié)多晶硅柵的方塊電阻。
3. 如權利要求1所述的方法，其特征在于所述N型雜質為磷原子，多晶硅柵的體內每一點的磷原子濃度都高于硼原子的濃度，使磷原子全部補償硼原子，實現(xiàn)全N型多晶硅柵，作為埋溝PMOS器件的柵極。
全文摘要
本發(fā)明公開了一種在位摻雜多晶硅柵的方法，采用臺階式N型雜質分布在位摻雜多晶硅柵，所述臺階為兩級以上，N型雜質的濃度從多晶硅柵的表面向體內逐漸遞減。本發(fā)明既能實現(xiàn)較高阻值的多晶硅，又能足夠補償PMOS器件源漏注入，形成埋溝PMOS器件所必需的凈N型多晶硅柵。
文檔編號H01L21/28GK101752233SQ20081004405
公開日2010年6月23日 申請日期2008年12月4日 優(yōu)先權日2008年12月4日
發(fā)明者錢文生 申請人:上海華虹Nec電子有限公司