專利名稱：芯片載體襯底及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以更高的效率制造的芯片栽體村底。
背景技術(shù)：
為了提供更高水平的連接性以及更多的功率分布和信號處理選 擇，半導(dǎo)體芯片常常與芯片載體襯底相配并固定于其上。除了在半導(dǎo) 體芯片內(nèi)包含的那些以外，芯片栽體襯底一般包含附加的導(dǎo)體層和分 開的電介質(zhì)層。因此，芯片載體村底提供半導(dǎo)體芯片與另一組裝的高 級電氣部件的更高水平的連接性。雖然芯片載體襯底因此對于給微電子電路提供更高的性能來說是 重要的，但芯片載體襯底不是完全沒有問題。特別地， 一般希望進一 步提升和增強芯片載體襯底性能。各種芯片栽體襯底及其制造方法在半導(dǎo)體制造領(lǐng)域中是已知的。特別地，Chudzik等在U.S.公開No. 2004/0108587中教導(dǎo)具有更高能 力的芯片栽體襯底。除了芯片載體襯底內(nèi)的由電介質(zhì)層分開的常規(guī)的 導(dǎo)體互連層以外，該特定的芯片載體村底包含諸如去耦合電容器或去 耦合電阻器的無源去耦合器件。由于希望不斷增強微電子電路的性能和功能，因此在微電子制造 中芯片栽體襯底可能不斷受到相當多的關(guān)注。因此，還希望具有更高 的性能的芯片栽體襯底及其制造方法。發(fā)明內(nèi)容本發(fā)明提供芯片載體襯底和芯片栽體襯底的制造方法。芯片栽體 襯底的制造方法當在芯片栽體襯底內(nèi)等離子蝕刻(1)電容器位于其中的第一開孔和(2)通路位于其中的第二開孔時利用微加載(microloading )效應(yīng)。等離子蝕刻方法內(nèi)的微加載效應(yīng)使得第一開 孔與第二開孔相比既具有更窄的線寬又具有更有限的深度。從根據(jù)本根據(jù)本發(fā)明的芯片栽體襯底包含襯底，該襯底包含與貫穿襯底的 通路開孔側(cè)向分開的位于襯底內(nèi)的電容器開孔。該芯片栽體襯底還包 含位于電容器開孔內(nèi)的電容器和位于通路開孔內(nèi)的通路，其中，電容 器開孔具有比通路開孔窄的線寬。根據(jù)本發(fā)明的制造芯片栽體襯底的方法包括在襯底內(nèi)同時形成與 通路開孔側(cè)向分開的電容器開孔。該方法還包括在電容器開孔內(nèi)形成 電容器并在通路開孔內(nèi)形成通路。根據(jù)本發(fā)明的另 一制造芯片載體襯底的方法包括在襯底內(nèi)同時形 成與通路開孔側(cè)向分開的電容器開孔。特別地，與通路開孔相比，電 容器開孔被形成為同時具有更窄的線寬和更淺的深度。該另一方法還 包括在電容器開孔內(nèi)形成電容器并在通路開孔內(nèi)形成通路。


在以下闡述的具體實施方式
的上下文(context)中理解本發(fā)明的 目的、特征和優(yōu)點。在形成本公開的重要部分的附圖的上下文中理解具體實施方式
，其中，圖1~12是表示制造根據(jù)本發(fā)明的特定實施例的芯片栽體襯底中 的進展階段結(jié)果的一系列示意性截面圖。
具體實施方式
在以下提供的說明的上下文中理解包含芯片載體襯底以及芯片栽 體襯底的制造方法的本發(fā)明。在上述的附圖的上下文中理解以下提供 的說明。由于附圖出于解釋性的目的，因此附圖未必按比例繪制。圖1 12是表示制造根據(jù)本發(fā)明的特定實施例的芯片載體襯底中 的進展階段結(jié)果的一系列示意性截面圖。圖l表示根據(jù)實施例的芯片栽體襯底在其制造的早期階段的示意性截面圖。
圖1表示襯底10和位于襯底10上的掩模層12。 襯底10可包含幾種微電子材料中的任何材料。適當?shù)奈㈦娮硬牧?的非限制性例子包含微電子導(dǎo)體材料、微電子半導(dǎo)體材料和微電子電 介質(zhì)材料。為了在以下的進一步公開的上下文中便于進一步的處理， 襯底10 —般包含半導(dǎo)體材料，特別是襯底10 —般包含半導(dǎo)體襯底。 半導(dǎo)體襯底在半導(dǎo)體制造領(lǐng)域中公知為包括半導(dǎo)體材料，所述半導(dǎo)體 材料包含但不限于硅、鍺、硅鍺合金、碳化硅、碳化硅鍺合金半導(dǎo)體 材料。在本領(lǐng)域中還已知可包含但不限于砷化鎵、砷化銦和磷化銦半 導(dǎo)體材料的化合物半導(dǎo)體材料。一般地，襯底10包含厚度約為650~800 微米的硅半導(dǎo)體材料。
掩模層12(即，在各單個掩模層圖案的上下文中示出，這些掩模 層圖案中的每一個被稱為掩模層12 )可包含幾種掩模層材料中的任何 材料。掩模層材料的一般的非限制性例子包含光刻膠掩模材料和硬掩 模材料。但是，在本實施例的上下文中，硬掩模材料是明顯更加常用 的。硬掩模材料一般但不排他地包含珪的氧化物、氮化物和氧氮化物。 雖然其它元素的氧化物、氮化物和氧氮化物是相當不常見的，但不排 除它們。 一般地，掩模層12包含厚度約為500 1000埃的氮化硅硬掩 模材料。
如圖l進一步示出的那樣，掩模層12限定第一開孔A1和第二開 孔A2。襯底10在第一開孔Al和第二開孔A2中的每一個的底部露出。 一般地，第一開孔A1具有約0.2-1.0微米的線寬，第二開孔A2具有 約2.0 4.0微米的線寬。因此，在本實施例的上下文中，第二開孔A2 總是比第一開孔A1寬。
圖2表示在第一開孔Al和第二開孔A2的位置處蝕刻襯底10的 結(jié)果。作為上述蝕刻的結(jié)果，從第一開孔A1在襯底10'內(nèi)形成第一開 孔A1'，并且，從第二開孔A2在襯底10'內(nèi)形成第二開孔A2'。
本實施例設(shè)想，使用反應(yīng)離子蝕刻方法(即，等離子蝕刻方法) 以從第一開孔Al形成第一開孔Al'并從第二開孔A2形成第二開孔A2'。本實施例還設(shè)想，反應(yīng)離子蝕刻方法還表現(xiàn)出微加栽效應(yīng)。由于 笫一開孔A1的線寬比第二開孔A2的線寬小，因此微加載效應(yīng)使得第 一開孔Al'被蝕刻到比第二開孔A2'的第二深度D2小的第一深度Dl。 一般地，第一開孔Al'具有約5~50微米的第一深度Dl，笫二開孔具 有約100 200微米的第二深度D2。更具體地，關(guān)于用于蝕刻第一開孔Al以形成第一開孔Al'并且蝕 刻第二開孔A2以形成第二開孔A2'的等離子蝕刻方法，這種等離子蝕 刻方法可以為半導(dǎo)體制造領(lǐng)域中否則一般為常規(guī)的方法。當襯底10' 包含硅半導(dǎo)體襯底時，等離子蝕刻方法可使用在半導(dǎo)體制造領(lǐng)域也一 般為常規(guī)的蝕刻氣體成分。用于蝕刻硅半導(dǎo)體襯底的適當?shù)奈g刻氣體 成分包含含有蝕刻氣體成分的氯和含有蝕刻氣體成分的氟。含有蝕刻 氣體成分的氯可包含但不限于氯氣和氯化氫。含有蝕刻氣體成分的氟 可包含但不限于氟化氫、三氟化氮和六氟化硫。還可包含適當?shù)姆欠?應(yīng)稀釋劑氣體和濺射氣體。這些氣體的非限制性例子包含氦氣、氬氣、 氖氣和氪氣。用于形成第一開孔Al'和笫二開孔A2'的等離子蝕刻過程還可包 含二步驟蝕刻過程。這種二步驟蝕刻過程可使用上述的蝕刻步驟，隨 后是涂敷蝕刻的特征部分(即，諸如第一開孔Al'和第二開孔A2')的 側(cè)壁以使蝕刻的特征部分的側(cè)壁在整個二步驟蝕刻過程中保持垂直的 側(cè)壁鈍化或碳氫化合物淀積步驟?？蓪?dǎo)致側(cè)壁碳氫化合物淀積的特定 的氣體是三氟代曱烷(trifluoromethane )(即，CFH3 )和四氟化碳 (即，CH4)。不排除其它的成分。各單個蝕刻工藝步驟和側(cè)壁淀積 工藝步驟可在二步驟過程中循環(huán)很多次。一般地，上述等離子蝕刻方法還使用(1)約100-1000毫托的 反應(yīng)器室壓；(2)約+20 -10。C的襯底10溫度；(3)約500~1000 瓦的源射頻功率；(4)約50 150瓦的偏置功率(bias power);和 (5)每分鐘約10 100標準立方厘米(sccm)的蝕刻氣體流率。雖然在圖2的示意性截面圖內(nèi)沒有具體示出，但第一開孔Al'和 第二開孔A2'中的每一個可在掩模層12下面提供襯底10'的底切(undercut)。這種底切可以約為0.1-1.0微米。圖3表示任選地熱氧化圖2所示的襯底10'以在襯底10〃內(nèi)的第一 開孔Al'和第二開孔A2'內(nèi)形成電介質(zhì)襯里層14的結(jié)果。這種熱氧化 在在襯底10"包含電介質(zhì)材料的情況下的本發(fā)明替代性實施例中是任 選的。但是，襯底IO"優(yōu)選包含半導(dǎo)體材料的本實施例內(nèi)，相對于襯 底IO"需要對第一開孔Al'和第二開孔A2'進行熱氧化(或替代性的電 介質(zhì)隔離)。這種熱氧化一般使用常處于環(huán)境壓力條件的含氧環(huán)境。 一般在約 900~1100。C的溫度進行熱氧化約1~10小時的時間段。得到的電介質(zhì) 襯里層14具有約0.1 2.0微米的厚度。作為上述熱氧化的替代方案， 實施例還設(shè)想使用完全覆蓋在圖2中示出其示意性截面圖的芯片栽體 襯底的保形的電介質(zhì)襯里層。這種保形的電介質(zhì)襯里層可包含諸如但 不限于硅的氧化物、氮化物或氧氮化物的電介質(zhì)材料。這種保形的電 介質(zhì)襯里層也可形成為約500 1000埃的厚度。圖4表示以保形的方式覆蓋圖3的芯片載體襯底由此從開孔Al' 和A2'形成開孔Al"和A2"的第一電容器板層16。第一電容器板層16 可包含幾種電容器板材料中的任何材料。電容器板材料的非限制性例 子包含鉭、鎢和鈦電容器板材料。作為非限制性例子還包含鉭、鴒和 鈦的氮化物。作為電容器板材料的非限制性例子還包含鉭、鎢和鈦的 硅化物。不排除其它的電容器板材料?？梢酝ㄟ^使用幾種方法中的任 何方法形成第一電容器板層16。非限制性例子包含化學(xué)氣相淀積方法 (包含原子層化學(xué)氣相淀積方法)和物理氣相淀積方法(包含濺射方 法)。 一般地，第一電容器板層16包含具有約500 2500埃的厚度的 鉭電容器板材料。圖5表示對第一電容器板層16和下面的掩模層12內(nèi)的特定掩模 層圖案的部分進行蝕刻和圖案化以形成相應(yīng)的第一電容器板層16'和 相應(yīng)的掩模層12'的結(jié)果。上述的蝕刻和圖案化意圖在于，當形成圖5 所示的第一電容器板層16'時，打斷圖4所示的第一電容器板層16的 連續(xù)性。上述的蝕刻和圖案化意圖還在于，露出優(yōu)選地包含半導(dǎo)體材料的襯底IO"的部分。也可通過使用半導(dǎo)體制造領(lǐng)域中的常規(guī)方法和材料實現(xiàn)上述的蝕 刻和圖案化。非限制性例子包含濕化學(xué)蝕刻方法、干等離子蝕刻方法 以及它們的組合蝕刻方法。等離子蝕刻方法是特別常用的。等離子蝕刻方法一般使用適于第一電容器板層16和掩模層12所包含的各自材 料的蝕刻反應(yīng)氣體成分。圖6表示填充由圖5所示的第一電容器板層16'和掩模層12'的切 斷部分留下的間隙的多個隔離區(qū)15。在襯底IO"包含半導(dǎo)體襯底特別 是硅半導(dǎo)體襯底的優(yōu)選實施例的情況下，可在另外用犧牲填充劑材料 填充第一開孔Al"和第二開孔A2"時伴隨覆蓋層(blanket layer )淀積 和平面化方法形成隔離區(qū)15。本領(lǐng)域技術(shù)人員可以理解，圖5和圖6 示出圖4所示的芯片栽體襯底的任選的處理。該任選的處理意圖在于 當形成第一電容器板層16'時切斷第一電容器板層16。除了在圖5和圖6的上下文內(nèi)公開的實施例以外，還設(shè)想其它的 實施例用于切斷第一電容器板層16。這些實施例的非限制例子包含在 沒有硬掩模層12的任何蝕刻的情況下僅切斷第一電容器板層16。這 些實施例的另一非限制性例子包含在淀積第一電容器板層16之前形 成隔離區(qū)15。由于隔離區(qū)15具有比掩模層12大的厚度，因此，當在 掩模層12'和隔離區(qū)15之上淀積第一電容器板層16時，可以以自對準 的方式使第一電容器板層16平面化以形成第一電容器板層16'。圖7示出在沒有在圖5和圖6所示的芯片載體村底的上下文內(nèi)示 出的介入的任選的處理步驟的情況下，圖4所示的芯片載體村底的替 代性的另一處理的結(jié)果。圖7示出位于圖4的芯片栽體襯底上的電容器電介質(zhì)層18。圖7 還示出位于電容器電介質(zhì)層18上的第二電容器板層20。電容器電介質(zhì)層18可包含幾種適當?shù)碾娙萜麟娊橘|(zhì)材料中的任 何材料。 一般常規(guī)的電容器電介質(zhì)材料包含真空測量介電常數(shù)約為 4 20的硅的氧化物、氮化物和氧氮化物。不排除其它元素的氧化物、 氮化物和氧氮化物。實施例還設(shè)想也可使用具有至少約達100的一般更高介電常數(shù)的電容器電介質(zhì)材料。這些一般更高介電常數(shù)電介質(zhì)材料的例子包含鋇-鍶-鈦酸鹽(BST )和鉛—鋯酸鹽—鈦酸鹽(PZT )。 可以通過使用在半導(dǎo)體制造領(lǐng)域中一般為常規(guī)的方法并且否則也適于 電容器電介質(zhì)層18的成分的材料的方法形成上述類型的電容器電介 質(zhì)材料中的任何材料。這些方法的非限制性例子包含化學(xué)氣相淀積方 法(包含原子層化學(xué)氣相淀積方法)和物理氣相淀積方法(包含濺射 方法)。電容器電介質(zhì)層18包含的電容器電介質(zhì)材料的希望的例子可以 特別是第一電容器板層16包含的第一電容器板材料的氧化物。在這些 情況下，該特定的實施例設(shè)想第一電容器板層16可被電化學(xué)或熱氧化 以形成電容器電介質(zhì)材料。例如而非限制，包含鉭的第一電容器板層 可被陽極電化學(xué)氧化以形成包含氧化鉭的電容器電介質(zhì)層。 一般地， 電容器電介質(zhì)層18具有約50~500埃的厚度。第二電容器板層20包含第二電容器板材料。第二電容器板材料可 包含可以與第 一 電容器板材料相同或不同的電容器板材料。 一般地， 第二電容器板層20還包含含有金屬、金屬氮化物或金屬硅化物材料的 第二電容器板材料。 一般地，第二電容器板層具有約0.5 2.0微米的厚 度以完全填充第一開孔Al"和第二開孔A2"?？梢酝ㄟ^使用包含但不 限于化學(xué)氣相淀積方法和物理氣相淀積方法的方法形成第二電容器板 材料。優(yōu)選地，第二電容器板材料包含化學(xué)氣相淀積(CVD)的鎢材 料，該鎢材料形成為約0.5 2.0微米的厚度，以在形成圖7所示的芯片 栽體襯底時完全覆蓋圖4所示的芯片栽體襯底。圖8表示減薄圖7所示的襯底IO"以形成村底10'〃的結(jié)果。圖8 還表示在圖4所示的第二開孔A2"的位置處去除電介質(zhì)襯里層14、第 一電容器板層16和電容器電介質(zhì)層18的底部以形成電介質(zhì)襯里層 14'、第一電容器板層16'和電容器電介質(zhì)層18'的結(jié)果。上述減薄意圖 還在于在圖8所示的芯片栽體襯底的底部處完全露出笫二電容器板層 20?？梢酝ㄟ^使用半導(dǎo)體制造領(lǐng)域中的常規(guī)方法實現(xiàn)上述減薄。特定的減薄方法包含化學(xué)蝕刻減薄方法以及平面化減薄方法，平面化減薄方法包含機械平面化方法以及化學(xué)機械拋光(CMP)平面化方法?；?學(xué)機械拋光平面化方法是特別常用的，圖9、圖10和圖11表示圖8所示的實施例以外的本發(fā)明的三個 另外的實施例。本發(fā)明的這三個另外的實施例意圖在于與圖8所示的 實施例對應(yīng)，但關(guān)于以下方面表現(xiàn)出一些變化切斷第一電容器板層 16以提供第一電容器板層16'(圖9);切斷第二電容器板層20以形 成第二電容器板層20'(圖10);或者，切斷第一電容器板層16和第 二電容器板層20以形成第一電容器板層16'和第二電容器板層20'(圖 11)。選擇性的切斷提供相對于圖2所示的第一開孔Al和第二開孔 A2允許第一電容器板層16、電容器電介質(zhì)層18和第二電容器板層20 的不同水平的連續(xù)性(contiguousness )的結(jié)構(gòu)。通過在圖7和圖8所示的進一步處理的上下文中進一步處理在圖 6中示出其示意性截面圖的芯片載體襯底，得到在圖9中示出其示意 性截面圖的芯片栽體襯底。通過僅對第二電容器板層20進行圖案化進 一步處理圖8所示的芯片載體襯底，得到圖IO所示的芯片栽體襯底。 通過對第二電容器板層20、電容器電介質(zhì)層18和第一電容器板層16 進行圖案化進一步處理圖8所示的芯片栽體襯底，得到圖ll所示的芯 片栽體襯底?？赏ㄟ^使用半導(dǎo)體制造領(lǐng)域中否則 一般為常規(guī)的方法和 材料，進行在圖10和圖11的芯片載體襯底的上下文內(nèi)的上述圖案化。 特別是包含等離子蝕刻方法，但實施例不必這樣被限制。圖12是表示進一步處理和組裝圖10的芯片載體襯底的結(jié)果的示 意性截面圖，但相同的進一步的處理和組裝也可應(yīng)用于圖8、圖9和 圖11的芯片栽體襯底。圖12表示具有多個第一接觸區(qū)域23a和23b 的第一襯底22a，所述多個第一接觸區(qū)域23a和23b位于其中并通過 多個第一焊料層24a與第二電容器板層20'的分開部分連接。圖12還 示出具有第二接觸區(qū)域23b的第二襯底22b，所述第二接觸區(qū)域23b 位于其中并在第二開孔A2內(nèi)的通路的位置處與第二電容器板層20' 的第二部分連接。在本實施例內(nèi)，第一襯底22a—般包含半導(dǎo)體襯底，第一接觸區(qū) 域23a—般包含半導(dǎo)體襯底內(nèi)的導(dǎo)體接觸層。第一襯底22a包含的半 導(dǎo)體襯底意圖在于包含半導(dǎo)體器件以及用于到達半導(dǎo)體器件目的的互 連電路。第一接觸區(qū)域23a包含導(dǎo)體接觸材料。適當?shù)膶?dǎo)體接觸材料 包含金屬、金屬合金、金屬氮化物和金屬硅化物。還同樣非限制性地 包含摻雜的多晶硅和多晶硅化(polycide)導(dǎo)體接觸材料。多個第一 焊料層24a可包含幾種焊料材料中的任何材料。焊料材料的非限制性 例子包含鉛、錫和銻合金焊料材料。第二襯底22b常被確定為但不必限于多層陶資襯底。這種多層陶 瓷襯底包含被多個電介質(zhì)層分開的多個導(dǎo)體層。多層陶瓷襯底意圖在 于，除了由半導(dǎo)體襯底內(nèi)的金屬化層提供的布線選項(option)，諸 如第一襯底22a要提供的那些之外，提供另外的布線選擇。第二接觸 區(qū)域23b否則一般在成分材料和尺寸方面與第一接觸區(qū)域23a類似或 等同。第二焊料層24b否則 一般在成分材料和尺寸方面與第 一焊料層 24a類似或等同。圖12表示根據(jù)本發(fā)明的實施例的芯片栽體襯底的示意性截面圖。 芯片栽體襯底進一步被制造并與第一襯底22a (即， 一般為半導(dǎo)體襯 底)和第二襯底(即， 一般為多層陶瓷襯底)連接。芯片載體村底包含電容器位于其中的第一開孔和通路位于其中的側(cè)向分開的第二開 孔。第一開孔具有比第二開孔的第二線寬和第二開孔深度小的第一線 寬和第一開孔深度。通過使用易受微加載效應(yīng)影響的等離子蝕刻方法 同時形成第一開孔和第二開孔。由于微加栽效應(yīng)，具有比第二開孔的 第二線寬小的第 一線寬的第 一開孔將蝕刻到比第二開孔的第二深度小 的第一深度。本發(fā)明的優(yōu)選實施例用于解釋本發(fā)明而不是限制本發(fā)明。可以對 根據(jù)優(yōu)選實施例的芯片栽體襯底的方法、材料、結(jié)構(gòu)和尺寸進行修訂 和修改，同時仍提供根據(jù)本發(fā)明而且根據(jù)所附的權(quán)利要求的芯片栽體 襯底。
權(quán)利要求
1.一種芯片載體襯底，包含襯底，該襯底包含與貫穿襯底的通路開孔側(cè)向分開的位于襯底內(nèi)的電容器開孔；和位于電容器開孔內(nèi)的電容器和位于通路開孔內(nèi)的通路，其中，電容器開孔具有比通路開孔窄的線寬。
2. 根據(jù)權(quán)利要求1的芯片栽體襯底，其中，襯底包含半導(dǎo)體襯底。
3. 根據(jù)權(quán)利要求l的芯片載體襯底，其中，襯底包含電介質(zhì)襯底。
4. 根據(jù)權(quán)利要求l的芯片栽體襯底，其中，電容器包含 形成電容器開孔襯里的第一電容器板層； 位于第一電容器板層上的電容器電介質(zhì)層；和 位于電容器電介質(zhì)層上并填充電容器開孔的第二電容器板層。
5. 根據(jù)權(quán)利要求4的芯片載體襯底，其中，第一電容器板層對于 電容器開孔和通路開孔是連續(xù)的。
6. 根據(jù)權(quán)利要求4的芯片載體襯底，其中，電容器電介質(zhì)層對于 電容器開孔和通路開孔是連續(xù)的。
7. 根據(jù)權(quán)利要求4的芯片栽體襯底，其中，第二電容器板層對于 電容器開孔和通路開孔是連續(xù)的。
8. 根據(jù)權(quán)利要求4的芯片載體襯底，其中，第一電容器板層和第 二電容器板層中的僅僅一個對于電容器開孔和通路開孔是連續(xù)的。
9. 才艮據(jù)權(quán)利要求4的芯片栽體襯底，其中，第一電容器板層、電 容器電介質(zhì)層和第二電容器板層中的每一個對于電容器開孔和通路開 孔是連續(xù)的。
10. 根據(jù)權(quán)利要求4的芯片栽體村底，其中，第一電容器板層和 第二電容器板層均不對于電容器開孔和通路開孔是連續(xù)的。
11. 一種制造芯片載體襯底的方法，包括 在襯底內(nèi)同時形成與通路開孔側(cè)向分開的電容器開孔；和 在電容器開孔內(nèi)形成電容器并在通路開孔內(nèi)形成通路。
12. 根據(jù)權(quán)利要求ll的方法，其中，同時形成電容器開孔和通路 開孔使用半導(dǎo)體村底。
13. 根據(jù)權(quán)利要求ll的方法，其中，同時形成電容器開孔和通路 開孔使用電介質(zhì)襯底。
14. 根據(jù)權(quán)利要求ll的方法，其中，同時形成使用等離子蝕刻方法。
15. 根據(jù)權(quán)利要求14的方法，其中，等離子蝕刻方法表現(xiàn)出微加 栽效應(yīng)。
16. 根據(jù)權(quán)利要求ll的方法，其中，在電容器開孔內(nèi)形成電容器 并在通路開孔內(nèi)形成通路同時形成電容器和通路。
17. —種制造芯片載體襯底的方法，包括在襯底內(nèi)同時形成與通路開孔側(cè)向分開的電容器開孔，與通路開 孔相比，電容器開孔被形成為同時具有更窄的線寬和更淺的深度；和 在電容器開孔內(nèi)形成電容器并在通路開孔內(nèi)形成通路。
18. 根據(jù)權(quán)利要求17的方法，其中，同時形成電容器開孔和通路 開孔使用半導(dǎo)體襯底。
19. 根據(jù)權(quán)利要求17的方法，其中，同時形成電容器開孔和通路 開孔使用電介質(zhì)襯底。
20. 根據(jù)權(quán)利要求17的方法，其中，在電容器開孔內(nèi)形成電容器 并在通路開孔內(nèi)形成通路同時形成電容器和通路。
全文摘要
本發(fā)明公開了芯片載體襯底以及制造芯片載體襯底的方法。所述芯片載體襯底包含各位于襯底內(nèi)的電容器開孔和側(cè)向分開的通路開孔。伴隨用于同時在襯底內(nèi)蝕刻電容器開孔和通路開孔的等離子蝕刻方法內(nèi)的微加載效應(yīng)，形成的電容器開孔與通路開孔相比具有更窄的線寬和更淺的深度。隨后，電容器被形成并位于電容器開孔內(nèi)且通路被形成并位于通路開孔內(nèi)。第一電容器板層、電容器電介質(zhì)層和第二電容器板層的各種組合可相對于電容器開孔和通路開孔是連續(xù)的。
文檔編號H01L23/488GK101226914SQ20081000291
公開日2008年7月23日 申請日期2008年1月11日 優(yōu)先權(quán)日2007年1月18日
發(fā)明者保羅·S·安德里, 齊拉格·S·帕特爾 申請人:國際商業(yè)機器公司