專利名稱：碳化硅半導體器件的制造方法
技術領域：
本發(fā)明涉及一種碳化硅半導體器件的制造方法。
背景技術：
US 2003/0013266 A (對應于JP 2003-69012 A)公開了一種碳 化硅(SiC)半導體器件，其中具有(11-20)晶面取向的面A用來作 為溝道。該SiC半導體器件具有MOS (金屬-氧化物半導體)結(jié)構， 并且通過氫退火或者在同時包括氫(H)原子和氧(0)原子的潮濕氣 氛中處理提高其溝道遷移率。具體地，通過控制氫退火或潮濕氣氛的 濃度或溫度來提高溝道遷移率。
然而，SiC半導體器件需要更高的溝道遷移率。本申請的發(fā)明人 所申請US 2007/0045631 A (對應于JP 2007-96263 A)公開了基于
潮濕氣氛或氫氣氣氛確定封端/解吸溫度。封端/解吸溫度是指在該溫 度下氫(H)或羥基(OH)單元封端SiC與柵極氧化層間的懸鍵，也 就是說，在該溫度下H或OH解吸。具體地，H或OH的解吸主要發(fā)生 在大約80(TC到900。C之間的溫度范圍內(nèi)，而H或OH對懸鍵的封端也 發(fā)生在相同的溫度范圍內(nèi)。因此，封端/解吸溫度大約在80(TC到900 x:之間的范圍內(nèi)。從而，需要保持潮濕氣氛或氫氣氣氛直到溫度降到 大約800。C或更低，最好在70(TC或更低，以便H或OH封端懸鍵。
因此，在US 2007/0045631 A所公開的具有MOS結(jié)構的SiC半導 體器件的制造方法中，柵極氧化層形成后當在超過大約800°C (優(yōu)選 超過大約70(TC)實施加熱工藝的時候，加熱工藝在潮濕氣氛或氫氣 氣氛中迸行。例如，在超過80(TC的溫度下執(zhí)行的加熱工藝可能包括: 用于使柵電極的邊緣部分圓角化以便限制電場集中的圓角氧化工藝； 在BPSG (硼磷硅玻璃)膜形成后用于形成層間絕緣層的第一回流工 藝；以及用于將層間絕緣層中所設的接觸孔圓角化的第二回流工藝， 所述圓角化防止插入接觸孔中的電極構件被切斷，也就是說，階梯覆 蓋率得到改善。因此，在潮濕氣氛或氫氣氣氛下執(zhí)行這些加熱工藝。 然而，當加熱工藝在潮濕氣氛中執(zhí)行時，構成柵電極的多晶硅被 氧化。當多晶硅的氧化量大時，整個柵電極可能被氧化并且柵電極可 能無法正常工作或者柵電極可能無法與其它元件形成歐姆接觸。

發(fā)明內(nèi)容
因而本發(fā)明的目的是提供一種SiC半導體器件的制造方法，其能
防止構成柵電極的多晶硅被氧化。
在本發(fā)明的一方面，具有金屬-氧化物半導體結(jié)構的SiC半導體
器件的制造方法包括制備由SiC制成的襯底的步驟；在襯底上制造 由SiC制成的溝道區(qū)域的步驟，其中此溝道區(qū)域提供電流通路；在電 流通路的上行側(cè)上的襯底上形成第一雜質(zhì)區(qū)域的步驟；在電流通路的 下行側(cè)上的襯底上形成第二雜質(zhì)區(qū)域的步驟；在溝道區(qū)域的表面上形 成柵極絕緣層的步驟；在柵極絕緣層上形成柵電極以便形成半導體元 件的步驟；在半導體元件上用組成層間絕緣層的材料形成膜的步驟； 在大約700。C或更高的潮濕氣氛中執(zhí)行回流工藝的步驟，使得該膜形 成層間絕緣層并且柵電極的邊緣部分也被圓角化和氧化。在該SiC半 導體器件中，溝道區(qū)域提供了半導體元件的溝道，通過控制施加在柵 電極上的電壓來控制此溝道，從而控制第一雜質(zhì)區(qū)域與第二雜質(zhì)區(qū)域 間的電流流動。
在上面描述的方法中，利用形成層間絕緣層的回流工藝將柵電極 的邊緣部分圓角化和氧化。從而，甚至當在潮濕氣氛中執(zhí)行層間絕緣 層的回流工藝時，與單獨執(zhí)行柵電極邊緣部分的圓角化和氧化工藝以 及層間絕緣層的回流工藝的情況相比，柵電極的氧化量被降低。因此， 防止柵電極中的多晶硅在潮濕氣氛中被氧化。


結(jié)合附圖，本發(fā)明的其他目的和優(yōu)點將會從下面的優(yōu)選實施例的
詳細說明中更加容易的表現(xiàn)出來。在附圖中
圖1是示出根據(jù)本發(fā)明的第一實施例的MOSFET的截面圖2A-2D是示出根據(jù)第一實施例的MOSFET的制造工藝中的截面
圖3A-3D是示出按照圖2A-2D所示的制造工藝的MOSFET制造工 藝的截面圖4是示出形成層間絕緣層的回流工藝中的氣氛與溫度的時間 曲線圖5是示出設置在層間絕緣層的接觸孔的側(cè)壁放大的截面圖； 圖6是示出在執(zhí)行Ar濺射后的接觸孔的側(cè)壁放大了的截面圖； 圖7A-7C是示出根據(jù)本發(fā)明的第二實施例的MOSFET的制造工藝 的截面圖8是示出根據(jù)本發(fā)明的第三實施例的MOSFET的截面圖9A-9D是示出根據(jù)第三實施例的MOSFET的制造工藝的截面以及
圖10A-10D是示出根據(jù)本發(fā)明的第四實施例的MOSFET的制造工 藝的截面圖。
具體實施例方式
(第一實施例)
下面將參考圖1描述一種具有例如平面型MOSFET結(jié)構的SiC半 導體器件。此MOSFET在由SiC制成的n+型襯底1上形成。例如，襯 底1由4H-SiC制成并具有大約5X10'8cnf3的雜質(zhì)濃度。襯底1的主 表面是具有例如(11-20)晶面取向的面A。
n型漂移層2由SiC制成并且外延形成在襯底1的上表面上。n 型漂移層2具有例如大約lX1016cm—3的雜質(zhì)濃度和大約lOum的厚度。
在n型漂移層2的上表面部分，形成多個p型基極區(qū)3，使得其 間具有預定間隙。每個P型基極區(qū)3都具有例如大約1Xl(Tcnr3的雜 質(zhì)濃度和大約0. 7 u m的深度。
在p型基極區(qū)3的上表面上外延形成n型溝道層4。 n型溝道層
4具有例如大約1X 1016cm—3的雜質(zhì)濃度和大約0. 3 u m的厚度。
形成多個p+型接觸區(qū)域5，以便穿透溝道層4到達p型基極區(qū)3。 每個接觸區(qū)域5具有例如大約3X102°cm—3或更高的雜質(zhì)濃度和大約 0.4um的深度。
在接觸區(qū)域5的內(nèi)側(cè)，形成n+型源極區(qū)6和7，從而將溝道層4 設置在源極區(qū)6與7之間。n+型源極區(qū)6和7之間有一定間隙。另外， n+型源極區(qū)6和7中的每一個都具有例如大約3X 102flcm—3或更高的雜 質(zhì)濃度和大約0.3um的深度。
溝道層4包括位于p型基極區(qū)3上的溝道區(qū)域。在溝道層4上形 成柵極氧化層8，以至少覆蓋溝道層4的溝道區(qū)域的上表面。在柵極 氧化層8與溝道層4的溝道區(qū)域之間的界面處，懸鍵被H或OH單元 所封端。
在柵極氧化層8的上表面上，對柵電極9進行構圖。例如，柵電 極9由多晶硅制成，其中摻雜了n型雜質(zhì)(例如磷)。柵電極9的邊
緣部分被圓角化。
形成層間絕緣層10以覆蓋柵極氧化層8和柵電極9。柵極氧化 層8和層間絕緣層10設有到達接觸區(qū)域5和源極區(qū)6和7的第一接 觸孔1la，和到達柵電極9的第二接觸孔11b。通過接觸孔lla和llb， 接觸區(qū)域5、源極區(qū)6和7以及柵電極9分別與接觸部分5a， 6a， 7a 和9a電耦合。接觸部分5a， 6a， 7a和9a由例如Ni或Ti/Ni制成。 源電極12形成在層間絕緣層10上，且其包括由Ti制成的基極線電 極12a和由Al制成的線電極12b。還提供了柵極布線(未示出)。
在襯底1的下表面上，形成了 n+型漏極接觸區(qū)域13。 n+型漏極接 觸區(qū)域13的雜質(zhì)濃度比襯底1的高。另外，在n+型漏極接觸區(qū)域13 的下表面上，形成了漏電極14。漏電極14由例如Ni制成。
平面型MOSFET使用溝道層4作為電流通路，并將電流施加在分 別位于電流通路上行側(cè)和下行側(cè)的n+型源極區(qū)6和7以及漏極接觸區(qū) 域13之間。n+型源極區(qū)6和7以及漏極接觸區(qū)域13之間流動的電流 是通過控制施加到柵電極9的電壓并控制溝道區(qū)域中耗盡層的寬度 來控制電流流向耗盡層而控制的。
現(xiàn)將參考圖2A-3D來描述平面型M0SFET的制造方法。首先，在 圖2A中所示的工藝中，在n+型襯底1的上表面上外延形成n型漂移 層2，使得漂移層2具有例如大約1 X 1016cm—3的雜質(zhì)濃度和大約10 ii m 的厚度。
在圖2B所示的工藝中，例如，由LTO (低溫氧化物)制成的掩 模形成在漂移層2之上。利用光刻對掩模進行構圖，從而打開其下將 形成P型基極區(qū)3的部分掩模。然后，從掩模上將p型雜質(zhì)(例如 Al)離子注入到n型漂移層2的上表面部分。去除掩模以后，在1600 "C持續(xù)執(zhí)行活化退火工藝30分鐘，從而形成p型基極區(qū)3。每個p 型基極區(qū)3都具有例如大約lX10'9cm—3的雜質(zhì)濃度和大約0.7um的 深度。
在圖2C所示的工藝中，在p型基極區(qū)3上外延形成溝道層4。 例如，溝道層4具有大約1X106cnf3的雜質(zhì)濃度和大約0.3um的厚 度。然后，在溝道層4上形成由LT0制成的第一掩模。通過光刻將第 一掩模圖案化，使得其下將形成接觸區(qū)域5的第一掩模的部分被打 開。然后，從第一掩模上離子注入P型雜質(zhì)(例如A1)。在去除第一 掩模以后，在襯底的上表面上形成由LTO制成的第二掩模，并且從襯 底的下表面離子注入n型雜質(zhì)(例如磷)。而且，在去除第二掩模以 后，在襯底的上表面形成由LTO制成的第三掩模。通過光刻將第三掩 模圖案化，且其下將形成源極區(qū)6和7的第三掩模的部分被打開。然 后，離子注入n型雜質(zhì)(例如磷)。在去除掩模以后，發(fā)生在160(TC 下執(zhí)行活化退火工藝30分鐘。因此，所注入的p型雜質(zhì)和n型雜質(zhì) 被激活，并且形成了接觸區(qū)域5，源極區(qū)6和7，以及漏極接觸區(qū)域 13。
在圖2D所示的工藝中，在同時包括氫原子(H)和氧原子(0) 的潮濕氣氛下利用高熱方法形成柵極氧化層8。例如，在本工藝中， 如下所述來控制氣氛和溫度。
首先，在惰性氮氣(N2)氣氛下以大約10'C/min將溫度從室溫 升高至大約1080°C。當溫度到達大約108(TC時，氣氛變?yōu)槌睗?H20) 氣氛，并且溫度維持大約60分鐘。因此，如圖2D所示，形成了具有
例如大約52nm厚度的柵極氧化層8。然后，在保持潮濕氣氛的同時， 溫度以大約10'C/min降低。保持潮濕氣氛，直到溫度變?yōu)榇蠹s700 'C或更低。
在本工藝中，當溫度很高時潮濕氣氛被保持。從而，在柵極氧化 層8與溝道層4之間的界面處，懸鍵被H或OH元素所封端。例如，H 或OH進入柵極氧化層8中。
在圖3A所示的工藝中，在例如大約60CTC時，柵極氧化層8上 形成摻雜有n型雜質(zhì)的多晶硅層。例如，此多晶硅的厚度大約為 440nm。然后，通過使用由抗蝕劑制成的掩模將多晶硅層和柵極氧化 層8圖案化，其中掩模通過例如光刻和刻蝕形成。從而，形成柵電極 9。
在圖3B所示的工藝中，形成層間絕緣層IO。例如，在大約420 'C下通過等離子體CVD形成厚度大約為670nm的BPSG膜。然后，在 潮濕氣氛中大約930'C下執(zhí)行回流工藝20分鐘，從而形成層間絕緣 層IO。在回流工藝中，如圖4所示控制溫度和氣氛。
具體地，在惰性氮氣(N2)氣氛下，溫度從室溫升至大約70(TC， 此溫度低于封端/解吸溫度。當溫度到達70(TC時，氣氛變?yōu)槌睗?仏0) 氣氛，并且溫度以大約1(TC/min升至大約930°C。當溫度到達大約 93(TC后，保持此溫度的同時執(zhí)行回流工藝大約20分鐘?；亓鞴に嚭螅?溫度以大約10'C/min或更少的速率降低大約23分鐘后，降低到低于 大約70(TC的水平。潮濕氣氛被保持，直到溫度降低到大約700°C。 當溫度降低到大約70(TC后，氣氛變成N2氣氛，并且隨著溫度降低到 室溫執(zhí)行脫水工藝，從而將層間絕緣層io脫水。
當在高于封端/解吸溫度的溫度下執(zhí)行回流工藝時，潮濕氣氛被 保持。因此，限制了在柵極氧化層8和溝道層4之間的界面處H或 OH從懸鍵上解吸。另外，通過回流工藝將柵電極9的邊緣部分圓角 化和氧化。這樣，同時執(zhí)行層間絕緣層10的回流工藝以及柵電極9 的邊緣部分的圓角化和氧化。
在圖3C所示的工藝中，例如，通過使用由光刻和蝕刻形成的抗 蝕劑制成的掩模將層間絕緣層10圖案化。從而，制得到達接觸區(qū)域
5和n+型源極區(qū)6和7的第一接觸孔lla，以及到達柵電極9的第二 接觸孔llb。
在該工藝中，通過濕法蝕刻和干法蝕刻以該順序制得接觸孔lla 和llb，使得接觸孔lla和lib中的每個的側(cè)壁都具有鈍角。例如， 如圖5所示，當層間絕緣層10的厚度大約為670nm時，執(zhí)行濕法蝕 刻以蝕刻大約260nm，執(zhí)行干法蝕刻以蝕刻大約410rnn。因此，接觸 孔lla和lib中的每個的側(cè)壁都會形成包括濕法蝕刻區(qū)域和干法蝕刻
區(qū)域的兩級區(qū)域。
當干法蝕刻區(qū)域在側(cè)壁和襯底表面之間具有第一角度VA (即源極 區(qū)6和7的表面，或柵電極9的表面)，并且濕法蝕刻區(qū)域在側(cè)壁和 襯底表面之間具有第二角度VB時，優(yōu)選第一角度VA大于第二角度VB。 例如，如圖5所示，第一角度VA可以設置為75°或更大，第二角度 VB可以設置為15°或更小。經(jīng)過干法蝕刻第一角度Va変大，因此可 以形成小型元件。另夕卜，濕法蝕刻區(qū)域和干法蝕刻區(qū)域間的角度經(jīng)過 濕法蝕刻變成鈍角。這樣，接觸孔lla和lib的邊緣部分具有與邊緣 部分被圓角化后的情況相類似的形狀。
然后，濺射例如Ar的惰性離子。如圖6中箭頭VI所示，利用 Ar濺射將層間絕緣層10的表面和邊緣部分圓角化和平坦化。因此， 無需另外的回流工藝就可以將接觸孔lla和llb的側(cè)壁圓角化。結(jié)果， 在提供接觸孔lla和llb之后，可以限制柵電極9由于回流工藝而被 氧化。
在圖3C所示的工藝中，形成由Ni或Ti/Ni制成的接觸金屬層以 填充接觸孔lla和llb，并且將接觸金屬層圖案化，從而形成接觸部 分5a-7a和9a。接觸部分5a-7a和9a分別與接觸區(qū)域5， n+型源極 區(qū)6和7，以及柵電極9電耦合。在圖3D所示的工藝中，由M制成 的漏電極14形成在襯底1的下表面?zhèn)壬?，以便與漏極接觸區(qū)域13接 觸。然后，在Ar氣氛、大約70(TC或更低的情況下執(zhí)行電極燒結(jié)工 藝，因此接觸部分5a-7a和9a以及漏電極14形成歐姆接觸。在這種 情況下，接觸區(qū)域5， n+型源極區(qū)6和7，柵電極9，以及漏極接觸區(qū) 域13都具有高的雜質(zhì)濃度，因此無需高溫熱處理，接觸部分5a-7a
和9a以及漏電極14就能形成充分的歐姆接觸。
在圖3D所示的工藝之后，形成源電極12，其包括由Ti制成的 基極線電極部分12a和由Al制成的線電極部分12b以及柵極布線(未 示出)，從而形成圖1所示的平面型M0SFET。
在上述的制造平面型M0SFET的方法中，通過回流工藝將柵電極 9的邊緣部分圓角化和氧化，以形成層間絕緣層10。這樣，甚至當在 潮濕氣氛中執(zhí)行層間絕緣層的回流工藝時，與柵電極9的邊緣部分的 圓角化和氧化以及層間絕緣層的回流工藝分開執(zhí)行的情況相比，柵電 極9的氧化量被降低。從而，在潮濕氣氛中防止柵電極中的多晶硅被 氧化。結(jié)果，能夠阻止柵電極9中的所有多晶硅被氧化，因此柵電極 9可以用作柵電極并能形成歐姆接觸。
此外，在上述方法中，在層間絕緣層10處配置到達柵電極9的 接觸孔lib以后，未實施潮濕氣氛中的加熱工藝。通過結(jié)合濕法蝕刻、 干法蝕刻和Ar濺射將接觸孔lla和lib的側(cè)壁的邊緣部分圓角化。 這樣，防止柵電極9的外露部分被氧化。
(第二實施例)
在圖1所示的MOSFET中，與柵電極9形成歐姆接觸的接觸部分 9a和分別與接觸區(qū)域5和n+型源極區(qū)6和7形成歐姆接觸的接觸部 分5a-7a都由相同的材料制成。因此，第一接觸孔lla和第二接觸孔 11b在如圖3C所示的相同的工藝中形成?；蛘撸佑|部分9a可以用 與接觸部分5a-7a不同的材料制得。例如，由Ti制成的接觸部分9a 可以與柵電極9形成歐姆接觸，由Ni制成的接觸部分5a-7a可以分 別與接觸區(qū)域5以及n+型源極區(qū)6和7形成歐姆接觸。
在這種情況下，例如圖2A-2D和3A所示的制造工藝形成M0SFET， 直到形成柵電極9的工藝。然后，在圖7A所示的工藝中，在柵極氧 化層8和柵電極9上形成BPSG層。例如，通過使用由光刻和蝕刻形 成的抗蝕劑制成的掩模將BPSG層圖案化。從而，形成到達接觸區(qū)域 5以及源極區(qū)6和7的第一接觸孔lla。在此工藝中，未形成到達柵 電極9的第二接觸孔llb。
然后，例如，在大約930。C執(zhí)行回流工藝20分鐘。從而，形成 層間絕緣層10,并且將柵電極9和第一接觸孔lla的邊緣部分圓角 化。在回流工藝中，例如，如圖4所示來控制氣氛和溫度。
當在高于封端/解吸溫度的溫度下執(zhí)行回流工藝時，潮濕氣氛被 保持。因此，防止了H或0H從柵極氧化層8和溝道層4之間的界面 處的懸鍵上解吸。另外，利用回流工藝將柵電極9的邊緣部分圓角化。 這樣，同時執(zhí)行層間絕緣層10的回流工藝與柵電極9的邊緣部分的 圓角化和氧化。在這種情況中，在SiC的表面通過第一接觸孔lla暴 露出來的狀態(tài)下，實施加熱工藝。然而，SiC表面在溫度低于大約900 。C時很難被氧化。
在圖7B所示的工藝中，執(zhí)行與圖3C所示的相類似的工藝。形成 由M制成的接觸金屬層，以填充第一接觸孔lla，并且將該接觸金 屬層圖案化。從而，形成分別與接觸區(qū)域5以及源極區(qū)6和7電耦合 的接觸部分5a-7a。另外，由Ni制成的漏電極14形成在襯底1的下 表面?zhèn)壬希员闩c漏極接觸區(qū)域13接觸。然后，在Ar氣氛、大約 70(TC或更低的情況下實施電極燒結(jié)工藝，因此接觸部分5a-7a和漏 電極14形成歐姆接觸。
在圖7C所示的工藝中，例如，通過使用由光刻和蝕刻形成的抗 蝕劑制成的掩模將層間絕緣層10圖案化。從而，形成到達柵電極的 第二接觸孔llb。
在該工藝中，類似于圖3C中所示，以該順序依次執(zhí)行濕法蝕刻 和干法蝕刻，使得第二接觸孔llb的側(cè)壁上具有一個鈍角。濕法蝕刻 區(qū)域和干法蝕刻區(qū)域間的角度通過濕法蝕刻變成鈍角。這樣，第二接 觸孔lib的邊緣部分具有與被圓角化后的邊緣部分的情況類似的形 狀。另外，例如Ar的惰性離子被濺射，因此將層間絕緣層10的表面 平坦化，并且第二接觸孔lib側(cè)壁的邊緣部^H皮進一步圓角化。這樣， 層間絕緣層10具有與執(zhí)行了另外的回流工藝的情況類似的形狀。
在圖7C所示的工藝之后，形成源電極12，其包括由Ti制成的 基極線電極部分12a和由Al制成的線電極部分12b以及柵極布線(未 示出)。
在本制造方法中，通過用于形成層間絕緣層10的回流工藝，將 柵電極9的邊緣部分圓角化和氧化，并將第一接觸孔lla的邊緣部分 圓角化。從而，得到與圖2A-3D所示制造方法中相類似的效應。另外， 當接觸部分9a由與接觸部分5a-7a的不同的材料制成時，可以在不 同的工藝中形成第一接觸孔lla和第二接觸孔llb。這樣，當在回流 工藝之后形成了到達柵電極9的第二接觸孔lib時，有效地防止了柵 電極9被氧化。
(第三實施例)
圖8所示的MOSFET包括用于在潮濕氣氛中隔離氧氣的氮化物層 20。氮化物層20形成在柵電極9的上表面以及柵電極9和柵極氧化 層8的側(cè)壁上，使得柵極氧化層8與溝道區(qū)域4之間的界面，也就是 說，其中懸鍵被H或OH元素封端的部分被氮化物層20所覆蓋。因此， 氮化物層20防止潮濕氣氛中的氧氣進入其中懸鍵被H或OH元素封端 的部分。
現(xiàn)在將參考圖9A-卯來描述圖8中的M0SFET的制造方法。
首先，利用圖2A-2D和3A所示的制造工藝形成M0SFET，直到形 成柵電極9的工藝。圖3A所示的工藝之后，在例如大約875。C溫度 下將柵電極9的邊緣部分圓角化和氧化。
然后，在圖9A所示工藝中，氮化物層20形成在柵電極9的上表 面以及柵電極9和柵極氧化層8的側(cè)壁上。氮化物層20具有大約50mn 或更多的厚度，例如大約100nm。然后，在圖9B-9D所示的工藝中， 形成了層間絕緣層10，接觸孔lla和llb，接觸部分5a-7a及9a， 漏電極14，和柵極布線(未示出)。
在該制造方法中，在形成氮化物層20之后形成層間絕緣層10。 這樣，當潮濕氣氛用于層間絕緣層10的形成工藝中時，氮化物層20 防止潮濕氣氛中的氧氣進入其中懸鍵被H或0H元素封端的部分。從 而，防止柵電極9被氧化。
另外，除了氮化物層20的形成工藝以外，圖8中的M0SFET的制 造方法與圖1中的M0SFET幾乎完全相同。因此，可以得到與圖1中
的MOSFET相類似的效應。 (第四實施例)
與圖7A-7C中所示的工藝類似，當形成具有氮化物層20的M0SFET 時，第一接觸孔lla和第二接觸孔llb可以在不同的工藝中形成。
具體地，利用圖2A-2D和3A所示制造工藝形成M0SFET，直到形 成柵電極9的工藝。在圖3A所示的工藝之后，在例如大約875t:溫 度下將柵電極9的邊緣部分圓角化和氧化。
然后，在圖10A所示的工藝中，在柵電極9的上表面以及柵電極 9和柵極氧化層8的側(cè)壁上形成氮化物層20。氮化物層20具有大約 50nm或更多的厚度，例如大約100nm。然后，在圖10B-10D中所示的 工藝中，形成了層間絕緣層IO，第一接觸孔lla，接觸部分5a-7a， 第二接觸孔llb，接觸部分9a，漏電極14，和柵極布線(未示出)。
并且在這種情況下，在形成氮化物層20之后形成層間絕緣層10。 這樣，當潮濕氣氛用于層間絕緣層10的形成工藝中時，氮化物層20 防止潮濕氣氛中的氧氣進入其中懸鍵被H或OH元素封端的部分。從 而，防止柵電極9被氧化。
另外，除了氮化物層20的形成工藝以外，MOSFET的制造方法 與圖7A—7C中的M0SFET幾乎完全相同。因此，可以得到與圖1中的 MOSFET相類似的效應。
(其他實施例)
SiC半導體器件中的MOSFET結(jié)構并不僅僅局限于平面型M0SFET， 而是可以為利用包括以下步驟的任何方法制造的任何的MOSFET:制 備由SiC制成的襯底的步驟，在襯底上形成由SiC制成的溝道區(qū)域的 步驟，形成分別設置在相對于作為電流通路的溝道區(qū)域的電流流動的 上行側(cè)和下行側(cè)的第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域的步驟，在溝道區(qū)域 形成柵極絕緣層的步驟和在柵極絕緣層上形成柵電極的步驟。在SiC 半導體器件中，通過控制施加到柵電極上的電壓來控制形成在溝道區(qū) 域中的溝道和在第一雜質(zhì)區(qū)域與第二雜質(zhì)區(qū)域間流動的電流。
例如，在上面描述的平面型MOSFET中，第一雜質(zhì)區(qū)域包括n+型 源極區(qū)6和7，第二雜質(zhì)區(qū)域包括漏極接觸區(qū)域13。當襯底1的雜質(zhì) 濃度很高時，無線漏極接觸區(qū)域13。本該情況下，襯底1成為第二 雜質(zhì)區(qū)2。另外，在上述平面型M0SFET中，柵極氧化層8作用為柵 極絕緣層?；蛘?，可以使用其它具有不同結(jié)構的柵極絕緣層(例如氧 化層和氮化物層的層壓結(jié)構)。
當描述晶面的取向時，最初需要在期望的數(shù)字之上附加短劃線。 然而，在本申請中短劃線附加在數(shù)字之前。
這種改變和修改將被理解為在由所附權利要求所定義的本發(fā)明 的范圍內(nèi)。
權利要求
1、一種具有金屬氧化物半導體結(jié)構的碳化硅半導體器件的制造方法，該方法包括制備由碳化硅制成的襯底(1)；在所述襯底(1)上形成由碳化硅制成的溝道區(qū)域(4)，其中所述溝道區(qū)域(4)提供了電流通道；在所述襯底上的所述電流通道的上行側(cè)上形成第一雜質(zhì)區(qū)域(6，7)；在所述襯底上的所述電流通道的下行側(cè)上形成第二雜質(zhì)區(qū)域(1，13)；在所述溝道區(qū)域(4)的表面上形成柵極絕緣層(8)；在所述柵極絕緣層(8)上形成柵電極(9)，以形成半導體元件；在所述半導體元件上形成膜，以便提供層間絕緣層(10)的材料；以及在潮濕氣氛中、大約700℃或更高的溫度下實施回流工藝，使得所述膜形成所述層間絕緣層(10)并且將所述柵電極(9)的邊緣部分圓角化和氧化，其中所述溝道區(qū)域(4)提供了所述半導體元件的溝道；并且通過控制施加到所述柵電極(9)上的電壓來控制所述溝道，從而控制在所述第一雜質(zhì)區(qū)域(6，7)和所述第二雜質(zhì)區(qū)域(1，13)之間流動的電流。
2、 根據(jù)權利要求1所述的方法，進一步包括通過以該順序依次執(zhí)行濕法蝕刻和干法蝕刻在所述層間絕緣層(10)上提供第一接觸孔(lla)和第二接觸孔(llb)，使得所述第 一接觸孔(lla)和所述第二接觸孔(lib)分別到達所述第一雜質(zhì)區(qū) 域(6， 7)和所述柵電極(9)，并且所述第一接觸孔(lla)和所述 第二接觸孔(lib)中的每一個都具有包括濕法蝕刻區(qū)域和干法蝕刻 區(qū)域的兩級側(cè)壁。
3、 根據(jù)權利要求2所述的方法，其中所述干法蝕刻區(qū)域在所述側(cè)壁與所述第一雜質(zhì)區(qū)域(6， 7)和所 述柵電極(9)之一的表面之間具有第一角度(VA);所述濕法蝕刻區(qū)域在所述側(cè)壁與所述第一雜質(zhì)區(qū)域(6， 7)和所述柵電極(9)之一的所述表面之間具有第二角度(VB);并且 所述第一角度(Va)大于所述第二角度(Vb)。
4、 根據(jù)權利要求3所述的方法，其中所述第一角度(Va)大約為75°或更大。
5、 根據(jù)權利要求3或4所述的方法，其中 所述第二角度(Vb)大約為15°或更小。
6、 根據(jù)權利要求2-4中任意一項所述的方法，進一步包括 在提供所述第一接觸孔(lla)和所述第二接觸孔(lib)之后，利用惰性離子濺射所述層間絕緣層(10)的表面，從而將所述第一接 觸孔(lla)和所述第二接觸孔(lib)的側(cè)壁的邊緣部分平坦化。
7、 根據(jù)權利要求3所述的方法，其中 所述第一角度(Va)大約為75°或更大；所述第二角度(Vb)大約為15°或更??；并且所述濕法蝕刻區(qū)域的厚度比所述干法蝕刻區(qū)域的厚度要薄。
8、 根據(jù)權利要求1所述的方法，迸一步包括 在所述層間絕緣層(10)上提供第一接觸孔(lla)，使得所述第一接觸孔(lla)到達所述第一雜質(zhì)區(qū)域(6， 7);以及在所述層間絕緣層(10)上提供第二接觸孔(llb)，使得所述第二接觸孔(lib)到達所述柵電極(9)，其中在提供所述第一接觸孔(lla)和提供所述第二接觸孔(lib)之間執(zhí)行所述回流工藝。
9、 根據(jù)權利要求8所述的方法，其中通過以該順序依次濕法蝕刻和干法蝕刻執(zhí)行對所述第二接觸孔 (lib)的提供，使得所述第二接觸孔(lib)具有包括濕法蝕刻區(qū)域 和干法蝕刻區(qū)域的兩級側(cè)壁。
10、 根據(jù)權利要求9所述的方法，其中所述干法蝕刻區(qū)域在所述側(cè)壁和所述柵電極(9)的一表面之間有第一角度(Va);所述濕法蝕刻區(qū)域在所述側(cè)壁和所述柵電極(9)的所述表面之間有第二角度(VB);并且所述第一角度(VA)大于所述第二角度(Vb)。
11、 根據(jù)權利要求10所述的方法，其中所述第一角度(VA)大約為75°或更大。
12、 根據(jù)權利要求10或11所述的方法，其中 所述第二角度(Vb)大約為15°或更小。
13、 根據(jù)權利要求9-11中的任意一項所述的方法，進一步包括: 在提供所述第二接觸孔(lib)之后，利用惰性離子濺射所述層間絕緣層(10)的所述表面，從而將所述第二接觸孔(lib)的所述 側(cè)壁的邊緣部分平坦化。
14、 根據(jù)權利要求10所述的方法，其中 所述第一角度(VA)大約為75°或更大；所述第二角度(VB)大約為15°或更?。徊⑶宜鰸穹ㄎg刻區(qū)域的厚度比所述干法蝕刻區(qū)域的厚度要薄。
15、 根據(jù)權利要求1-4、 7-11和14中的任意一項所述的方法， 進一步包括在所述柵電極(9)和所述層間絕緣層(10)之間形成隔離層(20)， 以便覆蓋所述柵電極(9)的表面以及所述柵電極(9)和所述柵極絕 緣層(8)的側(cè)壁，從而防止潮濕氣氛中的氧氣進入所述柵極絕緣層 (8)。
16、 根據(jù)權利要求15所述的方法，其中 所述隔離層(20)由氮化物制成。
17、 根據(jù)權利要求1-4、 7-11和14中的任意一項所述的方法， 其中所述半導體元件形成在所述襯底(1)的面A上。
全文摘要
一種具有MOS結(jié)構的碳化硅半導體器件的制造方法，包括制備由碳化硅制成襯底(1)，以及形成溝道區(qū)域(4)、第一雜質(zhì)區(qū)域(6，7)、第二雜質(zhì)區(qū)域(1，13)、柵極絕緣層(8)和柵電極(9)，以在襯底(1)上形成半導體元件。另外，在半導體元件上形成膜，以以便提供層間絕緣層(10)的材料，并且在潮濕氣氛中、大約700℃或更高的溫度下執(zhí)行了回流工藝，使得該膜形成層間絕緣層(10)并且將柵電極(9)的邊緣部分圓角化和氧化。
文檔編號H01L21/336GK101174568SQ200710181219
公開日2008年5月7日 申請日期2007年10月25日 優(yōu)先權日2006年10月30日
發(fā)明者中村廣希, 奧野英一, 市川宏之 申請人:株式會社電裝