制造碳化硅半導(dǎo)體器件的方法和碳化硅半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種制造碳化硅半導(dǎo)體器件的方法，和碳化硅半導(dǎo)體器件。
【背景技術(shù)】
[0002]通常，在功率半導(dǎo)體器件(功率器件)中，具有低雜質(zhì)濃度和大厚度的漂移層確保了器件的擊穿電壓。然而，在這種配置中，為了減小器件的導(dǎo)通電阻，必須增加漂移層中的雜質(zhì)濃度，或者必須減少漂移層的厚度。換句話說，只要依賴于漂移層的雜質(zhì)濃度和厚度，器件的導(dǎo)通電阻和擊穿電壓就存在權(quán)衡關(guān)系。
[0003]為了克服這種權(quán)衡關(guān)系，對于使用硅(Si)的功率半導(dǎo)體器件，已經(jīng)提出了超結(jié)結(jié)構(gòu)(例如，參見日本應(yīng)用物理，第36卷(1977)，第6245-6262頁)。起初，碳化硅(SiC)是一種相比Si具有更低損耗和更高擊穿電壓的材料。然而，如果尋找進(jìn)一步的改善特性，則可以考慮在使用SiC的功率半導(dǎo)體器件中也采用超結(jié)結(jié)構(gòu)(例如，參見日本專利公開N0.2001-144292)。

【發(fā)明內(nèi)容】

[0004]為了形成超結(jié)結(jié)構(gòu)，將需要在漂移層中周期性地形成柱狀雜質(zhì)區(qū)。根據(jù)日本專利公開N0.2001-144292，將p型雜質(zhì)離子注入到成為漂移層的η型外延層中，以形成超結(jié)結(jié)構(gòu)。然而，由于SiC的離子注入深度最多約為I μπι，所以深離子注入是困難的。因此，為了通過這種方法形成超結(jié)結(jié)構(gòu)，將需要重復(fù)生長薄外延層和離子注入的操作，以層疊多個階段中的雜質(zhì)區(qū)。因此，必然會降低生產(chǎn)率。
[0005]因此，可以考慮在外延層中形成深溝槽，然后通過外延再生長在溝槽中形成雜質(zhì)區(qū)(嵌入?yún)^(qū))。然而，根據(jù)該方法，空隙(氣泡)會留在雜質(zhì)區(qū)中，這會失去半導(dǎo)體器件的可靠性。將參考附圖加以描述。
[0006]圖5是示出在溝槽中外延再生長的示意圖。例如，通過包括添加雜質(zhì)的CVD(化學(xué)氣相沉積)方法，執(zhí)行外延生長。參考圖5，由于通過CVD方法將源材料32a沉積到具有垂直于外延層111的主表面Illa的側(cè)壁的溝槽TRf中，所以溝槽入口端口(開口)附近的生長速度比溝槽內(nèi)部的生長速度快。這是因為，雖然源材料32a很少可能朝向溝槽的深度部分延伸，但將在溝槽的入口端口附近提供大量的源材料32a。如果外延生長以這種狀態(tài)繼續(xù)，開口很快就會關(guān)閉，空隙2會留在嵌入?yún)^(qū)32中，如圖6所示。
[0007]因此，目的是在抑制在碳化硅半導(dǎo)體器件中產(chǎn)生空隙的同時形成超結(jié)結(jié)構(gòu)。
[0008]根據(jù)本發(fā)明一個實施例的制造碳化硅半導(dǎo)體器件的方法包括以下步驟:準(zhǔn)備具有第一主表面和位于與第一主表面相對的側(cè)上的第二主表面上的碳化硅襯底，在該第一主表面上形成外延層，該外延層具有第一導(dǎo)電類型并具有位于與碳化硅襯底位于其上的側(cè)相反的側(cè)上的第三主表面，在該外延層中形成溝槽，該溝槽包括與第三主表面相交的側(cè)壁和連接到側(cè)壁的底部，加寬溝槽的開口，以及在溝槽中形成嵌入?yún)^(qū)，該嵌入?yún)^(qū)具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型。鄰近嵌入?yún)^(qū)的外延層和嵌入?yún)^(qū)構(gòu)成了超結(jié)結(jié)構(gòu)。該制造方法進(jìn)一步包括以下步驟:在嵌入?yún)^(qū)上形成具有第二導(dǎo)電類型的雜質(zhì)區(qū)，在該雜質(zhì)區(qū)上形成第一電極，以及形成與第二主表面相接觸的第二電極。
[0009]根據(jù)本發(fā)明一個實施例的碳化硅半導(dǎo)體器件包括:具有第一主表面和位于與第一主表面相對的第二主表面上的碳化硅襯底，形成在該第一主表面上的外延層，該外延層具有第一導(dǎo)電類型并具有位于與碳化硅襯底位于其上的側(cè)相反的側(cè)上的第三主表面，形成在該外延層中的、且包括與第三主表面相交的側(cè)壁和連接到側(cè)壁的底部的溝槽，以及形成在溝槽中的且具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型的嵌入?yún)^(qū)。在該碳化硅半導(dǎo)體器件中，溝槽的開口寬于底部，且鄰近嵌入?yún)^(qū)的外延層和嵌入?yún)^(qū)構(gòu)成了超結(jié)結(jié)構(gòu)。而且，該碳化硅半導(dǎo)體器件包括形成在嵌入?yún)^(qū)上的且具有第二導(dǎo)電類型的雜質(zhì)區(qū)，提供在該雜質(zhì)區(qū)上的第一電極，以及與第二主表面相接觸的第二電極。
[0010]當(dāng)結(jié)合附圖時，從本發(fā)明的下面的詳細(xì)描述，本發(fā)明的前述和其它目的、特征、方面和優(yōu)勢將變得更加明顯。
【附圖說明】
[0011]圖1是示意性表示根據(jù)本發(fā)明一個實施例的制造碳化硅半導(dǎo)體器件的方法的流程圖。
[0012]圖2是示意性示出準(zhǔn)備碳化硅襯底的步驟的部分橫截面圖。
[0013]圖3是示意性示出形成第一外延層的步驟的部分橫截面圖。
[0014]圖4是示意性示出形成溝槽的步驟的部分橫截面圖。
[0015]圖5是示意性示出形成嵌入?yún)^(qū)的過程的部分橫截面圖。
[0016]圖6是示意性示出形成嵌入?yún)^(qū)的過程的部分橫截面圖。
[0017]圖7是示意性示出加寬開口的步驟的部分橫截面圖。
[0018]圖8是示意性示出形成嵌入?yún)^(qū)的步驟的部分橫截面圖。
[0019]圖9是用于說明嵌入?yún)^(qū)中雜質(zhì)的濃度分布的示意橫截面圖。
[0020]圖10是用于說明嵌入?yún)^(qū)中雜質(zhì)的濃度分布的示意橫截面圖。
[0021]圖11是用于說明嵌入?yún)^(qū)中雜質(zhì)的濃度分布的示意橫截面圖。
[0022]圖12是表示在圖11的嵌入?yún)^(qū)的厚度方向上雜質(zhì)濃度轉(zhuǎn)變的圖。
[0023]圖13是表示在圖11的外延層的厚度方向上雜質(zhì)濃度轉(zhuǎn)變的圖。
[0024]圖14是示意性示出加寬開口步驟的第一變形的部分橫截面圖。
[0025]圖15是示意性示出加寬開口步驟的第二變形的部分橫截面圖。
[0026]圖16是示意性示出加寬開口步驟的第三變形的部分橫截面圖。
[0027]圖17是示意性示出加寬開口步驟的第四變形的部分橫截面圖。
[0028]圖18是示意性示出加寬開口步驟的第五變形的部分橫截面圖。
[0029]圖19是示意性示出形成雜質(zhì)區(qū)的步驟的部分橫截面圖。
[0030]圖20是示意性示出形成柵絕緣膜的步驟的部分橫截面圖。
[0031]圖21是示意性示出形成柵電極的步驟的部分橫截面圖。
[0032]圖22是示意性表示根據(jù)本發(fā)明一個實施例的碳化硅半導(dǎo)體器件的一個配置示例的部分橫截面圖。
[0033]圖23是示意性表示碳化硅半導(dǎo)體器件的第一變形的部分橫截面圖。
[0034]圖24是示意性表示碳化硅半導(dǎo)體器件的第二變形的部分橫截面圖。
[0035]圖25是示意性表示碳化娃襯底的一個配置示例的平面圖。
[0036]圖26是表示超結(jié)結(jié)構(gòu)的一個示例的示意圖。
【具體實施方式】
[0037]首先，將以列表的形式描述本發(fā)明的實施例。在下面的描述中，相同或相應(yīng)的元件具有相同的參考符號，將不再重復(fù)其相同的描述。而且，在本說明書的晶體學(xué)描述中，分別地，單個取向用□示出，集合取向用〈> 示出，單個平面用O示出，集合平面用{}示出。晶體學(xué)中的負(fù)指數(shù)通常用上面加有(條)的數(shù)字表示。然而，在本說明書中，晶體學(xué)中的負(fù)指數(shù)用前面加有負(fù)參考符號的數(shù)字表示。
[0038][I]根據(jù)本發(fā)明一個實施例的制造碳化硅半導(dǎo)體器件的方法包括以下步驟:準(zhǔn)備具有第一主表面1a和位于與第一主表面1a相對的側(cè)上的第二主表面1b的碳化娃襯底10 (SlOl)，在第一主表面1a上形成外延層(第一外延層11)，該外延層具有第一導(dǎo)電類型和位于與碳化硅襯底10位于其上的側(cè)相反的側(cè)上的第三主表面lla(S102)，在該外延層(第一外延層11)中形成溝槽TR，該溝槽TR包括與第三主表面IIa相交的側(cè)壁SW和連接到側(cè)壁SW的底部BT(S103)，加寬溝槽TR的開口 0P(S104)，以及在溝槽TR中形成嵌入?yún)^(qū)30，嵌入?yún)^(qū)30具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型(S105)。鄰近嵌入?yún)^(qū)30的外延層(第一外延層11)和嵌入?yún)^(qū)30構(gòu)成了超結(jié)結(jié)構(gòu)SJ。該制造方法進(jìn)一步包括以下步驟:在嵌入?yún)^(qū)30上形成具有第二導(dǎo)電類型的雜質(zhì)區(qū)(第一雜質(zhì)區(qū)13) (S107)，在該雜質(zhì)區(qū)(第一雜質(zhì)區(qū)13)上形成第一電極18 (SI 10)，以及形成與第二主表面1b相接觸的第二電極20 (SI 11)。
[0039]在上述制造方法中，當(dāng)嵌入?yún)^(qū)30在溝槽TR中形成時，要預(yù)先執(zhí)行加寬溝槽TR的開口 OP的步驟(S104)。因此，當(dāng)在溝槽TR中沉積嵌入?yún)^(qū)30的源材料時(S105)，源材料會從溝槽TR的開口 OP廣泛地延伸到底部BT，以便在開口 OP附近的晶體生長之前，關(guān)閉開口，并防止間隙保留在溝槽TR內(nèi)部。因此，根據(jù)該方法，能夠形成基本上不包括間隙的嵌入?yún)^(qū)30 ο
[0040][2]在加寬開口 OP的步驟中(S104)，優(yōu)選加寬開口 0Ρ，使得側(cè)壁SW相對于第三主表面Ila傾斜大于或等于45°且小于或等于80°。
[0041]這是因為，當(dāng)側(cè)壁SW的傾斜角超過80°時，存在不能充分抑制間隙產(chǎn)生的情況，以及當(dāng)傾斜角小于45°時，存在器件的精制變得困難的情況。
[0042][3]優(yōu)選地，形成嵌入?yún)^(qū)30，使具有第二導(dǎo)電類型的雜質(zhì)的濃度從底部BT朝向開口 OP降低，形成外延層(第一外延層11)，使具有第一導(dǎo)電類型的雜質(zhì)的濃度從第一主表面1a朝向第三主表面Ila增加。
[0043]因此，即使在具有加寬開口 OP的溝槽TR中形成嵌入?yún)^(qū)30的情況下，在施加反向偏壓時，具有第一導(dǎo)電類型(例如，η型)的外延層11和