專利名稱：多晶硅控制的回蝕刻顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體功率器件。更具體地，本發(fā)明涉及一種改進的 新型生產(chǎn)過程和器件結(jié)構(gòu)，用來控制多晶硅從溝槽回蝕刻的深度，其中的一 種應(yīng)用是提供一種屏蔽槽柵，在硅頂面之下屏蔽槽柵具有精確的控制深度， 能夠精確地減少柵漏電容。
背景技術(shù)：
減少DMOS器件中柵漏電容Cgd的常規(guī)技術(shù)仍然面臨技術(shù)上的局限性 和困難，特別是溝槽DMOS器件的結(jié)構(gòu)中具有槽柵，在柵極與漏極之間的大 電容(Cgd)限制了器件的轉(zhuǎn)換速度。這個電容主要由耦合在槽柵底部與漏 極之間的電場產(chǎn)生的。為了降低柵漏電容，在槽柵底部加入了一種改進的屏 蔽柵槽(SGT)結(jié)構(gòu)，使漏極與槽柵屏蔽。SGT結(jié)構(gòu)的設(shè)計理念是將溝槽的 底部與源極連接，這樣就可以將槽柵與圖l所示位于基片底部的漏極屏蔽。 在槽柵底部使用這種SGT結(jié)構(gòu)可以將原來的柵漏電容Cgd值減少一半，這 樣，在槽柵底部使用有這種SGT結(jié)構(gòu)的DMOS器件的轉(zhuǎn)換速度和轉(zhuǎn)換效率 就可以得到顯著的改進。正如美國專利5,998,833和5,126,807所介紹的那樣，在高速轉(zhuǎn)換應(yīng)用中， 也就是在槽的低端部分或固定到源電壓時SGT扮演一個浮柵的作用時，屏蔽 柵槽(SGT) MOSFET是一種有前途的解決方案。不過，存在于過程中的挑 戰(zhàn)在于控制浮柵的深度，避免MOSFET出現(xiàn)故障。為了這一原因，在生產(chǎn)過 程中就必須十分謹慎，以便在使用這種結(jié)構(gòu)時能實現(xiàn)對Cgd的改進。 一種從 柵槽底部對多晶硅的定時蝕刻(time-etch)就必須進行精確的控制。圖1A 顯示了支撐在基片10上的一個DMOS器件，該基片10包括一層具有槽柵 20的外延層15。槽柵20包括一個在溝槽中填有柵絕緣層45的多晶硅柵，在 槽柵20下面，生成有一個隔開的屏蔽柵槽(SGT)結(jié)構(gòu)30。這個屏蔽柵槽 (SGT)結(jié)構(gòu)30包括有多晶硅充填的、與具有絕緣層40的槽柵20隔開的槽
底部空間。DMOS器件還進一步包括作為標準DMOS器件的體區(qū)和源區(qū)50 和60，槽柵底部的深度，即圖1A所示的D取決于在生成SGT結(jié)構(gòu)30時槽 頂部部分多晶硅的蝕刻速率。因此，對定時蝕刻必須進行仔細控制，方能控 制D的深度。圖1B和圖1C顯示了在槽柵的下端部分生成SGT的加工步驟。在圖1B 中，槽中充填有多晶硅，在圖1C中，對多晶硅的蝕刻過程進行了控制，以 便從槽的頂部清除多晶硅，直至指定的深度，例如到達所需的D。不過，由 于槽頂部部分多晶硅蝕刻速度的差異，槽底部深度D不可能得到精確的控制。由—r這并不是終點蝕刻，這一過程本來就很難控制。因此，時間控制蝕刻僅僅只是一種選擇而已。然而，蝕刻速率高度依賴于有效面積上槽的尺寸和整 個的負載效應(yīng)。因此，蝕刻時間都是因產(chǎn)品而異。由于形體尺寸縮小已成為 當今的工藝趨勢，對浮柵的蝕刻控制則是進一步的挑戰(zhàn)和更加令人厭煩的工作。如上所述，即使是對蝕刻過程進行精確的時間控制，多晶硅柵相對硅基 片頂部表面的深度也不能做到足夠精確的控制。除了蝕刻時間的長度之外， 由于在槽柵底部的多晶硅蝕刻速度也取決于均能導(dǎo)致槽柵深度產(chǎn)生差異的幾 個參數(shù)，柵極深度的差異是難于控制的?？墒牵瑬艠O底部深度的差異將直接 影響包括柵漏電容在內(nèi)的器件性能，柵極深度的差異還將進一步影響對器件 通道進行控制的難度。除非采取特殊措施控制多晶硅從槽底部的蝕刻速度， 從而控制槽柵的深度，降低柵漏電容是無法真正實現(xiàn)的。所以，在功率半導(dǎo)體器件設(shè)計和生產(chǎn)領(lǐng)域，仍然存在著需要提供一種新 的生產(chǎn)方法和器件結(jié)構(gòu)的要求，使得在生成這種功率器件時上面所討論到的 問題和局限性能夠得到解決。發(fā)明內(nèi)容本發(fā)明的一個方面提供了一種新的、改進的、在生成SGT結(jié)構(gòu)時使用多 晶硅回蝕刻顯示器以改善回蝕刻深度精度、具有屏蔽柵槽(SGT)結(jié)構(gòu)的半 導(dǎo)體功率器件。提供的多晶硅回蝕刻顯示器既可以是數(shù)字化回蝕刻顯示器， 也可以是模擬顯示器，用來提供一個回蝕刻時間范圍，控制對槽的回蝕刻深 度。通過在各種尺寸的顯示器槽上進行回蝕刻運作，可以得到回蝕刻深度與
槽尺寸和蝕刻時間之間的函數(shù)型關(guān)系或供査表使用的相互關(guān)系。通過使用列 舉有回蝕刻深度與槽尺寸的函數(shù)關(guān)系或表格，可以根據(jù)槽尺寸精確地查出一 個回蝕刻時間，用來將多晶硅蝕刻到指定的深度。因此，通過開鑿多條槽寬連續(xù)變異的、充填有多晶硅的數(shù)字化溝槽或楔 形槽，本發(fā)明的一個方面提供了一種回蝕刻顯示器。就在實際生產(chǎn)過程開始 之前的試運轉(zhuǎn)中，使用干蝕刻的真實負載效應(yīng)在這些回蝕刻顯示器上進行了 回蝕刻操作。這些顯示器被用來監(jiān)測時刻過程，控制回蝕刻深度，以便精確 地控制清除的多晶硅的深度，實現(xiàn)了干蝕刻深度的精確控制。就在實際生產(chǎn)過程開始之前的試運轉(zhuǎn)中，當使用試運轉(zhuǎn)過程蝕刻多晶硅 時，生成的控制顯示器具有不同平面尺寸的溝槽。運用這些回蝕刻控制顯示 器作為參照，取得了更加精確的控制回蝕刻。進一步精確地查出控制包括不' 同溝槽尺寸的回蝕刻時間在內(nèi)的回蝕刻參數(shù)可以實現(xiàn)更加嚴格控制的、可以 預(yù)期的回蝕刻深度。在一個優(yōu)選的實施例中本發(fā)明簡要地介紹了一種用來在其上面生產(chǎn)電子 線路的半導(dǎo)體晶圓，該半導(dǎo)體基片進一步包括一個回蝕刻顯示器，該回蝕刻 顯示器包括有不同尺寸的溝槽，溝槽中充填有多晶硅，然后這些多晶硅又全 部從一些較大平面溝槽尺寸的溝槽中清除，而在某些較小平面溝槽尺寸的溝 槽底部仍保留有多晶硅。本發(fā)明還進一步公開了一種處置位于半導(dǎo)體晶圓上的回蝕刻控制顯示器 的方法，該方法包括在半導(dǎo)體晶圓上開鑿多條不同尺寸溝槽的步驟。該方法 還進一步包括首先向這些溝槽充填多晶硅然后運用回蝕刻過程從某些較大平 面溝槽尺寸的溝槽中清除全部多晶硅、讓部分多晶硅保留在某些較小平面溝 槽尺寸的溝槽底部的步驟。毫無疑問，在閱讀以下詳細介紹的以及在各個附圖中所顯示的優(yōu)選實施 例后，本領(lǐng)域的技術(shù)人員將更容易理解本發(fā)明的這些以及其它的目標和優(yōu)點。


圖1A是一個使用有常規(guī)屏蔽柵槽(SGT)結(jié)構(gòu)的槽柵的常規(guī)溝槽 MOSFET器件的截面圖；圖1B和圖1C是顯示通過使用控制多晶硅蝕刻過程清除槽頂部部分多晶 硅在槽底部部分生成STG浮柵的截面圖；圖2A到圖2C是通過顯示控制蝕刻顯示器的一種布局作為不同尺寸的離散槽來提供精確可控時間的蝕刻過程，將多晶硅清除到一個指定的深度的截面圖；圖3A到圖3C是通過顯示控制蝕刻顯示器的另一種布局作為不同尺寸的 離散槽來提供精確可控時間的蝕刻過程，將多晶硅清除到一個指定的深度的 截面圖；圖4A和圖4B是通過顯示具有連續(xù)變異槽寬的楔形槽與精確可控的蝕刻 時間的相互關(guān)系，將多晶硅清除到一個指定的深度的頂視圖；具體實施方式
現(xiàn)在來參看圖2A到圖2C和圖3A到圖3C中本發(fā)明的兩組數(shù)字化控制 蝕刻顯示器的布局。圖2A和圖3A顯示了兩排方盒，圖2A顯示了一排長度 和寬度為2入，4入，8入，16入和32入的盒子，圖3A則顯示了一排長度和寬度為 n入,(n+l)入,(n+2)入，......，(n+m)入的盒子。在進行控制蝕刻從不同尺寸溝槽中清除多晶硅時，在不同尺寸溝槽中多晶硅蝕刻過程的進展具有不同的蝕刻 速率，溝槽尺寸越大，蝕刻速率越快。因此，正如圖2C和圖3C所示，由于 蝕刻速率較低，較小尺寸的溝槽中仍保留有多晶硅。這導(dǎo)致在多晶硅回蝕刻 過程中多晶硅首先從最大溝槽中全部清除，接下來從第二最大的溝槽中全部 清除，等等。那種"清潔溝槽"，也就是多晶硅被全部清除的溝槽，從一個溝 槽向下一個較小的溝槽按順序傳播下去。所以，這種溝槽排列就組成了一系 列的"路標"，指示出在不同尺寸溝槽中多晶硅回蝕刻的不同程度。圖2C和圖3C顯示了多晶硅回蝕刻后的兩種情形。在圖2C中，32入和 16入寬的溝槽是"清潔溝槽"，而8入寬的溝槽則不是"清潔溝槽"。所以， 16入寬的溝槽變成為一個檢查站，顯示應(yīng)從溝槽頂部清除多少深度的多晶硅。 在圖3C中，n+3)入寬的溝槽是一個檢查站。通過建立浮柵深度與檢查站的 關(guān)系，設(shè)計者便可以監(jiān)測和控制浮柵深度的垂直測量，這是一種極為簡便的 測量和監(jiān)測柵極深度的方法，特別是當溝槽寬度變得越來越小時尤其如此。 因此，在生成的、可視作回蝕刻控制顯示器的一系列溝槽上開展試運轉(zhuǎn)活動。 通過首先向這些溝槽充填多晶硅，緊接著控制不同的回蝕刻時間實施多晶硅
回蝕刻過程，就可以在這些溝槽上進行回蝕刻過程，將作為回蝕刻時間和溝 槽平面尺寸函數(shù)的回蝕刻深度記錄下來。然后將這些記錄下來的、作為回蝕 刻時間和溝槽尺寸函數(shù)的回蝕刻深度用作回蝕刻顯示器，為開展回蝕刻過程 和在需要控制回蝕刻時間的半導(dǎo)體上生成電子器件提供有益的參照。圖2A到圖2C和圖3A到圖3C顯示了一些可仿效的實施例，它們使用 兩組不同尺寸的離散溝槽作為"路標"，起到了扮演數(shù)字化圖案的功能，從而 將回蝕刻深度與溝槽的平面尺寸關(guān)聯(lián)起來。圖2A到圖2C使用了一組溝槽尺 寸按照二進制加權(quán)的溝槽，圖3A到圖3C使用了一組溝槽尺寸按照線性加權(quán) 的溝槽。使用這些不同溝槽尺寸的溝槽來測量控制回蝕刻過程的深度范圍， 多晶硅回蝕刻的深度可以得到更精確的控制。圖4A是寬度不斷增加的楔形溝槽的頂視圖。這種楔形溝槽可作為一個 模擬的顯示器，在槽柵的低端部分生成SGT的過程中指示控制回蝕刻清除多 晶硅的深度。圖4B顯示多晶硅已從那些具有較大寬度的溝槽中全部清除， 然而在溝槽寬度較小的部分仍然保留有多晶硅。就溝槽一方而論，所得出的 規(guī)則可幫助連續(xù)地、精確地測量溝槽中多晶硅終點的界限。根據(jù)以上的說明和附圖，本發(fā)明公開了一種位于半導(dǎo)體晶圓上的電子器 件。這種半導(dǎo)體晶圓進一步包括一個回蝕刻顯示器，回蝕刻顯示器含有不同 平面尺寸的溝槽，溝槽中充填有多晶硅，其中，多晶硅已從一些溝槽平面尺 寸較大的溝槽中全部清除，但在一些溝槽平面尺寸較小的溝槽底部仍然保留 有多晶硅。在一個具體的實施例中，這些不同平面尺寸的溝槽進一步構(gòu)成一 組構(gòu)成一組平面尺寸基本按照一個數(shù)學公式按次序增加的溝槽。在另一個優(yōu) 選實施例中，不同平面尺寸的溝槽進一步構(gòu)成一組溝槽，其平面尺寸按照一 個溝槽排列中每下一個溝槽的平面尺寸基本翻番的數(shù)學公式按次序增加。在 另一個優(yōu)選實施例中，不同平面尺寸的溝槽進一步構(gòu)成一組溝槽，其平面尺 寸按照一個溝槽排列中每下一個溝槽的平面尺寸均基本增加一個固定數(shù)量的 數(shù)學公式按次序增加。在另一個優(yōu)選實施例中，不同平面尺寸的溝槽進一步 構(gòu)成一組基本呈方形的溝槽，其寬度和長度按次序增加。在另一個優(yōu)選實施 例中，不同平面尺寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，其寬度和長 度基本按照一個數(shù)學公式按次序增加。在另一個優(yōu)選實施例中，不同平面尺 寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，每個溝槽的寬度和長度基本按
照一個溝槽排列中每下一個溝槽的寬度和長度基本翻番的數(shù)學公式按次序增 加。在另一個優(yōu)選實施例中，不同平面尺寸的溝槽進一步構(gòu)成一組基本呈方 形的溝槽，每個溝槽的寬度和長度基本按照一個溝槽排列中每下一個溝槽的 寬度和長度均基本增加一個固定數(shù)量的數(shù)學公式按次序增加。在另一個優(yōu)選 實施例中，電子器件還進一步包括一個含有槽柵半導(dǎo)體功率器件，該槽柵具有與槽柵絕緣并位于槽柵之下的屏蔽柵槽(GST)。在另一個優(yōu)選實施例中， 電子器件還進一步包括一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器 件，該MOSFET器件包括一個槽柵，該槽柵具有與槽柵絕緣并位于槽柵之下 的屏蔽柵槽(GST)。在另一個優(yōu)選實施例中，多晶硅進一步包括一個摻雜的 多晶硅。在一個不同的實施例中，本發(fā)明進一步公開了一個位于半導(dǎo)體晶圓上的 電子器件，其中，該半導(dǎo)體晶圓進一步包括一個回蝕刻顯示器。這個回蝕刻 顯示器包括一條寬度逐漸減小、充填有多晶硅的楔形細長溝槽，其中，多晶 硅已從具有較大寬度的溝槽部分中全部清除，但在寬度較小的溝槽部分中仍 然保留有多晶硅。在一個優(yōu)選實施例中，這種楔形細長溝槽包括基本為細長 三角形的溝槽。在一個優(yōu)選實施例中，多晶硅進一步包括一個摻雜的多晶硅。 在一個優(yōu)選實施例中，這種楔形細長溝槽的寬度按照一個數(shù)學公式逐漸減小。 在一個優(yōu)選實施例中，電子器件進一步包括一個含有槽柵的半導(dǎo)體功率器件， 該槽柵具有與槽柵絕緣并位于槽柵之下的屏蔽柵槽(GST)。在一個優(yōu)選實施 例中，電子器件進一步包括一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET) 器件，該MOSFET器件包括一個槽柵，該槽柵具有與槽柵絕緣并位于槽柵之 下的屏蔽柵槽(GST)。由于溝槽排列包含有完整的溝槽尺寸"范圍"，顯示器可以用于具有不同 負載效應(yīng)或不同溝槽尺寸的產(chǎn)品以及要求不同柵極深度的產(chǎn)品。通過建立顯 示器中"檢查站"與柵極深度的相互關(guān)系，可以完好地控制器件的結(jié)構(gòu)。實 際開鑿溝槽然后再進行多晶硅回蝕刻的過程是在兩條溝槽寬度分別為0.6微 米和1.2微米的溝槽上實施的，基片包含有硅外延材料，回蝕刻則是在充填 在溝槽中的多晶硅上進行。根據(jù)在線數(shù)據(jù)測量結(jié)果顯示，溝槽深度僅僅只有 約達到6%的差異，而多晶硅回蝕刻差異是大于56%。因此，生成屏蔽柵槽 (SGT)的材料，即多晶硅的負載效應(yīng)遠大于基片材料，即外延硅材料的影
響。由于這些較大的差異，本發(fā)明的控制回蝕刻顯示器為校正回蝕刻過程而 精確地控制回蝕刻深度提供了極為實用的有益參考。此外，當在稍許攙雜的 多晶硅上進行回蝕刻時，通過測量還得到一個極為均勻蝕刻和扁平的頂部表 面。因此，稍許攙雜多晶硅可以提供一種用來控制回蝕刻深度的更加精確可 測的頂部表面。由于SGT扮演的是降低柵漏電容的屏蔽塊的功能，在MOSFET工作期間，保持在溝槽底部的多晶硅并不參與充電或放電的電功 能。鑒于這些原因，稍許攙雜多晶硅不會影響或降低器件的性能。雖然本發(fā)明是以當前的優(yōu)選實施例予以介紹的，但必須認識到，這種公 開絕不能理解為僅局限于此，毫無疑問，在閱讀上述公開后，本領(lǐng)域技術(shù)人 員將清楚地認識到還存在有許多改變或修改。所以本次公開期望，只要在本 發(fā)明的真實精神和范圍之內(nèi)，所附的權(quán)利要求書將能包括所有這些改變或修 改。
權(quán)利要求
1.一種位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述半導(dǎo)體晶圓進一步包括一個包括有不同平面尺寸溝槽的回蝕刻顯示器，所述溝槽中充填有多晶硅，其中，所述多晶硅已叢某些較大平面尺寸的溝槽中全部清除，而在一些較小平面尺寸的所述溝槽的底部部分中仍然保留有所述多晶硅。
2. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組平面尺寸基本按照一個數(shù)學公式按次 序增加的溝槽。
3. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組溝槽，所述一組溝槽的平面尺寸按照所 述溝槽排列中每下一個溝槽的平面尺寸基本翻番的數(shù)學公式按次序增加。
4. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組溝槽，所述一組溝槽的平面尺寸按照所 述溝槽排列中每下一個溝槽的平面尺寸均基本增加一個固定數(shù)量的數(shù)學 公式按次序增加。
5. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，所述一組方形溝槽 的寬度和長度按次序增加。
6. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，所述一組方形溝槽 的寬度和長度基本按照一個數(shù)學公式按次序增加。
7. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，每個所述溝槽的寬 度和長度基本按照所述溝槽排列中每下一個溝槽的寬度和長度基本翻番 的數(shù)學公式按次序增加。
8. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述不 同平面尺寸的溝槽進一步構(gòu)成一組基本呈方形的溝槽，每個所述溝槽的寬 度和長度基本按照所述溝槽排列中每下一個溝槽的寬度和長度均基本增加一個固定數(shù)量的數(shù)學公式按次序增加。
9. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，進一步 包括一個含有槽柵的半導(dǎo)體功率器件，所述槽柵具有與所述槽柵絕緣并位 于所述槽柵之下的屏蔽柵槽。
10. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，進一步包括一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管器件，所述MOSFET器件包括 一個槽柵，所述槽柵具有與所述槽柵絕緣并位于所述槽柵之下的屏蔽柵
11. 根據(jù)權(quán)利要求1所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述多 晶硅進一步包括一個摻雜的多晶硅。
12. —種位于半導(dǎo)體晶圓上的電子器件，其特征在于，所述半導(dǎo)體晶圓進一步 包括一個包含有楔形細長溝槽的回蝕刻顯示器。所述楔形細長溝槽的寬 度逐漸減小，溝槽中充填有多晶硅，其中，所述多晶硅己從具有較大寬度 的所述溝槽部分中全部清除，但在寬度較小的所述溝槽部分中仍然保留有 所述多晶硅。
13. 根據(jù)權(quán)利要求12所述的電子器件，其特征在于，所述楔形細長溝槽包括 基本為細長三角形的溝槽。
14. 根據(jù)權(quán)利要求12所述的電子器件，其特征在于，所述多晶硅進一步包括 一個摻雜的多晶硅。
15. 根據(jù)權(quán)利要求12所述的電子器件，其特征在于，所述楔形細長溝槽的寬 度按照一個數(shù)學公式逐漸減小。
16. 根據(jù)權(quán)利要求12所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，進一 步包括一個含有槽柵的半導(dǎo)體功率器件，所述槽柵具有與所述槽柵絕緣并 位于所述槽柵之下的屏蔽柵槽。
17. 根據(jù)權(quán)利要求12所述位于半導(dǎo)體晶圓上的電子器件，其特征在于，進一 步包括一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管器件，所述MOSFET器件包 括一個槽柵，所述槽柵具有與所述槽柵絕緣并位于所述槽柵之下的屏蔽柵 槽。
18. —種在半導(dǎo)體晶圓上生產(chǎn)電子器件的方法，其特征在于，所述方法包括: 通過首先開鑿多條不同平面尺寸的溝槽，再向所述溝槽充填多晶硅， 然后回蝕刻所述多晶硅，將所述多晶硅從某些較大平面溝槽尺寸的溝槽中 全部清除，而將所述多晶硅保留在某些較小平面溝槽尺寸的溝槽底部。
19. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組溝槽，所述一組溝槽的平面尺寸基本根 據(jù)一個數(shù)學公式按次序增加。
20. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所述溝槽的步驟進一步包括生成一組溝槽，所述一組溝槽的平面尺寸基本按 照所述溝槽排列中每下一個溝槽的平面尺寸基本翻番的數(shù)學公式按次序 增加。
21. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組溝槽，所述一組溝槽的平面尺寸按照所 述溝槽排列中每下一個溝槽的平面尺寸均基本增加一個固定數(shù)量的數(shù)學 公式按次序增加。
22. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組基本呈方形溝槽，每條所述方形溝槽的 寬度和長度按次序增加。
23. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組基本呈方形溝槽，每條所述方形溝槽的 寬度和長度基本按照一個數(shù)學公式按次序增加。
24. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組基本呈方形溝槽，每條所述方形溝槽的 寬度和長度基本按照所述溝槽排列中每下一個溝槽的寬度和長度基本翻 番的數(shù)學公式按次序增加。
25. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述開鑿不同平面尺寸的所 述溝槽的步驟進一步包括生成一組基本呈方形溝槽，每條所述方形溝槽的 寬度和長度基本按照所述溝槽排列中每下一個溝槽的寬度和長度均基本 增加一個固定數(shù)量的數(shù)學公式按次序增加。
26. 根據(jù)權(quán)利要求18所述的方法，其特征在于，進一步包括在所述半導(dǎo)體晶 圓上生產(chǎn)一個含有槽柵的半導(dǎo)體功率器件，所述槽柵具有與所述槽柵絕緣 并位于所述槽柵之下的屏蔽柵槽。
27. 根據(jù)權(quán)利要求18所述的方法，其特征在于，進一步包括在所述半導(dǎo)體晶圓上生產(chǎn)一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管器件，所述MOSFET器件 包括一個槽柵，所述槽柵具有與所述槽柵絕緣并位于所述槽柵之下的屏蔽 柵槽。
28. —種在半導(dǎo)體晶圓上生產(chǎn)電子器件的方法，其特征在于，所述方法包括:通過首先開鑿寬度逐漸減小的楔形細長溝槽，再向所述溝槽充填多晶 硅，然后將所述多晶硅從某些較大寬度的所述溝槽部分中全部清除，而將 所述多晶硅保留在某些較小寬度的所述溝槽底部，在所述半導(dǎo)體晶圓上生 成一個回蝕刻顯示器。
29. 根據(jù)權(quán)利要求28所述的方法，其特征在于，所述開鑿楔形細長溝槽的步 驟包括一個將所述溝槽開鑿成基本呈細長三角形溝槽的步驟。
30. 根據(jù)權(quán)利要求28所述的方法，其特征在于，所述開鑿楔形細長溝槽的步 驟包括一個將所述溝槽的所述寬度開鑿成基本按照一個數(shù)學公式逐漸減 小的步驟。
31. 根據(jù)權(quán)利要求28所述的方法，其特征在于，進一步包括在所述半導(dǎo)體晶 圓上生產(chǎn)一個含有槽柵的半導(dǎo)體功率器件，所述槽柵具有與所述槽柵絕緣 并位于所述槽柵之下的屏蔽柵槽。
32. 根據(jù)權(quán)利要求28所述的方法，其特征在于，進一步包括在所述半導(dǎo)體晶 圓上生產(chǎn)一個金屬氧化物半導(dǎo)體場效應(yīng)晶體管器件，所述MOSFET器件 包括一個槽柵，所述槽柵具有與所述槽柵絕緣并位于所述槽柵之下的屏蔽 柵槽。
33. 根據(jù)權(quán)利要求28所述的方法，其特征在于，進一步包括在從所述溝槽回 蝕刻所述多晶硅之前摻雜所述多晶硅。
全文摘要
該發(fā)明公開了一種生產(chǎn)電子線路的半導(dǎo)體晶圓。這種半導(dǎo)體基片進一步包括一個回蝕刻顯示器，該顯示器包括有不同尺寸的溝槽，溝槽中充填有多晶硅。然后，多晶硅又從那些較大平面尺寸的溝槽中全部清除，但在那些較小平面尺寸的溝槽底部仍然保留有多晶硅。
文檔編號H01L21/822GK101127364SQ20071010245
公開日2008年2月20日 申請日期2007年4月28日 優(yōu)先權(quán)日2006年4月29日
發(fā)明者虹 常, 戴嵩山, 李鐵生, 宇 王 申請人:萬國半導(dǎo)體股份有限公司