專(zhuān)利名稱(chēng)：具有多晶硅電極的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造具有經(jīng)過(guò)非結(jié)晶和再結(jié)晶處理的多晶硅電 極的半導(dǎo)體器件的方法。具體地說(shuō)，但不是唯一地，本發(fā)明涉及一種
制造具有多晶硅柵電極的M0S晶體管的方法。
背景技術(shù)：
在半導(dǎo)體器件制造領(lǐng)域需要不斷地減小器件尺寸。這種減小允 許在一個(gè)給定尺寸的晶片上并入更多的器件。同樣，也需要保持(如 果不能改善)器件的性能。隨著器件元件的尺寸被做得較小，某些不 希望的電子效應(yīng)將變得更加明顯。
其中發(fā)生這種影響的器件的一個(gè)好例子是M0SFET。這里，由半 導(dǎo)體溝道區(qū)分開(kāi)的源極和漏極擴(kuò)展區(qū)包括摻雜半導(dǎo)體晶片的各個(gè)摻 雜部分。如果基片是N型摻雜的，則植入P型摻雜劑，例如硼。如果 基片是P型摻雜的，則植入N型摻雜劑，例如磷或者砷。因此，提供 一個(gè)p-n結(jié)，其為在所述源極和漏極區(qū)之間流動(dòng)的電流產(chǎn)生一個(gè)勢(shì) 壘。施加在布置于溝道上面的絕緣柵電極上的電壓控制所述勢(shì)壘的高 度，并因此控制流過(guò)所述溝道區(qū)的電流。
期望形成具有淺的但是突變的結(jié)分布的源極和漏極擴(kuò)展區(qū)以便 避免由相對(duì)較短的溝道區(qū)所引起的不利的電子效應(yīng)。結(jié)典型地是通過(guò) 將慘雜劑植入到半導(dǎo)體晶片或者基片中形成的。通過(guò)使用所述已經(jīng)形 成的柵極屏蔽所述溝道區(qū)來(lái)將摻雜劑植入到所述半導(dǎo)體晶片的頂面 中。然后通過(guò)加熱退火激活所述摻雜劑。隨后對(duì)半導(dǎo)體的加熱會(huì)使摻 雜劑更深地?cái)U(kuò)散到所述半導(dǎo)體中，由此能夠減小結(jié)分布的突變。這是 一個(gè)公認(rèn)的問(wèn)題。
美國(guó)專(zhuān)利申請(qǐng)No. US-2004/0115889披露了一種能夠在植入摻雜 劑物質(zhì)的前后執(zhí)行的非結(jié)晶植入處理。植入物質(zhì)(例如硅或者鍺)會(huì)使所述半導(dǎo)體基片的上部區(qū)域變成非結(jié)晶的。繼非結(jié)晶植入和n型或 者P型摻雜植入之后，執(zhí)行加熱退火以激活所述摻雜劑并使所述非結(jié) 晶區(qū)再結(jié)晶。
圖la表示在類(lèi)似于在US-2004/0115889中披露的非結(jié)晶步驟期 間的基片的高度示意剖面圖。最初由多晶硅(polysilicon)組成的 柵電極10通過(guò)柵極電介質(zhì)14而與半導(dǎo)體基片12絕緣。如箭頭100 所示，所述半導(dǎo)體基片的暴露表面通過(guò)植入鍺原子而被非結(jié)晶化。由 所述植入的鍺攜帶的能量用于瓦解靠近所述多晶硅表面的規(guī)則結(jié)晶 柵格，由此產(chǎn)生一個(gè)非結(jié)晶區(qū)。然后將N型或者p型摻雜劑離子植入 (未示)到所述基片的非結(jié)晶區(qū)域中。
執(zhí)行加熱退火以驅(qū)動(dòng)所述非結(jié)晶區(qū)域的固相外延再生長(zhǎng)并連同 激活所述摻雜劑。這種非結(jié)晶和再生長(zhǎng)處理已經(jīng)被示出用于提供出色 的摻雜劑激活水平和突變結(jié)分布。參照?qǐng)Dlb，所述激活的源極和漏 極擴(kuò)展22、24被與所述柵極10的邊緣對(duì)齊并由所述無(wú)摻雜的溝道區(qū) 26分離開(kāi)。所述非結(jié)晶用于產(chǎn)生一個(gè)非結(jié)晶/結(jié)晶邊界，其禁止摻雜 劑離子的擴(kuò)散，由此有助于突變結(jié)形成。
與在摻雜劑激活之前執(zhí)行非結(jié)晶植入相關(guān)的問(wèn)題是所述多晶硅 柵極的至少一部分也變成非結(jié)晶的。使柵極再結(jié)晶所需的熱預(yù)算大大 高于塊狀半導(dǎo)體所需的熱預(yù)算。當(dāng)使用低溫預(yù)算時(shí)，這將導(dǎo)致柵極的 局部再結(jié)晶。如圖lb中舉例說(shuō)明的，柵極10a的下部被成功地再生 長(zhǎng)，而上部10b保持非結(jié)晶態(tài)。
圖2為表示繼鍺的預(yù)先非結(jié)晶植入(PAI)和1分鐘的加熱退火 (再生長(zhǎng))之后的多晶硅柵極的電阻率值的試驗(yàn)結(jié)果的曲線圖。由菱 形表示的'D02'圖表示未經(jīng)過(guò)PAI的柵極電阻。能夠看出用于具有 較高能量的鍺的PAI的曲線圖示出了在較低熱預(yù)算下的極大增加的 電阻。
圖3表示經(jīng)歷了鍺的PAI和在6S0。C下加熱退火一分鐘的柵極 的截面X-TEM圖。這在圖2中由高亮顯示為'X'的數(shù)據(jù)點(diǎn)表示。在圖 2中由所述箭頭指示的所述柵極的上部仍然是非結(jié)晶的。該柵極的相 對(duì)較高的電阻和所導(dǎo)致的較差器件性能歸因于該非結(jié)晶部分。在大約780°C以上的熱預(yù)算下，所述柵極變成完全再結(jié)晶，并 且因此具有較低的、更加有利的電阻。然而，在這些高溫下，所述源 極和漏極結(jié)開(kāi)始減活，這是由摻雜劑的增加擴(kuò)散所引起的。因此，不 存在柵極能夠被完全地再結(jié)晶并且所述結(jié)能夠被保持充足地突變的 工藝窗口 (process window)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種制造半導(dǎo)體器件的改進(jìn)方法。 本發(fā)明的另一個(gè)目的是提供一種制造包括被完全地再結(jié)晶的柵 極和被保持充足突變的結(jié)的半導(dǎo)體器件的方法。
根據(jù)本發(fā)明，提供一種制造半導(dǎo)體器件的方法，所述方法包括
下述步驟在半導(dǎo)體基片上形成多晶硅的柵電極，使所述半導(dǎo)體基片 和柵電極的暴露表面非結(jié)晶化，對(duì)鄰接所述柵電極的半導(dǎo)體基片的區(qū) 域進(jìn)行摻雜，然后，使所述柵電極和所述半導(dǎo)體基片的一部分進(jìn)行再 結(jié)晶，和除去所述柵電極的上部。通過(guò)在所述再結(jié)晶步驟之后除去所 述柵電極的上部，對(duì)于處理溫度的選擇自由度得以提高?？勺杂墒褂?低熱預(yù)算以確保期望的結(jié)分布被保持，同時(shí)柵電極的再結(jié)晶程度并不 緊要。所述柵電極中的任何剩余非晶硅被方便地除去以確保能與其進(jìn) 行低電阻接觸。
術(shù)語(yǔ)'非結(jié)晶化'意味著將材料的基本上結(jié)晶區(qū)轉(zhuǎn)換成基本上 非結(jié)晶區(qū)的任何處理。相關(guān)術(shù)語(yǔ)，例如'非結(jié)晶'和'非結(jié)晶的'之 后將采用取自上述定義的含義。
除去柵電極的上部非結(jié)晶部分可例如通過(guò)對(duì)所述電極的最上端 暴露表面進(jìn)行拋光或者蝕刻來(lái)執(zhí)行。這些處理每個(gè)都很簡(jiǎn)單，并且不
需要除了在CMOS或者高級(jí)CMOS生產(chǎn)線中已有設(shè)備以外的額外設(shè)備。 所述柵電極的大約20-50nm的最上端表面被除去，即使這將取 決于硅柵極的再生長(zhǎng)程度。如上述，隨后除去柵電極的非結(jié)晶部分將 允許利用低溫。例如，非結(jié)晶化區(qū)域的固相外延再生長(zhǎng)是通過(guò)將所述 基片加熱至60(TC-75(TC范圍內(nèi)的溫度而執(zhí)行的。加熱的持續(xù)時(shí)間將 取決于采用的溫度。除去柵電極的高電阻部分允許與其產(chǎn)生低電阻接觸。這種接觸 可以通過(guò)在所述柵電極上形成硅化物接觸區(qū)被進(jìn)一步增強(qiáng)。優(yōu)選的， 其是如下實(shí)現(xiàn)的即在所述除去步驟之后在所述柵電極之上沉淀金屬 層、然后加熱所述基片以便在所述柵電極上形成硅化物接觸區(qū)。
在一個(gè)優(yōu)選實(shí)施例中，根據(jù)本發(fā)明制造的半導(dǎo)體器件被并入到
一個(gè)集成電路芯片中。這可使用建造好的CMOS或者高級(jí)CMOS處理工
廠來(lái)制造。


現(xiàn)在將參考附圖僅以實(shí)例的方式說(shuō)明本發(fā)明的實(shí)施例，其中
圖1表示在已知制造工藝的兩個(gè)階段中的貫穿M0S晶體管的柵 極和溝道區(qū)的高度示意剖面圖2為表示己經(jīng)以變化的熱預(yù)算被非結(jié)晶化和再生長(zhǎng)的柵極電 阻的曲線圖，所述結(jié)果是從實(shí)驗(yàn)得到的；
圖3為已經(jīng)在680T被非結(jié)晶化和再生長(zhǎng)一分鐘的柵極的X-TEM 圖像；禾口
圖4表示貫穿借助根據(jù)本發(fā)明的方法制造的M0S晶體管的柵極 和溝道區(qū)的示意剖面圖。
應(yīng)該意識(shí)到所述附圖僅僅是示意圖。相同的參考數(shù)字通篇用于 表示相同或者相似的部分。
具體實(shí)施例方式
本發(fā)明提供一種制造具有低電阻多晶硅柵極的M0S晶體管同時(shí) 適應(yīng)形成淺的、突變結(jié)所需的非結(jié)晶和低溫再生長(zhǎng)處理的簡(jiǎn)單方法。 圖1和4現(xiàn)在將被用于說(shuō)明根據(jù)本發(fā)明的方法的一個(gè)示例實(shí)施例。
參考圖la， 一個(gè)介電層被沉積在硅基片12上。例如，所述介電 層可由二氧化硅或者四氮化三硅組成。然后在所述基片上沉積一個(gè)厚 約IOO畫(huà)的多晶硅層10。
柵極介電層14和多晶硅層10的沉淀是使用已知的沉積技術(shù)(例 如外延生長(zhǎng)、化學(xué)汽相淀積(CVD)或者原子層沉積(ALD))執(zhí)行的。然后使用標(biāo)準(zhǔn)平版印刷技術(shù)模制所述多晶硅層和所述介電層以 便在所述硅基片12上提供具有多晶硅柵電極IO的柵極疊層，所述多晶硅柵電極10通過(guò)一個(gè)柵極電介質(zhì)14與所述硅基片12分離開(kāi)。例 如，可利用光致抗蝕劑來(lái)屏蔽基片上與將要形成隔離柵極疊層的期望 位置相對(duì)應(yīng)的多個(gè)區(qū)域。然后可使用蝕刻步驟來(lái)除去多晶硅層10和 介電層14的多余區(qū)域。然后在基片上除去所述光致抗蝕劑以保留隔 離柵疊層。應(yīng)該意識(shí)到在一個(gè)典型的集成電路器件中，在單個(gè)晶片上 將形成許多分離的柵極疊層。然而，為了保持說(shuō)明本發(fā)明的簡(jiǎn)單性， 將只說(shuō)明關(guān)于單個(gè)柵極疊層(如圖la所示)的方法。然后如箭頭100所示，執(zhí)行鍺植入來(lái)使所述硅基片和所述柵電 極10的暴露表面非結(jié)晶化。所述植入是用5el4至lel5 at/cm3的劑 量以8至30kev的能量執(zhí)行的。在最高表面上的原子轟擊動(dòng)作使所述 結(jié)晶結(jié)構(gòu)瓦解，由此提供有限深度的非晶硅。該非結(jié)晶化用于限制隨 后摻雜劑離子擴(kuò)散到所述硅晶片12的深度，由此提供期望的淺源極/ 漏極區(qū)域。眼下，可形成鄰接所述柵電極的絕緣隔離片(沒(méi)有示出)以在 隨后的P型摻雜處理中屏蔽下面基片的各個(gè)區(qū)域。再次參考圖lb，以0. 2-10keV、 5el4和5el5 at/cm3之間的劑 量植入硼離子。該硼植入用于對(duì)與所述柵電極io鄰接的硅基片的區(qū) 域22、 24進(jìn)行摻雜。所述摻雜區(qū)域最終將用作p型摻雜導(dǎo)電源極和 漏極區(qū)。在另一個(gè)實(shí)施例中，相反地通過(guò)在所述基片的區(qū)域中植入N 型磷離子而可以提供N型半導(dǎo)體器件。然后執(zhí)行低溫退火以激活所述器件的非結(jié)晶部分22、 24 (包括 柵電極的一部分)的固相外延再生長(zhǎng)。除了對(duì)所述柵電極的10a部分 和所述半導(dǎo)體基片22、 24進(jìn)行再結(jié)晶之外，所述退火還用于激活所 述植入的硼摻雜劑。在600-75(TC之間(典型地為65(TC)的保持一分鐘的熱預(yù)算被 用于執(zhí)行這種退火。設(shè)想對(duì)于一個(gè)短期間使用較高的溫度，只要不超 出所述溫度便可以破壞所述突變結(jié)分布。參考圖lb，由此提供再結(jié) 晶源極和漏極區(qū)22和24并通過(guò)所述無(wú)摻雜的溝道區(qū)26將二者分離開(kāi)。此外，加熱退火會(huì)使柵極10的硅再結(jié)晶至一個(gè)程度以便形成多晶硅下部10a和非晶硅上部10b。根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，然后通過(guò)對(duì)其最上端暴露表面進(jìn)行拋光以除去柵電極的上部10b?？梢岳没瘜W(xué)機(jī)械拋光(CMP)。 CMP用于從所述柵極10的最上端表面除去頂部20-50nm。然而，設(shè)想 除去部分的厚度取決于所述柵極在所述固相外延再生長(zhǎng)期間被再結(jié) 晶的程度。有利地，所述拋光將基本上除去所述柵極的全部非結(jié)晶高 電阻區(qū)域，由此允許形成低電阻接觸。由于CMP處理的性質(zhì)，拋光的 程度在所述晶片上會(huì)有+/-20^1的變動(dòng)。在另一個(gè)優(yōu)選實(shí)施例中，通過(guò)有選擇的蝕刻來(lái)除去所述多晶硅 柵極的非結(jié)晶部分。在此情況中，例如可使用基于HF的酸來(lái)執(zhí)行濕 式蝕刻以除去所述柵電極的非晶硅部分10b。有利地，只有柵極的高 電阻部分被除去。在另一個(gè)實(shí)施例中，使用等離子(干式)蝕刻除去所述柵電極 的上部10b。圖4表示除去頂端部分10b之后的柵極疊層。然后使用標(biāo)準(zhǔn)沉積技術(shù)在所述柵電極上面沉積厚度為20-40nm 的鎳層(沒(méi)有示出)。然后加熱所述基片以便將所述鎳和下面的多晶 硅的一部分轉(zhuǎn)變成硅化物接觸區(qū)。所述硅化物有利地提供與所述器件 的均勻低電阻接觸。然后例如使用濕式蝕刻除去任何無(wú)用的鎳。雖然 在本實(shí)施例中使用了鎳，但也可設(shè)想使用適合于形成硅化物的其它金 屬來(lái)代替。然后執(zhí)行基片的進(jìn)一步前端處理以對(duì)所述半導(dǎo)體器件提供觸 點(diǎn)，其然后可在一個(gè)集成電路芯片內(nèi)部繼續(xù)形成一個(gè)元件。然而，將不說(shuō)明進(jìn)一步的處理，因?yàn)樗c本發(fā)明并不直接相關(guān)。概括地說(shuō)，提供一種制造半導(dǎo)體器件(例如MOS晶體管)的方 法。所述器件包括多晶硅柵極和在半導(dǎo)體基片中形成的摻雜區(qū)域，它 們由一個(gè)溝道區(qū)分開(kāi)。所述半導(dǎo)體基片的暴露表面例如通過(guò)離子轟擊 被非結(jié)晶化，以便在加溫退火期間禁止摻雜劑離子的隨后擴(kuò)散。低熱 預(yù)算對(duì)于所述激活和多晶硅再生長(zhǎng)是有利的，以便確保用于所述源極/漏極區(qū)域的突變摻雜分布圖。因此柵電極的上部保持非結(jié)晶。所述 柵電極的上部被除去以便允許與所述多晶硅下部產(chǎn)生低電阻接觸。通過(guò)讀取本公開(kāi)，其它變化和修改對(duì)于本領(lǐng)域技術(shù)人員將是顯 而易見(jiàn)的。這種變化和修改可包括在半導(dǎo)體的設(shè)計(jì)、制造和使用中已 知的和除了此處所述的特征之外或者代替所述特征使用的等同物和 其它特征。雖然在本申請(qǐng)中已經(jīng)將權(quán)利要求表達(dá)為特征的特定組合， 但應(yīng)該理解所述公開(kāi)的范圍還包括文中或明示或暗示或者概括得出 的任何新穎的特征及其組合，而不論它是否會(huì)緩和本發(fā)明所處理的任 何或者全部相同技術(shù)問(wèn)題。本申請(qǐng)人在此聲明，在本申請(qǐng)或者源自本 申請(qǐng)的進(jìn)一步申請(qǐng)的受理期間，可以根據(jù)任意此類(lèi)特征和/或其組合 而構(gòu)成新的權(quán)利要求。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括步驟在半導(dǎo)體基片(12)上形成多晶硅的柵電極(10)；使所述半導(dǎo)體基片和柵電極的暴露表面非結(jié)晶化；對(duì)鄰接所述柵電極的半導(dǎo)體基片的區(qū)域(22，24)進(jìn)行摻雜；然后使所述柵電極和所述半導(dǎo)體基片的一部分進(jìn)行再結(jié)晶；和除去所述柵電極的上部(10b)。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述除去步驟包括對(duì)所述 柵電極的最上端的暴露表面進(jìn)行拋光。
3. 根據(jù)權(quán)利要求l所述的方法，其中所述除去步驟包括對(duì)所述 柵電極的最上端的暴露表面進(jìn)行蝕刻。
4. 根據(jù)任何一個(gè)前述權(quán)利要求所述的方法，其中所述除去步驟 用于從所述電極的最上端表面除去具有20-50nm的厚度的層。
5. 根據(jù)任何一個(gè)前述權(quán)利要求所述的方法，其中所述再結(jié)晶步 驟包括固相外延再生長(zhǎng)。
6. 根據(jù)權(quán)利要求5所述的方法，其中所述再生長(zhǎng)是通過(guò)將所述 基片加熱至60CTC-75(TC范圍內(nèi)的溫度而執(zhí)行的。
7. 根據(jù)任何一個(gè)前述權(quán)利要求所述的方法，還包括步驟 在所述除去步驟之后在所述柵電極之上沉淀金屬層；以及然后 加熱所述基片以便在所述柵電極上形成硅化物接觸區(qū)。
8. —種集成電路芯片，其包括根據(jù)任何一個(gè)前述權(quán)利要求制造 的半導(dǎo)體器件。
全文摘要
一種制造例如MOS晶體管的半導(dǎo)體器件的方法。所述器件包括在半導(dǎo)體基片(12)中形成的多晶硅柵極(10)和摻雜區(qū)(22，24)，它們通過(guò)一個(gè)溝道區(qū)(26)分隔開(kāi)。所述半導(dǎo)體基片的暴露表面例如通過(guò)離子轟擊被非結(jié)晶化，以便在加溫退火期間禁止摻雜劑離子的隨后擴(kuò)散。低熱預(yù)算對(duì)于所述激活和多晶硅再生長(zhǎng)是有利的，以便確保用于所述源極/漏極區(qū)域的突變摻雜分布圖。因此所述柵電極的上部(10b)保持非晶態(tài)。所述柵電極的上部被除去以便允許與所述多晶硅下部(10a)產(chǎn)生低電阻接觸。
文檔編號(hào)H01L21/28GK101288159SQ200680021307
公開(kāi)日2008年10月15日 申請(qǐng)日期2006年6月13日 優(yōu)先權(quán)日2005年6月16日
發(fā)明者巴特羅米杰·J·帕夫拉克 申請(qǐng)人:Nxp股份有限公司